IC DESIGN FLOW × EDA

IC 設計流程剪報

從 RTL 到晶片:以 veryl2chip IDE 實作 FPGA 與 ASIC 流程

王柏元　111410562

為什麼需要 EDA?

前言

- 現代晶片動輒數十億個電晶體,無法靠人工畫電路
- **EDA(Electronic Design Automation)**:用軟體工具完成設計、驗證、佈局與分析
- 課堂上老師介紹完整 IC 設計流程,並架設線上環境 **veryl2chip IDE**
- 本報告:先整理流程,再用 IDE 的實際畫面逐階段說明

IC 設計流程總覽

前端(1–4)偏功能、後端(5–9)偏物理

#	階段	做什麼	產出
1	**規格與架構**	決定功能、效能、功耗、面積目標	規格書、架構圖
2	**RTL 設計**	用 HDL(Verilog / SystemVerilog / Veryl)描述暫存器間資料傳輸	RTL 程式碼
3	**功能驗證**	以 testbench 模擬,確認行為正確	波形、測試報告
4	**邏輯合成**	把 RTL 轉成邏輯閘 / 標準元件組成的網表	Gate-level netlist
5	**擺置(Placement)**	決定每個元件放在晶片的哪個位置	佈局檔(DEF)
6	**時脈樹與繞線**	建立時脈分佈網路,連接所有訊號線	完成繞線的佈局
7	**時序與功耗分析**	STA 檢查時序、估計功耗	時序 / 功耗報告
8	**物理驗證**	DRC(設計規則)、LVS(電路與佈局一致)	驗證報告
9	**下線(Tape-out)**	輸出 GDSII 交給晶圓廠	GDS 檔
10	**製造、封裝、測試**	晶圓廠生產、切割、封裝、測試	實體晶片

前端設計:RTL、驗證、合成

FRONT-END

RTL 設計與驗證

RTL 描述電路每個時脈週期的行為。晶片下線後無法修改,所以必須在製造前用 testbench 找出錯誤,驗證是整個流程最耗時的部分之一。

邏輯合成

把 RTL 轉成實際的邏輯閘連接,包含**技術無關最佳化**(簡化邏輯)與**技術對應**(對應到特定製程的標準元件或 FPGA 的 LUT)。

為何要「全面驗證」?

合成前後的電路行為必須一致,IDE 用同一組 testbench 驗證 RTL 與三種合成後網表。

後端設計:佈局、繞線、簽核

BACK-END

擺置與繞線

擺置把元件排進一列列 row;CTS 讓時脈同時到達所有暫存器;繞線先全域、再細部,把金屬線實際畫出來。

簽核(Sign-off)

STA 檢查時序違規、功耗分析估計耗電量、DRC / LVS 確保可被製造且與原設計一致。全部通過才能下線。

ASIC 流程(IDE 顯示)

標準元件 → 列式佈局 → CTS + 全域繞線 → 細部繞線 → STA → 功耗

FPGA 與 ASIC 流程比較

同一份 RTL,兩條路線

	FPGA(iCE40)	ASIC(標準元件)
邏輯實現	LUT4 查找表 + 進位單元	標準元件(直接由電晶體構成的邏輯閘)
連線方式	可程式化繞線開關	實際金屬線
佈局	佈局退火	列式佈局
繞線	全域 + 細部繞線	CTS + 全域繞線 → 細部繞線
輸出	.asc / .bin(燒進 FPGA)	.def / .gds(交給晶圓廠)
優點	可重複燒錄、不需流片、彈性大	面積小、速度快、省電
缺點	每個邏輯與繞線都較慢、耗電	需要流片,成本高、無法修改

實務常見做法:先用 FPGA 驗證設計,確認無誤後再流片成 ASIC。

實作:veryl2chip IDE

HANDS-ON

- **Veryl**:新一代硬體描述語言,即時語法檢查,可轉換成 SystemVerilog
- 整個工具鏈透過 **WebAssembly** 在瀏覽器執行,不需安裝或伺服器
- 支援 FPGA(iCE40)與 ASIC 兩種後端
- 本次示範設計:**AluUnit**(8 位元算術邏輯單元),目標 **iCE40UP5K**
- 共用前段:RTL→Logic → Logic Netlist → 技術無關最佳化(畫面標示 F 為 FPGA 專屬、A 為 ASIC 專屬)
- FPGA 後段:LUT4 → 佈局退火 → 繞線 → STA
- ASIC 後段:Standard Cell Map → Row Placement → CTS + Global Routing → Detail Routing → STA → Power + IR Drop

FPGA ① Logic Netlist

FPGA 流程 • 邏輯網表



圖 1:Logic Netlist 視圖

149

個 2 輸入閘:AND 63、OR 45、XOR 30、NOT 11

19

層組合邏輯深度,DFF 0 個(純組合邏輯)

always_comb、if / case 等描述被展開成閘與 MUX。

FPGA ② LUT4 Techmap

FPGA 流程 • 技術對應



圖 2:LUT4 Techmap 視圖

39 + 12

個 LUT4 + 個 CARRY(進位單元)

9

層 LUT;其中 23 個 LUT 用滿 4 個輸入

加法器進位對應到硬體專用進位鏈,其餘以 cut-based 方式覆蓋成 LUT4。

FPGA ③ Placement(佈局退火)

FPGA 流程 • 擺置




圖 3:Placement 視圖

49

個 LC(佔 5280 的 0.9%),晶片為 26×32 tile

613 → 566

模擬退火後線長估計值(HPWL)下降

IO 共 26 個;同一 tile 的 DFF 必須共用 clock / reset。

FPGA ④ Global + Detail Routing

FPGA 流程 • 繞線




圖 4:Routing 視圖

64 / 431

條 net / 個 pip(可程式化連接點)

clock / reset 走全域網路,其餘以 **PathFinder + A*** 在繞線資源圖上找路徑。

顏色:藍 = span4、紫 = span12、灰 = local。

FPGA ⑤ Timing(STA)

FPGA 流程 ・ 時序分析




圖 5:Timing 視圖

26.23 ns

關鍵路徑延遲(紅線),8 個節點

38.13 MHz

最高時脈頻率 Fmax

功耗估計約 0.140 mW。因無暫存器,Fmax 實為輸入到輸出的傳播延遲。

ASIC ① Standard Cell Map

ASIC 流程 ・ 標準元件對應



圖 7:Standard Cell Map 視圖

製程參數(vlib):列高 4.0 µm、site 0.5 µm,約 130 nm 製程的慢速角。

做法:把網表在多扇出點切成許多樹,對每棵樹用動態規劃做 tree covering(以最小面積為目標),可把反相器併入 NAND2、NOR2、XNOR2、AOI21、OAI21 等複合元件。

與 FPGA 的差別:FPGA 把邏輯塞進 LUT4;ASIC 則直接對應到真正的邏輯閘。圖中的 AND2、OR2、XOR2、INV 就是標準元件。

ASIC ② Row Placement(列式佈局)

ASIC 流程 • 擺置



圖 8:Row Placement 視圖

44.5 × 44.0 µm

晶粒大小:11 列 × 89 site

晶粒大小依目標利用率(65%)決定,太擁擠繞不通時會自動放大。IO 腳平均放在四周:輸入在左、上,輸出在右、下。

先依網表順序蛇形填列,再用模擬退火最小化線長(HPWL)加上密度懲罰:密度超過 80% 的區域要付代價,避免元件全擠在 IO 腳旁邊、造成局部繞不通。

ASIC ③ CTS + Global Routing

ASIC 流程 • 時脈樹與全域繞線




圖 9:CTS + Global Routing 視圖

12 × 11

個 gcell,每格 4 µm;水平線走 M2 / M4,垂直線走 M3 / M5,每個邊界 12 軌

全域繞線:先決定每條線大致經過哪些格子(走廊),後面的細部繞線只在這個走廊內找路。

時脈樹(CTS):把 clock 的負載依位置遞迴對半切(類似 H-tree),每群最多 16 個由一個 CLKBUF 驅動。本設計沒有暫存器,負載不足 16 個,所以不需要時脈樹。

ASIC ④ Detail Routing(細部繞線)

ASIC 流程 • 細部繞線



圖 10:Detail Routing 視圖(已放大,可看到各層走線)

90 × 89 × 4

軌道格點(每 0.50 µm 一條)× 4 層金屬;M2 / M4 走水平、M3 / M5 走垂直

每條線只在全域繞線選定的走廊內,以 A* 搜尋路徑;換層要打 via,成本較高。

每個格點只能屬於一條線,因此不會短路;若互相重疊,以 PathFinder 協商重繞(與 FPGA 繞線同一類演算法)。元件腳位從 M1 經 via 往上接,IO 腳在 M5。

ASIC ⑤ Timing(STA)

ASIC 流程 • 時序分析



圖 11:Timing(STA)視圖

1.670 ns

關鍵路徑延遲(圖中紅線);換算 Fmax 約 598.8 MHz

元件延遲 = 本徵延遲 + 每個扇出負載 × 扇出數;**線延遲** = 驅動整條繞線的電容 + 到該負載的分佈 RC(依曼哈頓距離)。

路徑起點為輸入腳,終點為輸出腳;clock 視為理想。畫面右側表格逐段列出累計延遲,顏色由綠到紅表示延遲由小到大。

ASIC ⑥ Power + IR Drop

ASIC 流程 ・ 功耗與電壓降



圖 12:Power + IR Drop 視圖

0.394 pJ

每週期能量:訊號線 0.293 + 元件內部 0.101(時脈樹、SRAM 皆為 0)

以隨機輸入模擬 1000 個週期,統計每條線的翻轉率 α;切換功耗 = ½・α・C・V^2・f,其中 V = 1.2 V。

依元件種類:AND2 61.23 μW、OR2 49.85 μW、XOR2 46.80 μW、INV 12.28 μW、XNOR2 2.23 μW。可切換顯示 IR drop(電壓降)。

FPGA vs ASIC:同一設計的實測

左:iCE40 佈局　右:標準元件晶粒(放大到同高)



圖 13:FPGA 與 ASIC 佈局並排

38.1 MHz

FPGA(iCE40)Fmax,關鍵路徑 26.23 ns

598.8 MHz

ASIC(標準元件)Fmax,關鍵路徑 1.670 ns

ASIC 約為 FPGA 的 **15.7 倍**:FPGA 為了可程式化,訊號要經過大量通用開關,延遲與功耗都較高。

心得

TAKEAWAY

- 以前只會寫硬體描述語言,這次才知道寫完之後還要經過**合成、擺置、繞線、時序分析**,才會變成真正的晶片
- 透過 IDE 的畫面,能清楚看到電路從**邏輯閘 → LUT → 擺在晶片上的位置 → 實際連線**的變化,不再只是抽象的程式碼
- 也看到同一個設計用 FPGA 和 ASIC 實現,速度差很多(38.1 MHz 對 598.8 MHz)
- 像**退火演算法**等細節我還只是懵懵懂懂,之後想再多了解