### Pesquisa 11- Interrupção e exceções

### André Carnevale, Stéfany Mazon e Thales Pizzotti Costi

#### 1- Qual a diferença entre as exceções NMI e IRQ?

A diferença entre as exceções é que a NMI é a segunda exceção com maior prioridade, perdendo somente para o reset. A NMI pode ser acionada por código ou por um periférico e não pode ser mascarada. Já a IRQ não tem um valor de prioridade fixo, e deste modo, o usuário pode configurar o seu valor.

### 2.1 Qual a diferença entre as exceções IRQ e ISR?

A diferença entre as exceções é que a IRQ é a interrupção que vem de um periférico, enquanto a exceção ISR é o pedido de interrupção, isto é, o serviço que atua para que o IRQ funcione.

## 2.2 No ARM que utilizamos no curso, quantas são as interrupções suportadas e qual a sua menor prioridade?

Existem dois tipos de configuração de interrupção no ARM que utilizamos no curso, a configuração CMSIS e a NVIC. E as prioridades ao serem definidas impõem se uma interrupção deve ser chamada quando está ocorrendo uma outra ação no processador; existem ainda as subprioridades, que definem qual interrupção deve ser chamada e qual deve ficar pendente quando as duas tiverem o mesmo nível.

#### 2.3 Descreva o uso do FIQ.

O FIQ é uma interrupção que aciona o contador para registrar as condições do software durante uma interrupção em uma pilha. Quando a interrupção termina, os dados armazenados são processados para averiguar se houve sinalização de problema durante o processamento do código.

#### 2.4 No diagrama, quem possui maior prioridade, IRQ ou FIQ?

Analisando o diagrama, nota-se que o FIQ tem maior prioridade.

#### 2.5 Buscar no Datasheet os IDs dos periféricos:

PIOA: 11 PIOB: 12 TCO: 23

#### 2.6 O que aconteceria caso não limpássemos a interrupção?

Caso a interrupção não é limpa após sua atuação, ela fica assinalada como em funcionamento, mesmo que ela já tenha acabado sua atuação.

## 2.7 O que é latência na resolução de uma interrupção, o que é feito nesse tempo?

Latência na resolução de uma interrupção é o tempo que demora desde o momento em que a interrupção é acionada até o seu real funcionamento.

#### 2.8 De quantos ciclos é a latência do ARM Cortex M4?

A latência do ARM Cortex M4 é de 12 ciclos.

# 4.1 Na documentação disponível no ASF, verifique as funções disponíveis para controle do PIO; qual a semelhança com as funções desenvolvidas em sala?

Verificando a semelhança entre as funções disponíveis no ASF para controle de PIO e as disponíveis em sala nota-se que ambas podiam se referir a um PIO especifico ou a um PIO genérico.

### 4.2 Descreva o uso das seguintes funções do Timer Counter:

**Tc\_init():** Inicializa e instancia o timer counter.

**Tc\_start:** inicializa o timer counter que é passado como parâmetro da função.

**Tc\_enable\_interrupt():** Passado um timer counter como parâmetro dessa função, é permitida a interrupção do mesmo.

## 5.1 Qual deve ser a configuração para operarmos com interrupção no botão do kit SAM4S-EK2?

O botão deve ser configurado como interrupção do tipo NVIC, o mesmo deve ser associado a seu registrador em modo pull\_down com prioridade de interrupção em nível 0.

## 5.2 Com base no texto anterior, e nos diagramas de blocos, descreva o uso da interrupção e suas opções.

Com base no texto e nos diagramas de blocos conclui-se que a interrupção só ocorre quando o ISR é setado. Após isso, as interrupções tem a liberdade para interromper o funcionamento do controlador, tanto por acionamento por borda de subida ou de descida.

### 5.3 Descreva as funções dos registradores:

**PIO\_IER:** Registrador que permite a ação das interrupções.

PIO\_IDR: Registrador que desabilita a ação das interrupções.

**PIO\_AIMER:** Registrador que permite a ação de vários modos de interrupção.

PIO\_AIMDR: Registrador que desabilita a ação de vários modos de interrupção.

**PIO\_ELSR:** Registrador que seta o reconhecimento da interrupção por níveis ou por bordas.

**PIO\_FRLHSR:** Dependendo do que for selecionado no PIO\_ELSR o PIO\_FRLHSR define se a interrupção será reconhecida na borda de subida ou descida, ou no nível alto ou baixo.