

МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ
ФЕДЕРАЦИИ

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ УЧРЕЖДЕНИЕ
ВЫСШЕГО ОБРАЗОВАНИЯ

«ВЯТСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ»

Институт математики и информационных систем

Факультет автоматики и вычислительной техники

Кафедра электронных вычислительных машин

Дата сдачи на проверку:

«__» _____ 2025 г.

Проверено:

«__» _____ 2025 г.

Отчёт по лабораторной работе №3

по дисциплине

«Цифровая схемотехника»

Построение 2-разрядного сдвигового регистра на JK-триггерах

Разработали студенты гр. ИВТб-2301-05-00 _____/Черкасов А. А./

_____/Зинин В. А./

(подпись)

Преподаватель _____/Мельцов В. Ю./

(подпись)

Работа защищена «__» _____ 2026 г.

Киров

2026

1 Цель лабораторной работы

Получить навыки построения и анализа 2-разрядного сдвигового регистра на JK-триггерах. Изучить принцип последовательного сдвига данных. Выполнить синтез функциональной и принципиальной схем регистра на базе микросхем КП7, ТВ6 (серия ТТЛ).

2 Теоретическое описание

2.1 JK-триггер

JK-триггер является универсальным триггером, имеющим информационные входы J и K , тактовый вход C и асинхронные входы установки $\overline{S}$ и сброса $\overline{R}$. Вход J отвечает за установку единицы, вход K – за сброс в ноль. При одновременной подаче единицы на оба входа ($J = K = 1$) триггер переключается в противоположное состояние (режим счёта).

В данной работе используются микросхемы КП7 (содержащая JK-триггеры) и ТВ6 (также JK-триггер с расширенными логическими входами).

Таблица 1 — Таблица истинности JK-триггера

$\overline{S}$	$\overline{R}$	C	J	K	Q_{n+1}
0	1	X	X	X	1
1	0	X	X	X	0
0	0	X	X	X	1*
1	1	↓	0	0	Q_n
1	1	↓	1	0	1
1	1	↓	0	1	0
1	1	↓	1	1	$\overline{Q}_n$

* — неустойчивое состояние.

2.2 Универсальный сдвиговый регистр

Сдвиговый регистр – последовательное устройство, в котором информация сдвигается от разряда к разряду под действием тактовых импульсов. В 2-разрядном универсальном сдвиговом регистре предусмотрено несколько режимов работы, задаваемых управляющими входами S_0 и S_1 :

- $S_1S_0 = 00$ — хранение (состояние выходов не меняется);
- $S_1S_0 = 01$ — сдвиг влево (последовательный вход DL);
- $S_1S_0 = 10$ — сдвиг вправо (последовательный вход DR);
- $S_1S_0 = 11$ — параллельная загрузка (D_1 — старший разряд, D_0 — младший).

Тактовые входы всех триггеров объединены и подключены к общему сигналу синхронизации CLK .

Таблица 2 — Режимы работы сдвигового регистра

S_1	S_0	Режим
0	0	Хранение
0	1	Сдвиг влево (DL)
1	0	Сдвиг вправо (DR)
1	1	Параллельная загрузка (D_1, D_0)

3 Функциональная схема универсального сдвигового регистра

На рисунке 1 представлена функциональная схема 2-разрядного универсального сдвигового регистра на JK-триггерах. Регистр имеет последовательные входы DL (сдвиг влево) и DR (сдвиг вправо), параллельные входы D_1 (старший разряд) и D_0 (младший разряд), управляющие входы S_0, S_1 и тактовый вход CLK . Выходы Q_0 и Q_1 отображают хранящееся значение. Комбинация сигналов на управляющих входах определяет режим работы регистра согласно таблице 2.




Рисунок 1 — Функциональная схема 2-разрядного сдвигового регистра на JK-триггерах

4 Принципиальная схема устройства

Принципиальная схема (рисунок 2) выполнена на микросхемах серии ТТЛ: **КП7** и **ТВ6**. КП7 содержит JK-триггеры, ТВ6 представляет собой JK-триггер с AND-входами на J и K. Из этих элементов собран 2-разрядный сдвиговый регистр. Схема включения микросхем соответствует заводским цоколёвкам. Питание подаётся от источника +5 В.




Рисунок 2 — Принципиальная схема 2-разрядного сдвигового регистра на JK-триггерах (КП7, TB6)

Вывод

В ходе лабораторной работы были получены практические навыки построения 2-разрядного универсального сдвигового регистра на JK-триггерах. Регистр поддерживает четыре режима работы: хранение, сдвиг влево, сдвиг вправо и параллельную загрузку, управляемые сигналами S_0 , S_1 . Триггеры реализованы на базе микросхем КП7 и ТВ6 (серия ТТЛ). Разработаны функциональная и принципиальная схемы устройства. Полученные результаты могут быть использованы при проектировании более сложных сдвиговых регистров, преобразователей последовательного кода в параллельный и других узлов цифровой техники.