

МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ
ФЕДЕРАЦИИ

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ УЧРЕЖДЕНИЕ
ВЫСШЕГО ОБРАЗОВАНИЯ

«ВЯТСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ»

Институт математики и информационных систем

Факультет автоматики и вычислительной техники

Кафедра электронных вычислительных машин

Дата сдачи на проверку:

«__» _____ 2025 г.

Проверено:

«__» _____ 2025 г.

Отчёт по лабораторной работе №4

по дисциплине

«Цифровая схемотехника»

Построение 7-битного счётчика с переменным коэффициентом пересчёта

Разработали студенты гр. ИВТб-2301-05-00 _____/Черкасов А. А./

_____/Зинин В. А./

(подпись)

Преподаватель _____/Мельцов В. Ю./

(подпись)

Работа защищена «__» _____ 2026 г.

Киров

2026

1 Цель лабораторной работы

Получить навыки построения и анализа 7-битного счётчика с коэффициентом пересчёта 103. Изучить принцип программирования коэффициента деления с помощью логических элементов на базе микросхем ЛА3, ЛА4, ЛН1, ИЕ7, ТМ2 (серия ТТЛ).

2 Теоретическое описание

2.1 Двоичный счётчик ИЕ7

Микросхема К155ИЕ7 представляет собой 4-битный синхронный двоичный счётчик с предустановкой. Имеет входы предустановки данных $D_0 \dots D_3$, вход синхронизации C , вход сброса R , вход разрешения записи WR и выходы $Q_0 \dots Q_3$. Счётчик переключается по спаду тактового импульса.

2.2 Программируемый коэффициент пересчёта

Для получения требуемого коэффициента деления используется метод предустановки (parallel load). Два счётчика ИЕ7 образуют 8-битный счётчик, из которого задействовано 7 бит. При достижении кода, соответствующего коэффициенту 103, на выходах счётчика с помощью логических элементов (ЛА3, ЛА4, ЛН1) формируется сигнал загрузки, который записывает начальное значение, и цикл счёта повторяется. Таким образом, коэффициент пересчёта составляет 103.

2.3 D-триггер ТМ2

Микросхема К155ТМ2 содержит два D-триггера. В работе используется один триггер для дополнительной синхронизации и формирования выходных сигналов.

3 Функциональная схема счётчика

На рисунке 1 представлена функциональная схема 7-битного счётчика с переменным коэффициентом пересчёта. Два счётчика ИЕ7 включены последовательно, образуя 8-битный счётчик, из которого используется 7 бит. Логические элементы ЛА3, ЛА4 формируют сигнал сброса/загрузки при достижении заданного кода.




Рисунок 1 — Функциональная схема 7-битного счётчика с коэффициентом пересчёта 103

4 Принципиальная схема устройства

Принципиальная схема (рисунок 2) выполнена на микросхемах серии ТТЛ: ЛА3 (4 элемента 2И-НЕ), ЛА4 (3 элемента 3И-НЕ), ЛН1 (6 инверторов), ИЕ7

(два 4-битных двоичных счётчика) и **ТМ2** (один D-триггер). Логические элементы формируют сигнал управления предустановкой для задания коэффициента пересчёта 103. Схема включения микросхем соответствует заводским цоколёвкам. Питание подаётся от источника +5 В.




Рисунок 2 — Принципиальная схема 7-битного счётчика с коэффициентом пересчёта 103

Вывод

В ходе лабораторной работы были получены практические навыки построения 7-битного счётчика с переменным коэффициентом пересчёта. Счётчик реализован на базе двух микросхем ИЕ7, логических элементов ЛА3, ЛА4, ЛН1 и D-триггера ТМ2. Разработаны функциональная и принципиальная схемы устройства. Полученные результаты могут быть использованы при проектировании делителей частоты с произвольным коэффициентом деления в цифровых устройствах.