

МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ
ФЕДЕРАЦИИ

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ УЧРЕЖДЕНИЕ
ВЫСШЕГО ОБРАЗОВАНИЯ

«ВЯТСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ»

Институт математики и информационных систем

Факультет автоматики и вычислительной техники

Кафедра электронных вычислительных машин

Дата сдачи на проверку:

«__» _____ 2026 г.

Проверено:

«__» _____ 2026 г.

Отчёт по контрольной работе

«Синтез 4-разрядных счётчиков с различной организацией переноса»

по дисциплине

«Цифровая схемотехника»

Разработал студент гр. ИВТб-2301-05-00

_____/Черкасов А.А./

(подпись)

Преподаватель

_____/Мельцов В. Ю./

(подпись)

Работа защищена

«__» _____ 2026 г.

Киров

2026

1 Цель работы

Получить практические навыки проектирования последовательностных цифровых устройств. Выполнить теоретический логический синтез и сравнительное исследование схем 4-разрядных двоичных счётчиков трёх архитектур: асинхронного, синхронного со сквозным переносом и синхронного с параллельным переносом.

2 Общая структура и алгоритм функционирования

Независимо от внутренней архитектуры коммутации триггеров, внешний интерфейс (УГО) и алгоритм счёта суммирующего 4-разрядного счётчика идентичны. Устройство выполняет перебор $2^4 = 16$ состояний (от 0000 до 1111) под воздействием тактовых импульсов CLK .




Рисунок 1 — Универсальное УГО 4-разрядного счётчика

Таблица 1 — Универсальная таблица переходов счётчика

CLR	CLK	$Q_3(t)$	$Q_2(t)$	$Q_1(t)$	$Q_0(t)$	$Q_3(t+1)$	$Q_2(t+1)$	$Q_1(t+1)$	$Q_0(t+1)$
0	X	X	X	X	X	0	0	0	0
1	↓	0	0	0	0	0	0	0	1
1	↓	0	0	0	1	0	0	1	0
1	↓	0	0	1	0	0	0	1	1
1	↓	0	0	1	1	0	1	0	0
1	↓	0	1	0	0	0	1	0	1
1	↓	0	1	0	1	0	1	1	0
1	↓	0	1	1	0	0	1	1	1
1	↓	0	1	1	1	1	0	0	0
1	↓	1	0	0	0	1	0	0	1
1	↓	1	0	0	1	1	0	1	0
1	↓	1	0	1	0	1	0	1	1
1	↓	1	0	1	1	1	1	0	0
1	↓	1	1	0	0	1	1	0	1
1	↓	1	1	0	1	1	1	1	0
1	↓	1	1	1	0	1	1	1	1
1	↓	1	1	1	1	0	0	0	0

3 Синтез логических уравнений счётчика

На основании таблицы переходов составим совершенные дизъюнктивные нормальные формы (СДНФ) для функций переходов каждого разряда $Q_i(t+1)$, выбирая наборы, на которых функция принимает значение логической единицы.

3.1 Канонические уравнения (КУ)

$$Q_0(t+1) = (\overline{Q_3}\overline{Q_2}\overline{Q_1}\overline{Q_0} \vee \overline{Q_3}\overline{Q_2}Q_1\overline{Q_0} \vee \overline{Q_3}Q_2\overline{Q_1}\overline{Q_0} \vee \overline{Q_3}Q_2Q_1\overline{Q_0} \vee \\ Q_3\overline{Q_2}\overline{Q_1}\overline{Q_0} \vee Q_3\overline{Q_2}Q_1\overline{Q_0} \vee Q_3Q_2\overline{Q_1}\overline{Q_0} \vee Q_3Q_2Q_1\overline{Q_0})$$

$$Q_1(t+1) = (\overline{Q_3}\overline{Q_2}\overline{Q_1}Q_0 \vee \overline{Q_3}\overline{Q_2}Q_1\overline{Q_0} \vee \overline{Q_3}Q_2\overline{Q_1}Q_0 \vee \overline{Q_3}Q_2Q_1\overline{Q_0} \vee \\ Q_3\overline{Q_2}\overline{Q_1}Q_0 \vee Q_3\overline{Q_2}Q_1\overline{Q_0} \vee Q_3Q_2\overline{Q_1}Q_0 \vee Q_3Q_2Q_1\overline{Q_0})$$

$$Q_2(t+1) = (\overline{Q_3}\overline{Q_2}Q_1Q_0 \vee \overline{Q_3}Q_2\overline{Q_1}\overline{Q_0} \vee \overline{Q_3}Q_2\overline{Q_1}Q_0 \vee \overline{Q_3}Q_2Q_1\overline{Q_0} \vee \\ Q_3\overline{Q_2}Q_1Q_0 \vee Q_3Q_2\overline{Q_1}\overline{Q_0} \vee Q_3Q_2\overline{Q_1}Q_0 \vee Q_3Q_2Q_1\overline{Q_0})$$

$$Q_3(t+1) = (\overline{Q_3}Q_2Q_1Q_0 \vee Q_3\overline{Q_2}\overline{Q_1}\overline{Q_0} \vee Q_3\overline{Q_2}\overline{Q_1}Q_0 \vee Q_3\overline{Q_2}Q_1\overline{Q_0} \vee \\ Q_3\overline{Q_2}Q_1Q_0 \vee Q_3Q_2\overline{Q_1}\overline{Q_0} \vee Q_3Q_2\overline{Q_1}Q_0 \vee Q_3Q_2Q_1\overline{Q_0})$$

3.2 Минимизация

Проведём алгебраическую минимизацию полученных выражений. Группируя термы, приходим к минимальным выражениям, базирующимся на логической операции «Исключающее ИЛИ» (XOR):

$$Q_0(t+1) = \overline{Q_0}$$

$$Q_1(t+1) = Q_1 \oplus Q_0$$

$$Q_2(t+1) = Q_2 \oplus (Q_1 \cdot Q_0)$$

$$Q_3(t+1) = Q_3 \oplus (Q_2 \cdot Q_1 \cdot Q_0)$$

Для реализации счётчика используются универсальные Т-триггеры. Характеристическое уравнение Т-триггера имеет вид $Q(t+1) = Q(t) \oplus T$. Сопоставляя его

с минимизированными функциями переходов, получаем базовые логические уравнения функций возбуждения T -входов:

$$T_0 = 1$$

$$T_1 = Q_0$$

$$T_2 = Q_0 \cdot Q_1$$

$$T_3 = Q_0 \cdot Q_1 \cdot Q_2$$

Методы схемотехнической реализации данных уравнений (формирования переноса) определяют конечную архитектуру устройства.

4 Архитектура 1: Асинхронный счётчик (волновой перенос)

В асинхронном автомате тактовый сигнал подаётся исключительно на первый разряд. Переключение последующих триггеров инициируется фронтами сигналов предыдущих каскадов.

4.1 Уравнения коммутации

Входы T всех триггеров фиксируются в логической «1», переводя их в счётный режим. Перенос осуществляется через последовательное подключение тактовых входов C_i :

$$T_0 = 1, \quad C_0 = CLK$$

$$T_1 = 1, \quad C_1 = Q_0$$

$$T_2 = 1, \quad C_2 = Q_1$$

$$T_3 = 1, \quad C_3 = Q_2$$

4.2 Временная диаграмма




Рисунок 2 — Асинхронное срабатывание каскадов (волновой перенос)

4.3 Функциональная схема




Рисунок 3 — Схема электрическая функциональная асинхронного счётчика

5 Архитектура 2: Синхронный счётчик со сквозным переносом

В синхронных счётчиках сигнал CLK подаётся параллельно на входы C всех триггеров, устраняя эффект волновой задержки переключения. Разрешение на срабатывание передаётся последовательно логическими элементами «И».

5.1 Уравнения коммутации

Для формирования сигналов возбуждения T_i вводятся промежуточные переменные сквозного переноса P_i .

$$C_i = CLK$$

$$P_1 = Q_0 \rightarrow T_1 = P_1$$

$$P_2 = P_1 \cdot Q_1 \rightarrow T_2 = P_2$$

$$P_3 = P_2 \cdot Q_2 \rightarrow T_3 = P_3$$

5.2 Временная диаграмма




Рисунок 4 — Формирование сквозных переносов (P_i) в синхронной схеме

5.3 Функциональная схема




Рисунок 5 — Схема электрическая функциональная синхронного счётчика со сквозным переносом

6 Архитектура 3: Синхронный счётчик с параллельным переносом

Для устранения задержек, накапливающихся при прохождении сигнала через цепочку вентилях P_i , применяется параллельная архитектура. Сигналы переносов формируются независимыми логическими конъюнкторами напрямую от выходов триггеров.

6.1 Уравнения коммутации

Система уравнений возбуждения не содержит промежуточных (каскадных) переменных:

$$C_i = CLK$$

$$T_0 = 1$$

$$T_1 = Q_0$$

$$T_2 = Q_0 \cdot Q_1$$

$$T_3 = Q_0 \cdot Q_1 \cdot Q_2$$

6.2 Временная диаграмма

Так как вычисления функций T_i происходят параллельно, задержка формирования любого переноса P_i сведена к минимуму (задержка одного вентиля «И»).




Рисунок 6 — Такты синхронного счётчика с параллельным переносом

