

МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ
ФЕДЕРАЦИИ

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ УЧРЕЖДЕНИЕ
ВЫСШЕГО ОБРАЗОВАНИЯ

«ВЯТСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ»

Институт математики и информационных систем

Факультет автоматики и вычислительной техники

Кафедра электронных вычислительных машин

Дата сдачи на проверку:

«__» _____ 2026 г.

Проверено:

«__» _____ 2026 г.

Отчёт по контрольной работе

по теме

«Построение 7-битного счётчика с переменным коэффициентом пересчёта»

по дисциплине

«Цифровая схемотехника»

Разработали студенты гр. ИВТб-2301-05-00 _____ /Черкасов А. А./
(подпись)

Преподаватель _____ /Мельцов В. Ю./
(подпись)

Работа защищена «__» _____ 2026 г.

Киров

2026

1 Цель работы

Получить теоретические и практические навыки проектирования и расчета последовательностных цифровых устройств со сложной внутренней структурой. Синтезировать функциональную и принципиальную схемы 7-битного двоичного счётчика с заданным коэффициентом пересчёта 103 на базе стандартных интегральных микросхем ТТЛ-логики.

2 Теоретическое описание

2.1 Двоичный счётчик ИЕ7

Интегральная микросхема K155ИЕ7 представляет собой 4-разрядный реверсивный синхронный двоичный счётчик с возможностью асинхронной параллельной предварительной установки данных. Компонент снабжён информационными входами предустановки $D_0 \dots D_3$, тактовыми входами прямого и обратного счёта, асинхронным входом сброса R , входом разрешения параллельной записи WR и разрядными выходами $Q_0 \dots Q_3$. Изменение внутренних состояний автомата памяти происходит по спаду тактового импульса на соответствующем счётном входе.

2.2 Программируемый коэффициент пересчёта

Для реализации произвольного или укороченного коэффициента деления (пересчёта) используется метод динамической параллельной загрузки (parallel load) начального кода при достижении граничного состояния. Каскадное последовательное включение двух микросхем ИЕ7 формирует единую 8-битную структуру, из которой для решения поставленной задачи задействуется 7 разрядов.

При регистрации выходного кодового слова, соответствующего эквиваленту коэффициента 103, внешняя комбинационная логика на базе ИС ЛА3, ЛА4 и ЛН1 генерирует результирующий импульс управления, поступающий на входы разрешения записи WR . Данный сигнал инициирует принудительный занос опорной кодовой комбинации, после чего цикл функционирования периодически повторяется, обеспе-

чивая коэффициент пересчёта, равный 103.

2.3 D-триггер ТМ2

Микросхема K155ТМ2 содержит два независимых синхронных D-триггера с прямыми и инверсными управляющими входами асинхронной установки. В спроектированном устройстве один из триггеров задействуется в цепи обратной связи для временного выравнивания, устранения эффекта «гонок» сигналов в комбинационной логике дешифратора граничного кода и формирования стабильного выходного стробирующего импульса.

3 Функциональная схема счётчика

На основании алгоритма переходов разработана функциональная схема 7-битного счётчика с коэффициентом пересчёта 103. Каскадирование двух ИС ИЕ7 выполнено путём коммутации выходов переноса старшего и младшего разрядов. Обратная связь, обеспечивающая циклическое деление частоты, реализована на логических элементах серий ЛА3 и ЛА4.




Рисунок 1 — Функциональная схема 7-битного счётчика с коэффициентом пересчёта 103

4 Принципиальная схема устройства

Схема электрическая принципиальная устройства разработана в элементном базисе транзисторно-транзисторной логики (ТТЛ). Спецификация проекта включает интегральные микросхемы: **ЛА3** (четыре элемента 2И-НЕ), **ЛА4** (три элемента 3И-НЕ), **ЛН1** (шесть инверторов НЕ), **ИЕ7** (два 4-разрядных двоичных счётчика) и **ТМ2** (двухступенчатый D-триггер). Электрические связи и цоколёвка корпусов соответствуют паспортным техническим характеристикам компонентов. Номинальное напряжение шины питания составляет +5 В.




Рисунок 2 — Принципиальная электрическая схема счётчика с коэффициентом пересчёта 103

Вывод

В ходе выполнения контрольной работы были освоены практические методы синтеза последовательных схем с укороченным циклом работы. Спроектирован-

ный 7-битный счётчик с коэффициентом деления 103 на базе микросхем K155ИЕ7 и управляющего комбинационного автомата успешно решает задачу формирования произвольного периода счёта. Использование D-триггера K155ТМ2 в цепи сброса гарантирует надёжность функционирования системы и защищает её от ложных срабатываний, вызванных задержками распространения сигналов на логических вентилях.