

МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ
ФЕДЕРАЦИИ

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ УЧРЕЖДЕНИЕ
ВЫСШЕГО ОБРАЗОВАНИЯ

«ВЯТСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ»

Институт математики и информационных систем

Факультет автоматики и вычислительной техники

Кафедра электронных вычислительных машин

Дата сдачи на проверку:

«__» _____ 2026 г.

Проверено:

«__» _____ 2026 г.

Отчёт по контрольной работе
«Синтез параллельного регистра»
по дисциплине
«Цифровая схемотехника»

Разработал студент гр. ИВТб-2301-05-00

_____/Черкасов А.А./
(подпись)

Преподаватель

_____/Мельцов В. Ю./
(подпись)

Работа защищена

«__» _____ 2026 г.

Киров

2026

1 Цель работы

Получить практические навыки проектирования последовательностных цифровых устройств. Синтезировать и исследовать функциональную схему 4-разрядного параллельного регистра памяти (памяти типа RG) на базе D-триггеров с общими шинами синхронизации и сброса.

2 Условно Графическое Обозначение регистра

Параллельный регистр предназначен для одновременного приема, хранения и выдачи 4-разрядного слова данных. Устройство содержит информационные входы $D_3 \dots D_0$, синхронизирующий вход записи C , асинхронный вход сброса в ноль R и выходы $Q_3 \dots Q_0$.




Рисунок 1 — Условно-графическое обозначение параллельного регистра

3 Таблица истинности и переходов регистра

Состояние выходов регистра в текущий момент времени $Q_n(t)$ зависит от сигналов на информационных входах D_n , тактового входа C и управляющего входа сброса R . Полная таблица переходов, включающая все возможные комбинации входных данных при активных уровнях управления, представлена ниже.

Таблица 1 — Полная таблица переходов 4-разрядного параллельного регистра

R	C	D_3	D_2	D_1	D_0	$Q_3(t)$	$Q_2(t)$	$Q_1(t)$	$Q_0(t)$
0	X	X	X	X	X	0	0	0	0
1	0	X	X	X	X	$Q_3(t-1)$	$Q_2(t-1)$	$Q_1(t-1)$	$Q_0(t-1)$
1	1	0	0	0	0	0	0	0	0
1	1	0	0	0	1	0	0	0	1
1	1	0	0	1	0	0	0	1	0
1	1	0	0	1	1	0	0	1	1
1	1	0	1	0	0	0	1	0	0
1	1	0	1	0	1	0	1	0	1
1	1	0	1	1	0	0	1	1	0
1	1	0	1	1	1	0	1	1	1
1	1	1	0	0	0	1	0	0	0
1	1	1	0	0	1	1	0	0	1
1	1	1	0	1	0	1	0	1	0
1	1	1	0	1	1	1	0	1	1
1	1	1	1	0	0	1	1	0	0
1	1	1	1	0	1	1	1	0	1
1	1	1	1	1	0	1	1	1	0
1	1	1	1	1	1	1	1	1	1

Примечание: «X» — любое состояние, $Q_n(t-1)$ — режим хранения предыдущего состояния.

4 Логические уравнения функций возбуждения выходов

Полная каноническая форма (КФ) переходов для каждого разряда регистра строится на основании таблицы истинности для наборов, где соответствующий выход принимает значение логической единицы. Логические функции выходов выражаются через конъюнкции управляющих сигналов C , R и всех информационных разрядов данных:

$$\begin{aligned} Q_3 = & (C \cdot R \cdot D_3 \cdot \bar{D}_2 \cdot \bar{D}_1 \cdot \bar{D}_0) \vee (C \cdot R \cdot D_3 \cdot \bar{D}_2 \cdot \bar{D}_1 \cdot D_0) \vee \\ & (C \cdot R \cdot D_3 \cdot \bar{D}_2 \cdot D_1 \cdot \bar{D}_0) \vee (C \cdot R \cdot D_3 \cdot \bar{D}_2 \cdot D_1 \cdot D_0) \vee \\ & (C \cdot R \cdot D_3 \cdot D_2 \cdot \bar{D}_1 \cdot \bar{D}_0) \vee (C \cdot R \cdot D_3 \cdot D_2 \cdot \bar{D}_1 \cdot D_0) \vee \\ & (C \cdot R \cdot D_3 \cdot D_2 \cdot D_1 \cdot \bar{D}_0) \vee (C \cdot R \cdot D_3 \cdot D_2 \cdot D_1 \cdot D_0) \end{aligned}$$

$$\begin{aligned} Q_2 = & (C \cdot R \cdot \bar{D}_3 \cdot D_2 \cdot \bar{D}_1 \cdot \bar{D}_0) \vee (C \cdot R \cdot \bar{D}_3 \cdot D_2 \cdot \bar{D}_1 \cdot D_0) \vee \\ & (C \cdot R \cdot \bar{D}_3 \cdot D_2 \cdot D_1 \cdot \bar{D}_0) \vee (C \cdot R \cdot \bar{D}_3 \cdot D_2 \cdot D_1 \cdot D_0) \vee \\ & (C \cdot R \cdot D_3 \cdot D_2 \cdot \bar{D}_1 \cdot \bar{D}_0) \vee (C \cdot R \cdot D_3 \cdot D_2 \cdot \bar{D}_1 \cdot D_0) \vee \\ & (C \cdot R \cdot D_3 \cdot D_2 \cdot D_1 \cdot \bar{D}_0) \vee (C \cdot R \cdot D_3 \cdot D_2 \cdot D_1 \cdot D_0) \end{aligned}$$

$$\begin{aligned} Q_1 = & (C \cdot R \cdot \bar{D}_3 \cdot \bar{D}_2 \cdot D_1 \cdot \bar{D}_0) \vee (C \cdot R \cdot \bar{D}_3 \cdot \bar{D}_2 \cdot D_1 \cdot D_0) \vee \\ & (C \cdot R \cdot \bar{D}_3 \cdot D_2 \cdot D_1 \cdot \bar{D}_0) \vee (C \cdot R \cdot \bar{D}_3 \cdot D_2 \cdot D_1 \cdot D_0) \vee \\ & (C \cdot R \cdot D_3 \cdot \bar{D}_2 \cdot D_1 \cdot \bar{D}_0) \vee (C \cdot R \cdot D_3 \cdot \bar{D}_2 \cdot D_1 \cdot D_0) \vee \\ & (C \cdot R \cdot D_3 \cdot D_2 \cdot D_1 \cdot \bar{D}_0) \vee (C \cdot R \cdot D_3 \cdot D_2 \cdot D_1 \cdot D_0) \end{aligned}$$

$$\begin{aligned} Q_0 = & (C \cdot R \cdot \bar{D}_3 \cdot \bar{D}_2 \cdot \bar{D}_1 \cdot D_0) \vee (C \cdot R \cdot \bar{D}_3 \cdot \bar{D}_2 \cdot D_1 \cdot D_0) \vee \\ & (C \cdot R \cdot \bar{D}_3 \cdot D_2 \cdot \bar{D}_1 \cdot D_0) \vee (C \cdot R \cdot \bar{D}_3 \cdot D_2 \cdot D_1 \cdot D_0) \vee \\ & (C \cdot R \cdot D_3 \cdot \bar{D}_2 \cdot \bar{D}_1 \cdot D_0) \vee (C \cdot R \cdot D_3 \cdot \bar{D}_2 \cdot D_1 \cdot D_0) \vee \\ & (C \cdot R \cdot D_3 \cdot D_2 \cdot \bar{D}_1 \cdot D_0) \vee (C \cdot R \cdot D_3 \cdot D_2 \cdot D_1 \cdot D_0) \end{aligned}$$

5 Минимизация логических функций

Поскольку разряды параллельного регистра функционируют независимо друг от друга, влияние комбинаций соседних информационных линий взаимно компенсируется (склеивается) при минимизации. Выполним последовательное пошаговое группирование и вынесение общих множителей для каждого уравнения:

$$\begin{aligned}
 Q_3 &= C \cdot R \cdot D_3 \cdot (\overline{D_2} \overline{D_1} \overline{D_0} \vee \overline{D_2} \overline{D_1} D_0 \vee \overline{D_2} D_1 \overline{D_0} \vee \overline{D_2} D_1 D_0 \vee D_2 \overline{D_1} \overline{D_0} \vee D_2 \overline{D_1} D_0 \vee D_2 D_1 \overline{D_0} \vee D_2 D_1 D_0) \\
 &= C \cdot R \cdot D_3 \cdot [\overline{D_2} \overline{D_1} (\overline{D_0} \vee D_0) \vee \overline{D_2} D_1 (\overline{D_0} \vee D_0) \vee D_2 \overline{D_1} (\overline{D_0} \vee D_0) \vee D_2 D_1 (\overline{D_0} \vee D_0)] = \\
 &= C \cdot R \cdot D_3 \cdot [\overline{D_2} \overline{D_1} \vee \overline{D_2} D_1 \vee D_2 \overline{D_1} \vee D_2 D_1] = \\
 &= C \cdot R \cdot D_3 \cdot [\overline{D_2} (\overline{D_1} \vee D_1) \vee D_2 (\overline{D_1} \vee D_1)] = C \cdot R \cdot D_3 \cdot [\overline{D_2} \vee D_2] = C \cdot D_3 \cdot R
 \end{aligned}$$

$$\begin{aligned}
 Q_2 &= C \cdot R \cdot D_2 \cdot (\overline{D_3} \overline{D_1} \overline{D_0} \vee \overline{D_3} \overline{D_1} D_0 \vee \overline{D_3} D_1 \overline{D_0} \vee \overline{D_3} D_1 D_0 \vee D_3 \overline{D_1} \overline{D_0} \vee D_3 \overline{D_1} D_0 \vee D_3 D_1 \overline{D_0} \vee D_3 D_1 D_0) \\
 &= C \cdot R \cdot D_2 \cdot [\overline{D_3} \overline{D_1} (\overline{D_0} \vee D_0) \vee \overline{D_3} D_1 (\overline{D_0} \vee D_0) \vee D_3 \overline{D_1} (\overline{D_0} \vee D_0) \vee D_3 D_1 (\overline{D_0} \vee D_0)] = \\
 &= C \cdot R \cdot D_2 \cdot [\overline{D_3} \overline{D_1} \vee \overline{D_3} D_1 \vee D_3 \overline{D_1} \vee D_3 D_1] = \\
 &= C \cdot R \cdot D_2 \cdot [\overline{D_3} (\overline{D_1} \vee D_1) \vee D_3 (\overline{D_1} \vee D_1)] = C \cdot R \cdot D_2 \cdot [\overline{D_3} \vee D_3] = C \cdot D_2 \cdot R
 \end{aligned}$$

$$\begin{aligned}
 Q_1 &= C \cdot R \cdot D_1 \cdot (\overline{D_3} \overline{D_2} \overline{D_0} \vee \overline{D_3} \overline{D_2} D_0 \vee \overline{D_3} D_2 \overline{D_0} \vee \overline{D_3} D_2 D_0 \vee D_3 \overline{D_2} \overline{D_0} \vee D_3 \overline{D_2} D_0 \vee D_3 D_2 \overline{D_0} \vee D_3 D_2 D_0) \\
 &= C \cdot R \cdot D_1 \cdot [\overline{D_3} \overline{D_2} (\overline{D_0} \vee D_0) \vee \overline{D_3} D_2 (\overline{D_0} \vee D_0) \vee D_3 \overline{D_2} (\overline{D_0} \vee D_0) \vee D_3 D_2 (\overline{D_0} \vee D_0)] = \\
 &= C \cdot R \cdot D_1 \cdot [\overline{D_3} \overline{D_2} \vee \overline{D_3} D_2 \vee D_3 \overline{D_2} \vee D_3 D_2] = \\
 &= C \cdot R \cdot D_1 \cdot [\overline{D_3} (\overline{D_2} \vee D_2) \vee D_3 (\overline{D_2} \vee D_2)] = C \cdot R \cdot D_1 \cdot [\overline{D_3} \vee D_3] = C \cdot D_1 \cdot R
 \end{aligned}$$

$$\begin{aligned}
 Q_0 &= C \cdot R \cdot D_0 \cdot (\overline{D_3} \overline{D_2} \overline{D_1} \vee \overline{D_3} \overline{D_2} D_1 \vee \overline{D_3} D_2 \overline{D_1} \vee \overline{D_3} D_2 D_1 \vee D_3 \overline{D_2} \overline{D_1} \vee D_3 \overline{D_2} D_1 \vee D_3 D_2 \overline{D_1} \vee D_3 D_2 D_1) \\
 &= C \cdot R \cdot D_0 \cdot [\overline{D_3} \overline{D_2} (\overline{D_1} \vee D_1) \vee \overline{D_3} D_2 (\overline{D_1} \vee D_1) \vee D_3 \overline{D_2} (\overline{D_1} \vee D_1) \vee D_3 D_2 (\overline{D_1} \vee D_1)] = \\
 &= C \cdot R \cdot D_0 \cdot [\overline{D_3} \overline{D_2} \vee \overline{D_3} D_2 \vee D_3 \overline{D_2} \vee D_3 D_2] = \\
 &= C \cdot R \cdot D_0 \cdot [\overline{D_3} (\overline{D_2} \vee D_2) \vee D_3 (\overline{D_2} \vee D_2)] = C \cdot R \cdot D_0 \cdot [\overline{D_3} \vee D_3] = C \cdot D_0 \cdot R
 \end{aligned}$$

Таким образом, каждый разряд регистра реализует независимую функцию перезаписи данных по тактовому сигналу при отсутствии активного сигнала сброса.

6 Функциональная схема параллельного регистра

Синтезированная функциональная схема строится на базе четырёх синхронных D-триггеров, обладающих входами асинхронного сброса. Информационные входы $D_3 \dots D_0$ подключаются напрямую к соответствующим D -входам триггеров. Линии тактовой синхронизации C и асинхронного сброса R объединяются параллельно, формируя общие управляющие шины устройства.




Рисунок 2 — Функциональная схема 4-разрядного параллельного регистра на D-триггерах

Вывод

В ходе выполнения контрольной работы были изучены принципы построения последовательностных цифровых узлов на примере четырёхразрядного параллельного регистра памяти. Была составлена полная таблица переходов устройства, получены и минимизированы канонические уравнения функций возбуждения выходов. На основе проведенного анализа спроектирована схема регистра на базе D-триггеров.