

МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ
ФЕДЕРАЦИИ

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ УЧРЕЖДЕНИЕ
ВЫСШЕГО ОБРАЗОВАНИЯ

«ВЯТСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ»

Институт математики и информационных систем

Факультет автоматики и вычислительной техники

Кафедра электронных вычислительных машин

Дата сдачи на проверку:

«__» _____ 2026 г.

Проверено:

«__» _____ 2026 г.

Отчёт по контрольной работе

по теме

«Построение 2-разрядного сдвигового регистра на JK-триггерах»

по дисциплине

«Цифровая схемотехника»

Разработали студенты гр. ИВТб-2301-05-00 _____/Черкасов А. А./

_____/Зинин В. А./

(подпись)

Преподаватель _____/Мельцов В. Ю./

(подпись)

Работа защищена «__» _____ 2026 г.

Киров

2026

1 Цель работы

Получить теоретические и практические навыки проектирования и анализа последовательностных цифровых устройств. Синтезировать функциональную и принципиальную схемы 2-разрядного универсального сдвигового регистра на базе универсальных JK-триггеров с использованием интегральных микросхем серий КП7 и ТВ6 (ТТЛ-логика).

2 Теоретическое описание

2.1 JK-триггер

JK-триггер является универсальным двухступенчатым автоматом памяти, имеющим информационные входы J (Jump — установка «1») и K (Kill — сброс в «0»), тактовый синхронизирующий вход C , а также независимые асинхронные входы инверсной установки $\overline{S}$ и сброса $\overline{R}$. Особенностью JK-триггера является исключение неопределенного состояния: при подаче комбинации $J = K = 1$ автомат переходит в режим инверсии предыдущего состояния (счётный режим).

Таблица 1 — Таблица истинности JK-триггера

$\overline{S}$	$\overline{R}$	C	J	K	Q_{n+1}
0	1	X	X	X	1
1	0	X	X	X	0
0	0	X	X	X	1*
1	1	↓	0	0	Q_n
1	1	↓	1	0	1
1	1	↓	0	1	0
1	1	↓	1	1	$\overline{Q}_n$

* — неустойчивое (запрещенное) состояние при асинхронном управлении.

2.2 Универсальный сдвиговый регистр

Сдвиговый регистр представляет собой последовательностный цифровой узел, осуществляющий направленный сдвиг хранимого многоразрядного слова под воздействием тактовых импульсов. В проектируемом 2-разрядном универсальном сдвиговом регистре реализована многофункциональная структура, управляемая кодовыми комбинациями на селекторных входах S_1 и S_0 :

- $S_1S_0 = 00$ — режим хранения данных (состояние выходов стабильно);
- $S_1S_0 = 01$ — последовательный сдвиг влево (информационный вход DL);
- $S_1S_0 = 10$ — последовательный сдвиг вправо (информационный вход DR);
- $S_1S_0 = 11$ — параллельная асинхронная или синхронная загрузка слова (D_1 — старший бит, D_0 — младший бит).

Синхронизация всех разрядов осуществляется единой шиной CLK , объединяющей динамические тактовые входы триггеров.

Таблица 2 — Режимы работы универсального сдвигового регистра

S_1	S_0	Режим функционирования
0	0	Хранение информации
0	1	Сдвиг в левую сторону (DL)
1	0	Сдвиг в правую сторону (DR)
1	1	Параллельный ввод данных (D_1, D_0)

3 Функциональная схема универсального сдвигового регистра

На основании алгоритма функционирования разработана каноническая функциональная схема многофункционального регистра на JK-триггерах. Устройство содержит внешние линии последовательного ввода DL и DR , шину параллельной загрузки данных D_1 и D_0 , управляющий селектор режимов S_0, S_1 и тактовый вход CLK . Текущие логические состояния разрядов снимаются с прямых выходов триггеров Q_0 и Q_1 .




Рисунок 1 — Функциональная схема 2-разрядного универсального сдвигового регистра

4 Принципиальная схема устройства

Схема электрическая принципиальная спроектирована на элементной базе транзисторной логики (ТТЛ). В качестве элементной базы применены интегральные микросхемы **КП7** (селекторы-мультиплексоры для коммутации режимов) и **ТВ6** (универсальные двухступенчатые JK-триггеры с логическим объединением по входам). Подключение выводов корпусов ИС выполнено в соответствии с их заводскими цоколёвками, шина питания рассчитана на стандартное напряжение +5 В.




Рисунок 2 — Принципиальная электрическая схема регистра на ИС KP7 и TB6

Вывод

В ходе выполнения контрольной работы были изучены методы структурного синтеза последовательностных цифровых автоматов на примере 2-разрядного универсального сдвигового регистра. Спроектированное устройство успешно реализует четыре базовых микрооперации: хранение, двунаправленный сдвиг (влево/вправо) и параллельный занос данных. Была освоена методика применения ИС серий КП7 и ТВ6 ТТЛ-логики для схемотехнического воплощения спроектированной структуры с учетом обеспечения требуемых режимов синхронизации.