

МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ
ФЕДЕРАЦИИ

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ УЧРЕЖДЕНИЕ
ВЫСШЕГО ОБРАЗОВАНИЯ

«ВЯТСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ»

Институт математики и информационных систем

Факультет автоматики и вычислительной техники

Кафедра электронных вычислительных машин

Дата сдачи на проверку:

«__» _____ 2025 г.

Проверено:

«__» _____ 2025 г.

Отчёт по лабораторной работе №2

по дисциплине

«Цифровая схемотехника»

Построение 2-разрядного регистра на D-триггерах

Разработали студенты гр. ИВТб-2301-05-00 _____/Черкасов А. А./

_____/Зинин В. А./

(подпись)

Преподаватель _____/Мельцов В. Ю./

(подпись)

Работа защищена «__» _____ 2026 г.

Киров

2026

1 Цель лабораторной работы

Получить навыки построения и анализа 2-разрядных регистров на D-триггерах. Изучить принцип параллельной записи данных. Выполнить синтез функциональной и принципиальной схем регистра на базе логических элементов ЛА3 и ЛА4 (серия ТТЛ).

2 Теоретическое описание

2.1 D-триггер

D-триггер (триггер задержки) имеет информационный вход D , тактовый вход C и асинхронные входы установки $\overline{S}$ и сброса $\overline{R}$ (активный низкий уровень). Переключение состояния триггера по тактовому входу происходит по спаду импульса (символ $\downarrow$ в таблице). В данной работе D-триггеры построены на основе элементов И-НЕ (микросхемы ЛА3, ЛА4).

Таблица истинности D-триггера с асинхронными входами:

Таблица 1 — Таблица истинности D-триггера

$\overline{S}$	$\overline{R}$	C	D	Q_{n+1}	$\overline{Q}_{n+1}$
0	1	X	X	1	0
1	0	X	X	0	1
0	0	X	X	1*	1*
1	1	$\downarrow$	1	1	0
1	1	$\downarrow$	0	0	1
1	1	0	X	Q_n	$\overline{Q}_n$

* — неустойчивое состояние.

2.2 2-разрядный параллельный регистр

Регистр предназначен для хранения двух бит информации. Каждый разряд представляет собой отдельный D-триггер. Информационный вход D_i подаётся непо-

средственно на D -вход соответствующего триггера. Тактовые входы всех триггеров объединяются и подключаются к общему сигналу синхронизации C . По спаду тактового импульса происходит запись данных.

3 Функциональная схема регистра

На рисунке 1 представлена функциональная схема 2-разрядного параллельного регистра. Вход D_i является информационным, выход Q_i — выходом регистра. Все триггеры тактируются общим сигналом C .




Рисунок 1 — Функциональная схема 2-разрядного регистра на D-триггерах

4 Принципиальная схема устройства

Принципиальная схема (рисунок 2) выполнена на микросхемах серии ТТЛ: **ЛА3** и **ЛА4**. ЛА3 (К155ЛА3) содержит четыре элемента 2И-НЕ, ЛА4 (К155ЛА4) — три элемента 3И-НЕ. Из этих элементов собраны два D-триггера, образующих 2-разрядный регистр. Схема включения микросхем соответствует заводским цоколёвкам. Питание подаётся от источника +5 В.




Рисунок 2 — Принципиальная схема 2-разрядного регистра на D-триггерах (ЛА3, ЛА4)

5 Таблица питания микросхем

В соответствии с технической документацией на микросхемы серии ТТЛ (ЛА3, ЛА4) напряжение питания составляет +5 В. Выводы питания для всех использованных микросхем одинаковы.

Таблица 2 — Таблица питания для микросхем ТТЛ

Микросхемы	+5V	0V
D1, D2	14	07

Вывод

В ходе лабораторной работы были получены практические навыки построения 2-разрядного параллельного регистра на D-триггерах. Триггеры реализованы на базе элементов И-НЕ (микросхемы ЛА3 и ЛА4). Разработаны функциональная и принципиальная схемы устройства, указаны цепи питания. Полученные результаты могут быть использованы при проектировании более сложных регистров, счётчиков и блоков памяти на ТТЛ-логике.