

María González Herrero, Santiago Molpeceres Díaz Pablo de Francisco de la Torre Titulación: Ingeniería Informática Asignatura = Estructura de Computadores

**COMPUTADORES** 



### **INDICE**

Análisis del código Código con el formato -O3	3
	5
Métricas de uso	6
Sin formato -O3	6
Data caché	6
Instruction caché	9
Formato -O3	10
Data cache	10
Instrucciones caché	11
Respuesta de observación	14

# Análisis del código

```
1 .data
2 arg: .word 7
3
4 .text
5 #llamamos al procedimiento
6 lw a0,arg
7 jal ra,fact
8
9 # print resultado
10 li a7,1
11 ecall
12
```

Imagen 1: Procedimientos e imprimir

En esta imagen vamos a ver los primeros pasos del código.

Primero nos fijamos en el .data en el cual vamos a declarar una variable llamada " arg" que va a ser del tipo Word con valor 7.


Después declaramos el cuerpo del código con el ".text".

Cargamos el valor de la variable arg en a0, antes de llamar a la función..

Con el comando "jal" llamamos a la función "fact" y guardamos en ra el valor en ra que devuelve la dirección del salto.

Finalmente imprimimos el resultado por pantalla.

Imagen 2: Salto de línea e imprimir



A continuación llamamos a la etiqueta "end" para que se termine de ejecutar el código.

Después hacemos un salto de línea y lo imprimimos por pantalla.

```
16 fact:
                                      # @fact(int)
17
                sp, sp, -32
       addi
18
                   ra, 28(sp)
                                                    # 4-byte Folded Spill
          SW
19
                   s0, 24(sp)
                                                    # 4-byte Folded Spill
           SW
20
           addi
                   s0, sp, 32
                   a0, -12(s0)
           SW
           addi
                   a0, zero, 1
           SW
                   a0, -20(s0)
24
                   a0, -16(s0)
25
                   .LBB0_1
           j
26 .LBB0_1:
                                            # =>This Inner Loop Header: Depth=1
                   a1, -16(s0)
27
           1w
28
                   a0, -12(s0)
29
          blt
                   a0, a1, .LBB0_4
30
                   .LBB0_2
           j
31
   .LBB0_2:
                                                in Loop: Header=BB0_1 Depth=1
32
                   a0, -20(s0)
           1w
                   a1, -16(s0)
                   a0, a0, a1
34
           mul
35
                   a0, -20(s0)
           SW
                   .LBB0_3
36
           j
37
   .LBB0_3:
                                                in Loop: Header=BB0_1 Depth=1
38
           lw
                   a0, -16(s0)
39
           addi
                   a0, a0, 1
40
           SW
                   a0, -16(s0)
41
                   .LBB0_1
           j
42 .LBB0_4:
43
                   a0, -20(s0)
          1w
44
                   s0, 24(sp)
                                                    # 4-byte Folded Reload
           1w
45
                   ra, 28(sp)
                                                    # 4-byte Folded Reload
           lw
46
           addi
                   sp, sp, 32
47
           ret
```

ΑI principio del procedimiento hacemos uso la pila vamos У almacenando el valor de a0 en la dirección de memoria de so -12. A continuación sumamos zero +1 y lo actualizamos en a0, en la siguiente instrucción almacenamos el valor de a0 en la dirección de memoria de so -20, después en la siguiente instrucción almacena el valor de memoria de s0 -16. Después hacemos un salto a .

LBBO\_1.

En dicho salto cargamos los valores de a1 y en a0 en las distintas direcciones de memoria como se ve en el código. A continuación comparamos a1 y a0 y si es menor salta a

.LBBO\_2 sino salta a .LBBO\_4.

En este salto cargamos los valores de a1 y en a0 en las distintas direcciones de

memoria como se ve en el código. Después multiplicamos a0 y a1 y lo guardamos en a0 en el que vamos a almacenar la dirección de memoria de s0 -20 y saltamos a .LBBO 3.

En .LBBO\_3 cargamos a0. También le sumamos la dirección de memoria obtenida +1 y lo guardamos en a0. Después en a0 almacenamos el valor de memoria de so - 16 y saltamos a .LBBO\_1.

En .LBBO\_4 cargamos los valores de a0 en S0 y con "ra" desapilamos.

# Código con el formato -O3

```
16 fact:
17
      blez a0, .LBB0_4
18
       mν
             a1, a0
        addi a0, zero, 1
19
        addi a2, zero, 1
20
        beq a1, a2, .LBB0_3
22 .LBB0_2:
                                   # =>This Inner Loop Header: Depth=1
        addi a2, a2, 1
23
24
        mul a0, a0, a2
25
       bne a1, a2, .LBB0_2
26 .LBB0_3:
27
28 .LBB0_4:
   addi
              a0, zero, 1
30
```

Imagen 4: Código con el formato -O3

En fact; primero hacemos un "for" según nuestro código (blez), " mv a1,a0 copia el contenido del registro a0 en el registro a1. Después sumamos zero + 1 y lo guardamos en a0. A continuación sumamos zero más 1 y lo guardamos en a2. Después saltamos si a1 y a2 si es menor va a .LBBO\_3.

En .LBBO\_2, sumamos a2 más 1 y lo guardamos en a2. Después multiplicamos a0 por a2 y lo guardamos en ao. Comparamos a1 y a2 y si son distintos volvemos a repetir las mismas instrucciones.

En .LBBO\_3 realiza un retorno de subrutina.

En .LBBO\_4 sumamos zero y más 1 y lo guardamos en a0 y realiza un retorno de subrutina

# Métricas de uso

#### Sin formato -O3

#### Data caché




Imagen 5: Data caché

Para la Imagen 5, tenemos un total de 195 ciclos, con el CPI 1.7 y el IPC de 0.59, haciendo que en la línea de caché 29 y la 30 ocupa en el tag la dirección máxima que puede almacenar, para la caché 29 en el Block 0, 1, 2 aún no se han empezado a enviar datos y en el Block 3 ya ha empezado a enviar datos.

En la línea 30 de la caché el tag se comporta igual que el anterior y se puede ver además cómo desde el Block 0 al 3 se va parando el envío de datos hasta llegar al Block 3 que llega al valor mínimo que puede soportar.




Imagen 6: Acceso a la caché

Como podemos ver en el estudio (*Imagen 5*) este programa se ejecuta en 195 ciclos de reloj,con un **CPI total de 1.7**, y un IPC de 0.59.

#### El número de instrucciones requeridas han sido 115,con 187 hits.

Es decir que hemos pedido el dato almacenado en el nivel i 187 veces. Como podemos ver la tasa de aciertos ( hit ratio) que es la fracción de accesos encontrados en el nivel i , ha sido de un 95%.

Por lo que hemos tenido 3 miss (hemos tenido que solicitar el dato en un nivel i+1). Que es la representación de la gráfica (*Imagen 6*), por cada hit que ha sido correcto (no hemos tenido un miss) el hit rate ha subido. Cuando vemos que la gráfica ha bajado es por que hemos obtenido ese miss.




Imagen 7: Misses de un acceso a la caché sin formato -O3

Como podemos ver en el estudio (*Imagen 5*) este programa se ejecuta en 195 ciclos de reloj,con un **CPI total de 1.7**, y un IPC de 0.59.

El número de instrucciones requeridas han sido 115,con 9 hits.

Por lo que hemos tenido 3 miss (hemos tenido que solicitar el dato en un nivel i+1). Que es la representación de la gráfica (*Imagen 6*), por cada hit que ha sido correcto (no hemos tenido un miss) el hit rate ha subido. Cuando vemos que la gráfica ha bajado es por que hemos obtenido ese miss.




Imagen 8: Total de accesos

Tenemos 195 ciclos cómo máximo en la gráfica de los accesos de caché, con una pérdida mínima (misses) comparada con el total de accesos.

#### Instruction caché

En los 195 ciclos de reloj, se han ido almacenando las instrucciones que ha ido ejecutando el programa para poder volver a usarlas. Si ha visto que la instrucción no ha sido almacenada esta es guardada. ya sean las declaraciones, comparaciones, condiciones de salto etc.




Imagen 9: Instrucciones de la caché




Imagen 10: Gráfico de acceso a la caché de instrucciones

Como podemos ver en el estudio (*Imagen 8*) este programa se ejecuta en 195 ciclos de reloj,con un **CPI total de 1.7**, y un IPC de 0.59.

#### El número de instrucciones requeridas han sido 115,con 57 hits.

Es decir que hemos pedido el dato almacenado en el nivel i 57 veces. Como podemos ver la tasa de aciertos ( hit ratio) que es la fracción de accesos encontrados en el nivel i , ha sido de un 95%.

Por lo que hemos tenido 3 miss ( hemos tenido que solicitar el dato en un nivel i+1). Que es la representación de la gráfica (*Imagen 8*), por cada hit que ha sido correcto ( no hemos tenido un miss) el hit rate ha subido. Cuando vemos que la gráfica ha bajado es por que hemos obtenido ese miss.

## Formato -O3

### Data cache




Imagen 11: Gráficos de misses de la memoria caché

Como se puede ver en la imagen 12, tenemos un máximo de 53 ciclos, que hace que haya un total de 100 accesos aproximadamente de la caché, haciendo que se cree una línea uniforme a lo largo de 53 ciclos.





Imagen 12: Gráfico de acceso a la caché de instrucciones

Como se puede ver en la imagen 12, tenemos un máximo de 53 ciclos, que hace que haya un total de 100 accesos aproximadamente de la caché, haciendo que se cree una línea uniforme a lo largo de 53 ciclos.

#### Instrucciones caché



#### Imagen 13:

En los 53 ciclos de reloj, se han ido almacenando las instrucciones que ha ido ejecutando el programa para poder volver a usarlas. Si ha visto que la instrucción no ha sido almacenada esta es guardada. ya sean las declaraciones, comparaciones, condiciones de salto etc.




Imagen 14
Como podemos ver en el estudio (Imagen 14) este programa se ejecuta en 53 ciclos de reloj,con un CPI total de 1.7, y un IPC de 0.585




Imagen 13: Gráfico de acceso a la caché de instrucciones

Como se puede observar en la imagen 13,tenemos un máximo de 53 ciclos, que hace que haya un total de 100 accesos aproximadamente de la caché, haciendo que se cree una línea uniforme a lo largo de 53 ciclos, en total hay 49 hits.




Imagen 14: Gráfico de acceso a la caché de instrucciones

Como se puede observar en la imagen 1,tenemos un máximo de 53 ciclos, que hace que haya un total de 100 accesos aproximadamente de la caché, haciendo que se cree una línea uniforme a lo largo de 53 ciclos, en total hay 5 misses.




Imagen 15: Contador de tipo de accesos

Tenemos 53 ciclos cómo máximo en la gráfica de los accesos de caché, con una pérdida mínima (misses) comparada con el total de accesos.

### Respuesta de observación

En el formato -O3, la gráfica de data cache nos sale vacía ya que lo único que hacemos es asignar un valor a la variable fija de retorno a0.

El número de hits que nos está otorgando la gráfica de Instructions caché , es debido a que lo único que estamos guardando en la memoria RAM, y haciendo accesos rápidos desde caché es a las instrucciones . Es decir, guardamos en la memoria RAM las instrucciones, y los accesos a memoria RAM para encontrar las instrucciones guardadas en la memoria caché para no tener que bajar a la memoria RAM. Como solo actuamos con las instrucciones, no existen datos en la memoria caché.