
Documentación Técnica de Desarrollo

Sistema de Extracción de Aire Caliente
para Gabinete de Telecomunicaciones

Evaluación Técnica — Ingeniero de Sistemas Embebidos Jr.
Fase 1 (Take-Home)

Candidato: Ing. Jair Molina Arce
Empresa: Jaguar de México
Fecha de inicio: 30 de junio de 2026
Fecha del documento: 3 de julio de 2026
Herramientas: MicroPython, KiCad 10, Wokwi, Claude (AI)

Firmware • Esquemático • PCB • Simulación • Registro de IA

Resumen Ejecutivo

Este documento consolida el desarrollo completo de la Fase 1 (Take-Home) de la evaluación técnica de **Jaguar de México** para la vacante de Ingeniero de Sistemas Embebidos Jr. El objetivo fue diseñar e implementar, en cuatro días calendario (≈ 29 horas de trabajo técnico), un sistema de extracción de aire caliente para gabinete de telecomunicaciones que compara la temperatura interna (TEMP_INT) contra la externa (TEMP_EXT) y gobierna de forma autónoma compuertas motorizadas y un ventilador industrial de 48 V.

La solución entregada comprende: (i) firmware en MicroPython estructurado como máquina de estados finitos (FSM) con watchdog de hardware, filtrado *trimmed-mean* sobre búfer circular y estados seguros; (ii) simulación funcional pública en Wokwi con equivalencias cuidadosas de los componentes industriales; (iii) esquemático completo en KiCad con acondicionamiento analógico, protección y separación de dominios; (iv) PCB de dos capas de 80×55 mm con separación estricta lógica/potencia y unión única de tierras mediante *net-tie*; y (v) un registro transparente del uso de inteligencia artificial, incluyendo los casos en que sus propuestas fueron rechazadas y corregidas por el candidato.

El resultado es un flujo de ingeniería trazable: requerimiento $\rightarrow$ arquitectura $\rightarrow$ firmware $\rightarrow$ simulación $\rightarrow$ hardware $\rightarrow$ verificación $\rightarrow$ documentación, con criterio industrial de seguridad (*fail-safe*) como eje de todas las decisiones.

Índice

Resumen Ejecutivo	1
1. Introducción y Alcance	3
2. Requisitos del Sistema	3
2.1. Lógica de control	3
2.2. Componentes principales	3
2.3. Mapa de GPIOs	4
3. Metodología y Cronograma de Ejecución	4
3.1. Distribución real de horas por entregable	4
4. Arquitectura del Firmware	5
4.1. Máquina de estados finitos (FSM)	5
4.2. Adquisición analógica y conversión NTC	5
4.3. Watchdog y control síncrono del actuador	6
4.4. Bloqueos técnicos resueltos	6
5. Simulación en Wokwi	6
5.1. Equivalencias de componentes	6
5.2. Interacción avanzada	6
6. Diseño del Esquemático	7
7. Diseño del PCB	9
7.1. Criterios de layout aplicados	9
7.2. Diseño final ruteado PCB v6	9
8. Decisiones Técnicas Clave	11
9. Uso de Inteligencia Artificial (AI Log)	11
9.1. Caso documentado de salida incorrecta de la IA	12
10. Análisis de Confiabilidad	12
10.1. Fortalezas	12
10.2. Debilidades identificadas (camino al 10/10)	12
11. Mejoras Futuras	13
12. Checklist de Entregables y Preparación de Fase 2	13
13. Conclusiones	13

1. Introducción y Alcance

El gabinete de telecomunicaciones objeto del proyecto aloja equipo activo que disipa calor de forma continua. Cuando la temperatura interna supera un umbral configurable —y además excede la temperatura exterior— el sistema debe abrir compuertas motorizadas y activar un extractor de 48 V; en caso contrario debe cerrar las compuertas y apagar el extractor. Ante cualquier lectura inválida el sistema debe degradar a un estado seguro con todos los actuadores apagados.

El alcance de la Fase 1 cubre cuatro entregables: firmware, esquemático KiCad, PCB ruteable y simulación Wokwi, acompañados del cuestionario técnico y el registro de uso de IA. Este documento narra el desarrollo completo y las decisiones de ingeniería detrás de cada entregable.

2. Requisitos del Sistema

2.1 Lógica de control

Condición	Compuertas	Ventilador
$TEMP_INT > TEMP_EXT$	Abrir (AIN1=LOW, MOTOR_EN=HIGH)	Encender (VENT=HIGH)
$TEMP_INT \leq TEMP_EXT$	Cerrar (AIN1=HIGH, MOTOR_EN=HIGH)	Apagar (VENT=LOW)
Lectura inválida / error	Motor detenido (MOTOR_EN=LOW)	Apagar (VENT=LOW)

Cuadro 1: Lógica de control requerida por Jaguar de México.

2.2 Componentes principales

Bloque	Componente	Nota técnica clave
MCU (simulación)	Raspberry Pi Pico (RP2040)	Plantilla Wokwi provista por Jaguar
MCU (físico)	Seeed XIAO RP2350	Mapeo GPIO verificado contra el Pico
Puente H	TB6612FNG	STBY en HIGH; VM separado de VCC
Actuador compuertas	FIT0803 (lineal)	Operado a 5 V (≈ 5.8 mm/s); recorrido ≈ 1.7 s; ACTUATOR_TRAVEL_MS=3000 ms (margen $\times 1.75$)
Sensores ($\times 2$)	NTC TT05-10KC8-1S-T105-1500	$R_0=10$ k Ω @ 25 °C, $B=3435$ K (corregido según datasheet TEWA); divisor de voltaje
Ventilador	MR1238E48B-FSR	48 V — requiere etapa MOSFET; el GPIO no lo alimenta directo
Regulador	LDO 3.3 V (U2)	Alimenta MCU y sección analógica desde 5 V

Cuadro 2: Componentes principales del sistema.

2.3 Mapa de GPIOs

Señal	GPIO	Tipo	Descripción
TEMP_INT	GPIO26 / ADC0	Entrada analógica	Temperatura interna del gabinete
TEMP_EXT	GPIO27 / ADC1	Entrada analógica	Temperatura externa
SW1	GPIO6	Entrada digital (pull-up)	Bit 0 del setpoint DIP
SW2	GPIO7	Entrada digital (pull-up)	Bit 1 del setpoint DIP
SW3	GPIO0	Entrada digital (pull-up)	Bit 2 del setpoint DIP
AIN1	GPIO2	Salida digital	Dirección 1 del puente H
AIN2	GPIO1	Salida digital	Dirección 2 del puente H
MOTOR_EN	GPIO3	Salida digital	Habilitación TB6612FNG
VENT	GPIO4	Salida digital	Control del ventilador (vía MOSFET)

Cuadro 3: Asignación de señales a GPIOs.

El setpoint se configura con el DIP switch de 3 posiciones: de 40 °C (000) hasta 75 °C (111), con lógica OFF = HIGH (0 lógico) y ON = LOW (1 lógico) gracias a los pull-ups internos.

3. Metodología y Cronograma de Ejecución

El proyecto siguió un enfoque *top-down* (arquitectura → firmware → simulación → hardware → documentación) con validación continua. Total: ≈29 horas en 4 días calendario.

Día	Fase	Actividades y entregable	Esfuerzo
Día 1	Firmware y arquitectura	Análisis técnico, diseño de la FSM y firmware MicroPython completo. Entregable: /firmware/ + README	≈8 h
Día 2	Simulación Wokwi	Setup de plantilla Jaguar, extensión del circuito y pruebas de escenarios. Entregable: URL pública Wokwi	≈8 h
Día 3	KiCad	Esquemático completo, layout y ruteo del PCB, ERC/DRC en cero. Entregable: /kicad/ (.kicad_sch + .kicad_pcb)	≈8 h
Día 4	Documentación	Cuestionario técnico, AI log, empaquetado ETISEJr_JairMolina.zip	≈5 h

Cuadro 4: Cronograma de ejecución de la Fase 1.

3.1 Distribución real de horas por entregable

- **Firmware (8.5 h):** diseño de la FSM (3 h), ecuación Beta y filtro ADC circular (2 h), estructura orientada a objetos en MicroPython (2 h), watchdog y rutina de bloqueo síncrono del actuador (1.5 h).
- **Esquemático KiCad (3.5 h):** selección de componentes, símbolos faltantes, acondicionamiento analógico y etapa de potencia de 48 V.
- **PCB KiCad (6 h):** reglas de diseño, placement con separación señal/potencia, cálculo de anchos de pista.

- **Simulación Wokwi (4 h):** `diagram.json`, componentes equivalentes y pruebas de integración.
- **Registro de IA, pruebas y documentación (3 h):** casos de borde de la FSM, análisis crítico de la IA y redacción del reporte.

El orden *top-down* permitió cerrar primero lo funcional y detectar temprano los puntos de mayor riesgo: lecturas NTC, conmutación de cargas inductivas, regulación de 3.3 V y la convivencia entre 48 V y señales lógicas.

4. Arquitectura del Firmware

4.1 Máquina de estados finitos (FSM)

El firmware (`fsm.py`, MicroPython) se fundamenta en una FSM robusta con ciclo de control a 1 Hz:

INIT

Fija salidas seguras (ventilador OFF, compuertas cerrando) y transiciona a **READING**.

READING

Muestrea temperaturas tras aplicar filtro *trimmed-mean* a 8 muestras. Si `TEMP_INT` supera el setpoint (+1 °C de histéresis) **y además** `TEMP_INT > TEMP_EXT`, transiciona a **COOLING**. Tras 3 lecturas inválidas consecutivas pasa a **ERROR**.

COOLING

Acciona el puente H durante 3 s (apertura de compuertas) sin bloquear el watchdog, y después enciende el ventilador. Regresa a **IDLE** cuando `TEMP_INT ≤ TEMP_EXT`.

IDLE

Reposo: ventilador apagado y compuertas cerradas.

ERROR

Safe state: apaga puente H y ventilador de inmediato; espera 30 s de recuperación.

LOCKOUT

Tras 5 intentos fallidos de recuperación el sistema se bloquea permanentemente y exige reinicio físico.

4.2 Adquisición analógica y conversión NTC

El divisor de voltaje $V_{out} = V_{cc} \cdot R_{ref} / (R_{ntc} + R_{ref})$ con $R_{ref} = 10 \text{ k}\Omega$ (igual a R_0 , maximizando sensibilidad alrededor de 25 °C) alimenta el ADC de 12 bits. La temperatura se obtiene con la ecuación Beta:

$$T(\text{K}) = \left[\frac{1}{T_0} + \frac{1}{B} \ln \left(\frac{R_{ntc}}{R_0} \right) \right]^{-1}, \quad B = 3435 \text{ K} \quad (1)$$

Se aplica un búfer circular (FIFO) de 8 muestras —una muestra nueva por ciclo, sin bloquear el lazo principal— con media recortada (*trimmed mean*) que descarta el valor máximo y mínimo antes de promediar, mitigando *glitches* eléctricos típicos de ambientes de telecomunicaciones. Los umbrales de validez se fijaron en 10.0 °C–130.0 °C por requisito de sistema: cualquier lectura inferior a 10 °C (NTC desconectado o en corto) dispara el estado seguro.

4.3 Watchdog y control síncrono del actuador

El watchdog de hardware (8s) protege contra cuelgues. Como el accionamiento del actuador es bloqueante durante 3s, la espera se realiza en ráfagas de 500 ms (`_safe_sleep_ms`) alimentando el WDT entre intervalos mediante una inyección de dependencias: la FSM pasa el callback `set_wdt_feed()` a la clase `HBridge`. Así se conserva la robustez del watchdog sin riesgo de reinicios en falso.

4.4 Bloqueos técnicos resueltos

1. **Constante Beta del NTC.** El valor genérico asumido inicialmente ($B = 3950\text{ K}$) difería del datasheet del componente especificado ($B = 3435\text{ K}$, TEWA). Usar 3950 K habría producido una desviación sistemática mayor a 3°C cerca de 50°C . Se corrigió en `adc_ntc.py` bajo el principio industrial de que *el datasheet del fabricante manda*.
2. **Expiración del WDT durante el recorrido del actuador.** El recorrido de 3s podía coincidir con otras demoras y agotar el watchdog. Se resolvió con la alimentación por ráfagas descrita arriba, en lugar de volver asíncrona una operación crítica.

5. Simulación en Wokwi

URL pública: <https://wokwi.com/projects/468449090390286337>

La simulación usa un Raspberry Pi Pico (RP2040) para verificar la FSM, la adquisición analógica y la lógica de actuadores en las mismas condiciones lógicas y eléctricas (3.3 V) del diseño físico.

5.1 Equivalencias de componentes

Componente físico	Equivalente en Wokwi
NTC TT05 (TEMP_INT/TEMP_EXT)	Potenciómetros en GP26 (ADC0) y GP27 (ADC1); el firmware aplica la ecuación Beta ($B=3435\text{ K}$)
TB6612FNG + actuador FIT0803	Chip custom <code>chip-tb6612fng-sim</code> con AIN1 (GP2), AIN2 (GP1) y MOTOR_EN (GP3)
Indicación del actuador	LEDs en antiparalelo en A01/A02: verde = abriendo, rojo = cerrando
DIP switch 3 posiciones	DIP genérico de 8 posiciones (SW1-SW3 en GP6, GP7, GP0 con pull-up)
Ventilador 48 V (MOSFET)	LED azul en GP4 (VENT); parpadeo a 150 ms cuando $\text{TEMP_INT} \geq 60^\circ\text{C}$ (máxima extracción)

Cuadro 5: Mapa de equivalencias físico ↔ simulación.

5.2 Interacción avanzada

- **Retroalimentación térmica:** en estado `COOLING` se simula un descenso virtual de 1°C/s en la temperatura interna, llevando el ciclo completo hasta `IDLE` de forma autónoma.
- **Comandos por consola serial:** `SET:XX` (sobrescribe el setpoint del DIP; `SET:0` devuelve el control), `TEMP:XX` (inyecta temperatura interna) y `EXT:XX` (fija la temperatura externa), lo que permite probar transiciones sin manipular potenciómetros.

- **FSM no bloqueante en C++:** las transiciones del sketch de Wokwi usan `millis()` para mantener el lazo a 1 Hz estricto durante el viaje de compuertas.

6. Diseño del Esquemático

El esquemático PCB.kicad_sch se organizó por bloques funcionales para que el sistema se lea, depure y rutee con facilidad:

- **Lado lógico/analógico:** U1 (MCU XIAO RP2350), U2 (LDO 3.3 V), los dos NTC con sus redes de acondicionamiento (divisor $10\text{ k}\Omega$ + filtro RC de $1\text{ k}\Omega/100\text{ nF}$ + diodos de clamp BAT54S), SW1 (DIP de 3 posiciones), test points de señal y NT1 como único enlace entre AGND y PGND.
- **Lado de potencia:** U3 (TB6612FNG para el actuador FIT0803), U4 (driver auxiliar), Q1 (MOSFET de conmutación del ventilador de 48 V con resistencia de gate, pull-down y diodo flyback), J6 (entrada de 48 V) y J3/J5 (salidas de carga).
- **Soporte:** F1, C1–C15, R1–R11, D1–D3, LED1 y puntos de prueba restantes, ubicados por bloque para facilitar el debug.

La trazabilidad contra el requerimiento es directa: TEMP_INT/TEMP_EXT entran por ADC; SW1–SW3 definen el setpoint; AIN1, AIN2 y MOTOR_EN controlan el TB6612FNG; VENT gobierna la etapa del extractor. Ambas verificaciones (ERC y DRC) cerraron con **cero errores**.



Página 8

7.1 Criterios de layout aplicados

La prioridad no fue una placa “bonita”, sino una placa que se deje rutear sin pelear con ella:

- Bloque lógico/analógico a la izquierda ($X < 149$ mm): MCU, LDO y NTC juntos para pistas ADC cortas y limpias.
- Bloque de potencia a la derecha ($X > 151$ mm): U3, U4, Q1, J6, J3 y J5.
- **NT1 en $X = 150$ mm exacto** como frontera física y eléctrica: AGND y PGND se unen solo en ese punto controlado, siguiendo la práctica recomendada por Analog Devices para señales mixtas.
- Conectores y test points al borde de la placa, liberando el centro como corredor de ruteo.
- Desacoplos a menos de 5 mm de su circuito integrado (C9 a <2 mm de U1; C7/C8 pegados a U3; C15 junto a U4).
- Lazo de conmutación corto: D3 (flyback) pegado a J5 y C10/C11 (bulk) junto a la entrada J6 de 48 V.
- Pistas de potencia dimensionadas a ≥ 1.5 mm para las corrientes de *stall* del actuador y del ventilador.

7.2 Diseño final ruteado PCB v6

Sobre la placa de 80×55 mm (área útil X : 110.5–190.5 mm; Y : 70.4–125.4 mm) se generó un placement optimizado de los 53 footprints mediante el script de optimización, con verificación automática de: presencia de los 53 refs, cumplimiento de lados lógico/potencia, NT1 en $X = 150$, límites de placa y ausencia de solapes de courtyard con margen de 0.5 mm. El flujo de potencia de 5 V se lee en línea recta ($J7 \rightarrow C1/C3 \rightarrow U2 \rightarrow C4/C2 \rightarrow F1$), las cadenas NTC forman dos filas horizontales hacia el MCU y la cadena de potencia $U4 \rightarrow J9 \rightarrow Q1$ concentra la red de gate del MOSFET.




Figura 2: Vista superior (Top Layer) del PCB v6 ruteado: bloque lógico/análogo a la izquierda, potencia a la derecha, NT1 al centro.




Figura 3: Vista inferior (Bottom Layer) del PCB v6 ruteado. Se aprecian los planos de tierra divididos (AGND y PGND) y el ruteo de potencia.

8. Decisiones Técnicas Clave

Lenguaje: MicroPython

Permite iteración rápida en 4 días, acceso directo a periféricos del RP2350 (`machine.ADC`, `machine.Pin`, `machine.WDT`) y legibilidad para la sesión en vivo. El lazo de 1 Hz no exige el rendimiento de C.

Conversión NTC: ecuación Beta

Con $B = 3435\text{ K}$ la precisión es de $\pm 0.5^\circ\text{C}$ en $0\text{--}85^\circ\text{C}$. Steinhart–Hart completa exigiría calibración de 3 puntos no disponible en la evaluación; la IA demostró matemáticamente que la diferencia entre ambos modelos es $< 0.5^\circ\text{C}$ en el rango de interés.

MOSFET NMOS para 48 V

Nivel lógico (accionable con 3.3 V), corriente y encapsulado TO-220 soldable, con gate protegido por resistencia serie y pull-down para estado seguro sin señal.

Histéresis de $\pm 1^\circ\text{C}$

Evita *chattering* del actuador al cruzar el setpoint, alargando la vida del mecanismo.

Control síncrono del actuador (la decisión más difícil)

El FIT0803 es de lazo abierto, sin fines de carrera. Una FSM asíncrona (`OPENING_DAMPERS` / `CLOSING_DAMPERS`) mantendría el lazo a 1 Hz pero permitiría que el ventilador arrancara *antes* de que las compuertas abrieran por completo, causando sobrepresión en el gabinete. Se optó por una **operación síncrona y atómica de 3 s** con alimentación del watchdog en segundo plano: en aplicaciones industriales la predictibilidad y el *fail-safe* valen más que la velocidad de respuesta.

Tierras AGND/PGND con unión única

Plano de tierra dividido por dominios y unido en un solo punto (NT1) para impedir que el ruido de conmutación de 48 V contamine las lecturas del ADC de 12 bits.

9. Uso de Inteligencia Artificial (AI Log)

Se utilizó **Claude 3.5 Sonnet** (vía Antigravity) como asistente de revisión estática, generación de *boilerplate* y consulta de buenas prácticas. Todas las salidas fueron auditadas; se documentan las interacciones clave:

Propósito	Resultado de la IA	Acción del candidato
Validación del firmware (<code>fsm.py</code> , <code>adc_ntc.py</code>)	Señaló correctamente el riesgo de expiración del WDT con el actuador activo; propuso un promedio ADC síncrono	Acepté el diagnóstico del WDT pero rechacé el ADC síncrono; implementé la alimentación por ráfagas en <code>hbridge.py</code> y un filtro circular asíncrono propio
Diseño de la simulación Wokwi	Generó el boilerplate JSON de conexiones de <code>diagram.json</code>	Revisé los GPIOs contra el requerimiento y la polaridad de los LEDs antiparalelo de <code>AIN1/AIN2</code>
Steinhart–Hart vs. Beta	Demostró que el error entre modelos es $<0.5^{\circ}\text{C}$ en $0-80^{\circ}\text{C}$	Elegí la ecuación Beta por menor costo computacional en el RP2040
Guías de layout PCB	Sugirió planos AGND/DGND separados, unión en estrella y no cruzar potencia bajo el MCU	Apliqué los principios: pistas de 48 V ensanchadas y entradas ADC protegidas
Testing con mocks	Creó <code>mock_machine.py</code> con Pin, ADC y WDT	Reestructuré las pruebas para inyectar lecturas simuladas y verificar el estado LOCKOUT

Cuadro 6: Registro resumido de interacciones con la IA (30/06/2026).

9.1 Caso documentado de salida incorrecta de la IA

La IA propuso un filtrado ADC (`_raw_average`) que tomaba 8 lecturas consecutivas bloqueando el hilo dentro de `read()` —un promedio por bloques, no el búfer circular exigido— y fijó los límites de error en los límites físicos del datasheet (-40°C a 105°C) en lugar de los del sistema. **Detección:** al confrontar el código con los requerimientos noté que el sistema jamás entraría en `ERROR` si un NTC en falso contacto registraba 0°C . **Corrección:** implementé manualmente un FIFO circular con una sola muestra nueva por ciclo y umbrales de validación de 10.0°C a 130.0°C , de modo que un sensor desconectado dispare el estado seguro de inmediato.

10. Análisis de Confiabilidad

Autoevaluación para entorno industrial real: **8.5/10**.

10.1 Fortalezas

- **Arquitectura orientada a seguridad:** estados `ERROR` y `LOCKOUT`; ante falla de sensor el sistema apaga ventilador y puente H instantáneamente.
- **Watchdog de hardware:** reinicio automático tras 8 s ante cuelgues o bucles infinitos, independiente del software.
- **Filtrado avanzado:** *trimmed-mean* sobre búfer circular que descarta extremos antes de promediar, mitigando falsas alarmas por ruido.
- **Protecciones en hardware:** diodos flyback en cargas inductivas, clamps BAT54S en entradas ADC, fusible y desacoplo robusto.

10.2 Debilidades identificadas (camino al 10/10)

- **Sin sensor de bloqueo mecánico:** el puente H opera por tiempo fijo a lazo abierto; una compuerta trabada implica corriente de *stall* durante el tiempo restante (el TB6612FNG tiene protección térmica, pero es un punto débil mecánico).

- **Tolerancia a fallos de alimentación:** no hay detección proactiva de bajo voltaje ni capacitores de *hold-up* que garanticen el cierre de compuertas ante pérdida de energía.

11. Mejoras Futuras

1. **Lazo cerrado en el actuador:** fines de carrera o sensado de corriente por shunt en el puente H para detener el motor exactamente al completar el recorrido y detectar atascos.
2. **Aislamiento galvánico:** optoacopladores entre el MCU y el gate del MOSFET de 48 V, protegiendo al RP2350 de picos inductivos ante falla del diodo de protección.
3. **Sensor digital redundante:** un TMP117 (I2C) en paralelo con los NTC aumentaría la confiabilidad frente al EMI de los motores, sin divisores ni calibración.
4. **PWM con soft-start en el ventilador:** arranque gradual para reducir corrientes de *inrush* y velocidad proporcional a $\Delta T = T_{int} - T_{ext}$, optimizando ruido acústico y desgaste.

12. Checklist de Entregables y Preparación de Fase 2

Entregable	Contenido	Ubicación en ZIP	Estado
Firmware	MicroPython + README	/firmware/	Completo
Esquemático KiCad	Diseño eléctrico completo	/kicad/*.kicad_sch	Completo
PCB KiCad	Layout + ruteo	/kicad/*.kicad_pcb	Completo
Simulación Wokwi	URL del proyecto extendido	Sección Wokwi del .md	Completo
Reporte .md	Wokwi + cuestionario + AI log	ETISEJr_JairMolina.md	Completo
ZIP final	Estructura completa	ETISEJr_JairMolina.zip	Completo

Cuadro 7: Checklist de entregables de la Fase 1.

Para la sesión en vivo (2 h) el candidato se presenta con: firmware probado y entorno listo (Thonny / VS Code), proyecto KiCad sin errores de librería, Wokwi accesible públicamente, cuestionario respondido y el log de IA disponible para revisión, además del dominio de cada decisión técnica: acondicionamiento analógico, etapa de potencia, estructura de la FSM y criterios de layout.

13. Conclusiones

El proyecto quedó alineado con lo solicitado por Jaguar de México. La solución integra sensado térmico dual, decisión de control por comparación interna/externa, accionamiento de compuertas por puente H, conmutación del ventilador de 48 V, separación lógica/potencia con unión única de tierras, protección y desacoplo por bloques, y una validación apoyada en simulación, verificación automática y documentación.

Más allá del entregable, el desarrollo reprodujo un flujo real de ingeniería: entender el requerimiento, traducirlo a arquitectura y esquema, acomodar la placa pensando en quien la va a rutear y depurar, validar contra los casos de borde, corregir con criterio —incluso frente a las sugerencias de la IA— y dejar todo listo para entrega. Las lecciones principales: un NTC analógico merece el mismo rigor en layout que en cálculo; el TB6612FNG rinde solo si su desacoplo y ubicación se toman en

serio; la etapa de 48 V exige su propio dominio y criterio de protección; y la documentación debe contar la misma historia que el esquemático, el PCB y el firmware.

Ing. Jair Molina Arce

Candidato — Ingeniero de Sistemas Embebidos Jr.

Jaguar de México — Julio de 2026