

Guía de Estudio — Fase 2: Sesión en Vivo (Prueba Física)

Sistema de Extracción de Aire Caliente para Gabinete de Telecomunicaciones — Evaluación Técnica, Ingeniero de Sistemas Embebidos Jr. — Jaguar de México
Ing. Jair Molina Arce — Sesión presencial de 2 horas con hardware real sobre Sseed XIAO RP2350

1. Qué se evalúa mañana y cómo defenderlo

La Fase 2 valida que el diseño de la Fase 1 (simulado en Wokwi con RP2040) funciona contra **hardware físico real**: sensores NTC de verdad con ruido de verdad, un puente H real con un actuador que se mueve, y una carga inductiva de 48 V. Los tres ejes de defensa son:

- 1. **Criterio industrial fail-safe**: todo estado de fallo lleva a un estado seguro (ventilador OFF, motor detenido); el sistema arranca en safe state y el watchdog garantiza recuperación ante cuelgues.
- 2. **Ingeniería de detalle**: cada constante del firmware tiene justificación de datasheet (Beta 3435, travel 3 s, histéresis $\pm 1\text{ }^{\circ}\text{C}$) y cada componente agregado tiene un porqué eléctrico (R_G, R_PD, flyback, tierra en estrella).
- 3. **Método de migración**: qué cambió entre simulación y hardware real, y por qué cada cambio (Beta, pines, filtrado ADC, eliminación del modelo térmico simulado).

2. Arquitectura general

Lazo de control cerrado a 1 Hz: **senzar** → **validar** → **decidir (FSM)** → **actuar** → **telemetría**.

Bloque	Componente	Función
Control	Sseed XIAO RP2350	FSM, adquisición ADC, control de salidas, watchdog, telemetría serial
Sensado	2× NTC TT05-10KC8-1S-T105-1500	Temperatura interna (gabinete) y externa (ambiente), en divisores de 10 kΩ
Configuración	DIP switch ×3	Setpoint 40–75 °C en pasos de 5 °C (código binario, pull-ups internos)
Compuertas	TB6612FNG + FIT0803 (5 V)	Apertura/cierre de compuertas de ventilación (~1.7 s de recorrido real)
Extracción	MOSFET IRLZ44N + MR1238E48B-FSR (48 V)	Conmutación low-side del ventilador con diodo flyback
Alimentación	Fuente 48 V → Buck 48→5 V → LDO AP2112K-3.3	Cascada de potencia con tierra en estrella (GND lógico / PGND)

Secuencia de enfriamiento (orden importa): al entrar a COOLING primero se abren las compuertas (3 s) y solo al completarse la apertura se enciende el ventilador — nunca se sopla aire contra compuertas cerradas. Al entrar a IDLE es al revés: primero ventilador OFF, luego cierre de compuertas.

3. Mapa de pines — la trampa del XIAO

Punto crítico: en el XIAO RP2350 la serigrafía (D0...D10) **NO** es el número de GPIO. El firmware usa numeración GPIO nativa (core Arduino-Pico de Earle Philhower). D9 = GPIO4 y D10 = GPIO3 — el cruce más fácil de equivocarse al cablear. D3 = GPIO5 (no GPIO29).

Señal	GPIO (firmware)	Serigrafía XIAO	Va hacia
TEMP_INT	GPIO26 / ADC0	A0 / D0	Nodo divisor NTC interno
TEMP_EXT	GPIO27 / ADC1	A1 / D1	Nodo divisor NTC externo
SW1 (bit 0, LSB)	GPIO6	D4	DIP → GND (pull-up interno)
SW2 (bit 1)	GPIO7	D5	DIP → GND (pull-up interno)
SW3 (bit 2, MSB)	GPIO0	D6	DIP → GND (pull-up interno)
AIN2	GPIO1	D7	TB6612FNG AIN2
AIN1	GPIO2	D8	TB6612FNG AIN1
MOTOR_EN	GPIO3	D10	TB6612FNG STBY (PWMA va fijo a 3V3)
VENT	GPIO4	D9	R_G 100 Ω → Gate del IRLZ44N

XIAO RP2350 vs Raspberry Pi Pico (Wokwi): RP2350 = 2× Cortex-M33 a 150 MHz (o 2× Hazard3 RISC-V), 520 KB SRAM, 2 MB flash en el XIAO; RP2040 = 2× Cortex-M0+ a 133 MHz, 264 KB SRAM. El ADC es equivalente (12 bits, SAR). El binario compilado usa 3.9 % de flash y 1.9 % de RAM — sobra margen.

4. Sensado NTC: la matemática completa

4.1 Divisor de voltaje

Topología: **3V3 — R_REF (10 kΩ) — nodo ADC — NTC — GND**. La resistencia va arriba y el NTC abajo. Al subir la temperatura, la resistencia del NTC baja y el voltaje del nodo **baja**.

$$V_{\text{nodo}} = 3.3 \cdot R_{\text{NTC}} / (R_{\text{REF}} + R_{\text{NTC}}) \Rightarrow R_{\text{NTC}} = R_{\text{REF}} \cdot \text{raw} / (4095 - \text{raw})$$

A 25 °C: $R_{\text{NTC}} = 10 \text{ k}\Omega \Rightarrow V_{\text{nodo}} = 1.65 \text{ V} \Rightarrow \text{raw} \approx 2048$. **Esta es la verificación de multímetro previa a confiar en el ADC.**

4.2 Ecuación Beta

$$1/T = 1/T_0 + (1/\beta) \cdot \ln(R_{\text{NTC}} / R_0) \quad \text{con } T_0 = 298.15 \text{ K}, R_0 = 10 \text{ k}\Omega, \beta = 3435 \text{ K}$$

Por qué $\beta = 3435$ y no 3950: 3950 es el Beta del NTC genérico de 10 k (y el default del modelo de Wokwi). El datasheet del TEWA TT05-10KC8-1S-T105-1500 especifica 3435 K. Usar el Beta equivocado produce un error de $\approx 4 \text{ °C}$ a 50 °C — suficiente para disparar o inhibir el enfriamiento en el umbral. Detectar esta discrepancia contra datasheet fue un hallazgo clave de la Fase 1.

El sufijo del part number se lee: 10K = 10 kΩ @ 25 °C; C8 = tolerancia del Beta; T105 = temperatura máxima de operación 105 °C — de ahí el rango de validación -40...105 °C del firmware.

4.3 Filtro RC de entrada

C1/C2 (0.1 μF) del nodo ADC a GND forman un pasabajas con la impedancia del divisor ($R_{\text{REF}} \parallel R_{\text{NTC}} \approx 5 \text{ k}\Omega$ a 25 °C): $f_c = 1/(2\pi \cdot 5\text{k} \cdot 0.1\mu) \approx \mathbf{318 \text{ Hz}}$. Atenúa el ruido de conmutación del ventilador y del puente H, y estabiliza la muestra del S&H del ADC. La dinámica térmica es de segundos: no se pierde señal útil.

5. Cadena de filtrado y validación del ADC

Tres capas contra el ruido real (que el potenciómetro de Wokwi no tiene):

1. **Ráfaga (burst):** cada muestra que entra al buffer es el promedio de 8 lecturas consecutivas de `analogRead()`, descartando la primera — al conmutar el mux entre ADC0 y ADC1 el sample & hold

arrastra residuo del canal anterior.

2. **Media recortada (trimmed mean):** buffer circular de 8 muestras (una por segundo); se promedian 6 tras descartar el máximo y el mínimo. Elimina picos impulsivos de EMI que un promedio simple arrastraría. Costo $O(N)$, sin ordenamiento.

3. **Validación de plausibilidad:**

- Saturación con margen: $\text{raw} < 8$ o $\text{raw} > 4087 \Rightarrow$ sensor desconectado (nodo a 3V3) o en corto (nodo a GND). En hardware real el ADC nunca da exactamente 0/4095, por eso el margen.
- Rango físico: temperatura fuera de $-40 \dots 105$ °C $\Rightarrow$ lectura inválida.
- Coherencia: $|T_{\text{int}} - T_{\text{ext}}| > 80$ °C $\Rightarrow$ físicamente imposible en un gabinete $\Rightarrow$ inválida.

Al entrar a READING se precargan los buffers con lecturas frescas (`resetSensors()`) para no arrastrar datos viejos tras un recovery.

6. La máquina de estados (FSM)

Estado	Acción de entrada	Transiciones de salida
INIT	Safe state (fan OFF, motor stop), limpia contadores, lee DIP	→ READING (incondicional, tras autodiagnóstico)
READING	Precarga buffers ADC	→ COOLING si $T_{int} > (SP+1) \text{ Y } T_{int} > T_{ext}$ → IDLE en caso contrario → ERROR tras 3 lecturas inválidas consecutivas
COOLING	Abre compuertas (3 s, no bloqueante) → al terminar, ventilador ON	→ IDLE cuando $T_{int} \leq T_{ext}$ → ERROR (3 inválidas)
IDLE	Ventilador OFF → cierra compuertas (3 s); loguea duración del ciclo	→ COOLING si $T_{int} > (SP+1) \text{ Y } T_{int} > T_{ext}$ → ERROR (3 inválidas)
ERROR	Safe state inmediato; inicia temporizador	→ READING a los 30 s (recovery #n) → LOCKOUT si se supera el recovery #5
LOCKOUT	Safe state permanente; captura el setpoint del DIP	→ INIT solo si cambia el DIP (intervención humana deliberada)

6.1 Histéresis (anti-chattering)

Umbral de activación = $SP + 1\text{ }^{\circ}\text{C}$; de desactivación efectiva, $T_{int} \leq T_{ext}$. La banda evita que el actuador cicle abrir/cerrar cuando la temperatura oscila alrededor del umbral — cada ciclo innecesario es desgaste mecánico del FIT0803 y estrés del puente H. La condición doble (superar setpoint **Y** estar más caliente que el exterior) existe porque extraer aire cuando afuera está más caliente que adentro **calentaría** el gabinete: el sistema es de extracción, no de refrigeración activa; físicamente no puede enfriar por debajo de T_{ext} .

6.2 Por qué LOCKOUT existe

Si el sistema entra a ERROR 5 veces seguidas sin una lectura válida de por medio, el fallo no es transitorio (sensor dañado, cable roto): reintentar indefinidamente es enmascarar una avería. LOCKOUT detiene el ciclo y exige intervención; el reset por cambio de DIP es deliberado — es una acción física local que un operador debe ejecutar, no un comando remoto accidental.

7. Robustez: watchdog y control de tiempo

- **Watchdog hardware de 8 s** (`watchdog_enable(8000)`), periférico del RP2350: se alimenta una vez por paso de FSM (1 Hz). Si el firmware se cuelga en cualquier punto, el chip se resetea y arranca en INIT = safe state. Margen 8:1 sobre el periodo del lazo.
- **Actuador no bloqueante:** el travel de 3 s se temporiza con `millis()` (`updateMotorTravel()` en cada pasada del loop). El lazo nunca se detiene: durante el movimiento se sigue sensando, alimentando el WDT y atendiendo Serial. (La versión MicroPython de Fase 1 usaba `delay` y por eso alimentaba el WDT cada 500 ms durante el travel — esta versión elimina esa necesidad.)
- **Lazo de 1 Hz sin deriva:** la base de tiempo avanza en incrementos exactos de 1000 ms (`last_step_time += STEP_INTERVAL`); si un ciclo se extiende, se realinea. La dinámica térmica de un gabinete es de decenas de segundos — 1 Hz sobra y deja CPU libre.
- **Arranque seguro:** `setup()` aplica `stopMotorAndFan()` antes de habilitar el WDT y antes del primer paso de la FSM.

8. Etapa de compuertas: TB6612FNG + FIT0803

8.1 Tabla de verdad (canal A, con PWMA fijo en HIGH)

STBY	AIN1	AIN2	AO1/AO2	Efecto
1	0	1	L / H	Abrir compuertas (extiende)
1	1	0	H / L	Cerrar compuertas (retrae)
1	1	1	L / L	Freno corto (no se usa)
0	×	×	Alta impedancia	Stop — estado de reposo del firmware

Topología elegida: GPIO3 (MOTOR_EN) controla **STBY**; **PWMA va cableado fijo a 3V3** (canal siempre habilitado al 100 % de duty). El control es ON/OFF por tiempo, no PWM: el FIT0803 se maneja a velocidad nominal y se detiene por fin de carrera interno + timeout de firmware. Al detener: STBY=0 y AIN1=AIN2=0 → salidas en alta impedancia, el actuador queda libre (no frenado) — válido porque el fin de carrera mecánico mantiene la posición.

Secuencia de cambio de dirección en firmware: deshabilitar (EN=0) → fijar AIN1/AIN2 → habilitar (EN=1). Nunca se invierten los pines de dirección con el puente activo.

8.2 Números del FIT0803 y del TB6612FNG

- FIT0803: actuador lineal de 5 V, velocidad ≈ 5.8 mm/s $\Rightarrow$ recorrido completo ≈ 1.7 s. El firmware energiza **3000 ms** (margen $\times 1.75$). Como tiene fin de carrera interno, el sobretiempo no daña nada: el motor se desacopla al llegar al tope.
- TB6612FNG: VM hasta 13.5 V (aquí 5 V), VCC lógico 2.7–5.5 V (aquí 3.3 V — compatible directo con el RP2350), 1.2 A promedio por canal (sobrado para el FIT0803).
- Si en la primera prueba el actuador se mueve al revés: se intercambian los cables AO1 $\leftrightarrow$ AO2. No se toca el firmware.

9. Etapa de potencia 48 V: MOSFET + ventilador

9.1 Diseño low-side

El IRLZ44N conmuta el **retorno** del ventilador (source a PGND, drain al negativo del ventilador, positivo del ventilador a +48 V). Ventaja: el gate se maneja referido a GND con 3.3 V directos del GPIO — un high-side a 48 V necesitaría driver con bootstrap o bomba de carga.

- **IRLZ44N logic-level:** $V_{GS(th)}$ 1–2 V y $R_{DS(on)}$ especificada a $V_{GS} = 5$ V; a 3.3 V conduce lo suficiente para la corriente de un ventilador (cientos de mA). Un MOSFET estándar (gate de 10 V) a 3.3 V trabajaría en zona lineal: caída alta, calentamiento, posible falla. Como es conmutación ON/OFF (no PWM), las pérdidas de switching son despreciables.
- **R_G = 100 Ω :** limita el pico de corriente de carga/descarga de la capacitancia de gate y amortigua oscilaciones (el gate es una carga capacitiva $\sim$ nF); protege el driver del GPIO.
- **R_PD = 10 k Ω (gate→GND):** durante reset, bootloader o alta impedancia del GPIO, el gate quedaría flotante y el ventilador de 48 V podría arrancar solo. El pull-down garantiza OFF por defecto. El gate jamás se conecta a un riel: su única fuente de señal es GPIO4 vía R_G.
- **Diodo flyback D1 en antiparalelo sobre el ventilador** (cátodo a +48 V): al cortar el MOSFET, la inductancia del motor fuerza la continuidad de corriente; sin diodo, el voltaje del drain se dispara ($V = L \cdot di/dt$) y perfora el MOSFET. El diodo recircula esa corriente hasta extinguirla.

Detalle fino para la defensa (y posible corrección en sitio): el diodo de referencia SS54 es Schottky de 5 A pero **40 V de tensión inversa**. Con el MOSFET encendido, el diodo queda polarizado en inversa con los 48 V del bus — por encima de su rating. Lo correcto es un Schottky de ≥ 60 V (p. ej. **SS56** o SB560). Mencionarlo proactivamente demuestra lectura de datasheet: "el diagrama dice SS54 como ejemplo de familia; para un bus de 48 V especificaría SS56 (60 V)".

9.2 EMI y convivencia con la señal analógica

- Cables de NTC cortos y alejados del cableado de motor/ventilador.
- Filtro RC en cada nodo ADC (318 Hz) + trimmed mean en firmware = defensa en dos capas (hardware y software).
- Etapa de 48 V físicamente separada de la etapa lógica (mismo criterio aplicado en el PCB de la Fase 1).

10. Alimentación y tierras

Cascada: Fuente 48 V $\rightarrow$ (C7 100 μ F/100 V) $\rightarrow$ Buck 48 $\rightarrow$ 5 V $\rightarrow$ (C8 10 μ F/25 V) $\rightarrow$ LDO AP2112K-3.3 $\rightarrow$ (C9 10 μ F/10 V) $\rightarrow$ riel 3V3. El bus de 48 V solo toca el buck y el ventilador; nunca el LDO. VM del puente H y la potencia del actuador salen del riel de 5 V; VCC lógico, divisores NTC y PWMA salen del riel de 3V3 (C3 0.1 μ F de desacoplo junto al VCC del TB6612FNG).

10.1 Tierra en estrella

GND lógico	PGND (potencia)
XIAO, divisores NTC (NTC + C1/C2), común del DIP, GND del TB6612FNG, C3, LDO, C8, C9, R_PD	Source del IRLZ44N (toda la corriente del ventilador), retorno de la fuente 48 V, C7 (entrada del buck)

Ambos dominios se unen en **un solo punto**. Razón: la corriente pulsante del ventilador que retorna por el source, si compartiera conductor con el retorno de los NTC, provocaría caídas de tensión ($I \cdot R$ y $L \cdot di/dt$) que se

sumarían directamente a los milivolts de la señal analógica. Regla al cablear: el cable del source de Q1 va directo al punto de estrella, sin pasar por el GND del XIAO.

Matiz del riel 3V3 en la sesión: durante la demo el XIAO se alimenta por USB-C y su regulador interno también entrega 3.3 V en el pin 3V3. No deben quedar el LDO externo y el regulador interno alimentando el mismo pin simultáneamente sin or-ing (riesgo de back-feed). Solución práctica en sitio: alimentar divisores NTC y VCC/PWMA del TB6612FNG desde el **3V3 del propio XIAO** (consumo de mA, dentro de su capacidad) y dejar el LDO como arquitectura de producto final sin USB. Decirlo así muestra que se entiende la diferencia entre el banco de pruebas y el despliegue.

10.2 Secuencia de energizado (y apagado inverso)

1. Verificación en frío: continuidad de tierras, ausencia de cortos 48V–GND y 5V–GND.
2. **USB** al XIAO → verificar telemetría, lecturas NTC ($\sim$ ambiente ± 2 °C), respuesta del DIP.
3. **5 V** (puente H) → verificar ciclo de compuertas.
4. **48 V** (ventilador) → al final, solo si todo lo anterior pasó. Apagado: 48 V → 5 V → USB.

11. Los dos firmwares y el plan de demo

11.1 Firmware físico (PruebaFisica_SXRP2350/src/)

Lee los NTC reales ($\beta = 3435$), filtra en 3 capas, ejecuta la FSM y controla salidas. Comandos Serial (115200 baudios) para la demo:

Comando	Efecto
SET:55 / SET:0	Setpoint manual / volver al DIP
TEMP:62 / TEMP:AUTO	Forzar T_int (marca (OVR) en telemetría) / volver al NTC
EXT:25 / EXT:AUTO	Forzar T_ext / volver al NTC

Los overrides existen porque calentar un NTC a 40–75 °C en vivo no es práctico; la telemetría los marca (OVR) para transparencia total de qué es real y qué es inyectado.

11.2 Simulador térmico (SimuladorTermico/) — plan B y demo de FSM

Misma FSM y mismas salidas físicas (puente H, MOSFET, DIP reales), pero las temperaturas vienen de una planta simulada: el gabinete "se calienta" a 0.5 °C/s con ventilador OFF y se enfría a 1.5 °C/s con extracción activa, sin caer bajo T_ext. Cicla solo indefinidamente. Comandos extra: RATE:, COOL:, FALLA:INT|EXT|AMBOS|OFF. Telemetría marcada TLM(SIM).

Valor estratégico: si un NTC llega dañado o el cableado analógico da problemas, la demo completa de lógica/actuadores sigue siendo posible. Tener plan B preparado es en sí un argumento de ingeniería.

11.3 Guion sugerido de la sesión (2 h)

1. **(15 min) Verificación en frío** con multímetro: 1.65 V en nodos NTC, PWMA a 3V3, pull-down del gate, tierras comunes.
2. **(10 min) Energizado escalonado** USB → 5 V → 48 V con verificación en cada paso.
3. **(20 min) Operación normal:** telemetría a 1 Hz, lecturas reales coherentes con ambiente, barrido del DIP por los 8 setpoints.
4. **(20 min) Ciclo COOLING completo:** SET:55, EXT:25, TEMP:62 → apertura 3 s → ventilador ON → TEMP:24 → ventilador OFF → cierre. Alternativa física: calentar el NTC interno con la mano/pistola con SET:40 (umbral 41 °C, alcanzable).
5. **(20 min) Fail-safe en vivo:** desconectar el cable de señal del NTC interno → 3 lecturas inválidas → ERROR (safe state) → reconectar → recovery a los 30 s. Si se deja desconectado: LOCKOUT tras 5 recoveries y reset por cambio de DIP.
6. **(Resto) Defensa técnica** con esta guía: FSM, filtrado, criterios fail-safe, decisiones de hardware.

12. Preguntas probables y respuestas

¿Por qué usas $\beta = 3435$ si "todo el mundo" usa 3950?

Porque el datasheet del TEWA TT05-10KC8 lo especifica: 3435 K. 3950 es el genérico de NTC de 10 k (y el default de Wokwi). La diferencia produce ~4 °C de error a 50 °C — crítico cuando los setpoints van de 40 a 75 °C. En simulación usé 3950 para coincidir con el modelo del simulador y lo documenté como parámetro a cambiar en hardware real.

¿Por qué media recortada y no un promedio simple o una mediana?

El promedio simple arrastra los picos impulsivos de EMI (un spike de 4095 desplaza el promedio ~500 cuentas en un buffer de 8). La mediana pura los rechaza pero requiere ordenar. La trimmed mean descarta máximo y mínimo en $O(N)$ sin ordenamiento y promedia 6 muestras: rechazo de impulsos + suavizado de ruido gaussiano en una sola pasada barata.

¿Qué pasa exactamente si se desconecta un NTC en operación?

El nodo del divisor queda en pull-up a 3V3 → raw > 4087 → lectura inválida. A la tercera consecutiva la FSM entra a ERROR: ventilador OFF, puente H deshabilitado, contador de recovery. A los 30 s reintenta; con el sensor de vuelta se recupera solo; si el fallo persiste 5 recoveries, LOCKOUT hasta intervención (cambio de DIP). Una sola lectura mala no dispara nada — evita falsos positivos por un transitorio.

¿Por qué histéresis de ± 1 °C?

Sin banda, con T_{int} oscilando ± 0.3 °C alrededor del setpoint el sistema abriría y cerraría compuertas continuamente (chattering): desgaste del actuador, estrés del puente y del ventilador. 1 °C supera el ruido residual post-filtrado y es irrelevante térmicamente para telecom.

¿Por qué el ventilador no enciende junto con la apertura de compuertas?

Secuenciación mecánica: soplar contra compuertas cerradas genera contrapresión y consumo inútil. La FSM enciende el ventilador solo cuando el travel de apertura terminó (bandera `fan_pendiente` + fin de travel). Al salir de COOLING el orden se invierte.

¿Por qué STBY como enable y PWMA fijo a 3V3?

El control es ON/OFF por tiempo, no de velocidad: no hay valor en modular PWMA. Usar STBY como habilitación apaga el puente completo en reposo (salidas en alta impedancia, consumo mínimo) y una sola señal de firmware (MOTOR_EN) implementa el estado seguro. El fin de carrera interno del FIT0803 mantiene la posición sin necesidad de freno activo.

¿Por qué un MOSFET "logic-level" y qué pasaría con uno estándar?

El GPIO entrega 3.3 V. Un IRLZ44N está caracterizado para conducir plenamente con V_{GS} bajo; uno estándar (caracterizado a $V_{GS} = 10$ V) quedaría a media conducción: R_{DS} alta, disipación, posible falla térmica. Además es conmutación estática, así que no hay pérdidas de switching relevantes.

¿Para qué las dos resistencias del gate?

R_G (100 Ω) en serie: limita el pico de corriente al cargar la capacitancia del gate y amortigua oscilaciones parásitas, protegiendo el GPIO. R_{PD} (10 k Ω) a GND: define OFF cuando el GPIO está en alta impedancia (reset, bootloader, arranque) — sin ella, el ventilador de 48 V podría arrancar solo con la placa en reset.

¿Para qué el diodo flyback si el ventilador ya trae electrónica interna?

Aunque muchos ventiladores brushless integran protección, el bus y el cableado siguen siendo inductivos y la práctica industrial es proteger la conmutación externamente: al cortar, $L \cdot di/dt$ eleva el drain muy por encima de 48 V y puede exceder el V_{DS} del MOSFET. Costo: un diodo. Y detalle de datasheet: para un bus de 48 V el Schottky debe ser de ≥ 60 V de inversa (SS56), no 40 V (SS54).

¿Por qué tierra en estrella y no un GND corrido?

La corriente pulsante del ventilador retornando por un conductor compartido genera caídas $I \cdot R$ y $L \cdot di/dt$ que se suman en serie con la señal de los NTC (milivolts). Separando GND lógico y PGND hasta un único punto de unión, el retorno de potencia nunca atraviesa el camino de la señal. Mismo criterio que separé en el layout del PCB de la Fase 1.

¿Cómo garantizas que el sistema no se queda "colgado" con el ventilador encendido?

Watchdog hardware de 8 s alimentado en cada paso de FSM: cualquier cuelgue → reset → INIT aplica safe state antes que cualquier otra cosa. Además el lazo es no bloqueante (el travel del actuador no detiene el loop), así que no hay ventanas largas sin alimentar el WDT.

¿Qué cambiaste específicamente entre Wokwi y el hardware real?

(1) Board target al XIAO RP2350 con core Arduino-Pico; (2) β de 3950 → 3435; (3) eliminé el modelo térmico simulado — la FSM ahora opera sobre lecturas reales; (4) agregué burst sampling y margen de saturación para ruido/fallas reales de ADC; (5) overrides Serial persistentes y marcados (OVR) para la demo; (6) verifiqué el mapeo serigrafía↔GPIO del XIAO contra la variante oficial del core.

¿Qué mejorarías con más tiempo/presupuesto?

(1) Optoacoplador entre GPIO y gate para aislar el MCU del bus de 48 V; (2) sensor digital I2C redundante (TMP117) — inmune a EMI y sin calibración de divisor; (3) PWM con soft-start en el ventilador para reducir inrush y modular por ΔT ; (4) medición de corriente del actuador para detectar atasco mecánico además del timeout.

13. Números clave (memorizar)

Parámetro	Valor	Justificación en una línea
Beta del NTC	3435 K	Datasheet TEWA TT05 (no el genérico 3950)
R ₀ / T ₀ / R_REF	10 kΩ / 25 °C / 10 kΩ	Divisor simétrico: 1.65 V y máxima sensibilidad cerca de 25 °C
ADC	12 bits, 0–4095, ref 3.3 V	<code>analogReadResolution(12)</code>
Filtro RC entrada	≈ 318 Hz	10k 10k con 0.1 μF
Buffer / burst	8 muestras / 8 lecturas	Trimmed mean (descarta máx y mín, promedia 6)
Rango válido NTC	–40...105 °C	T105 del part number = T _{máx} 105 °C
Saturación ADC	raw < 8 o > 4087	Sensor desconectado / en corto, con margen real
Setpoints	40–75 °C, paso 5	3 bits del DIP: 000=40 ... 111=75 (ON = bit 1, a GND)
Histéresis	±1 °C	Anti-chattering del actuador
Delta máx INT/EXT	80 °C	Plausibilidad física entre sensores
Errores → ERROR	3 consecutivos	Inmune a transitorios aislados
Recovery / LOCKOUT	30 s / 5 recoveries	Reintento automático acotado; luego intervención humana
Watchdog	8000 ms	HW del RP2350, alimentado a 1 Hz (margen 8:1)
Travel actuador	3000 ms	FIT0803 ≈ 1.7 s reales (5.8 mm/s) × margen 1.75
Lazo de control	1 Hz	Dinámica térmica lenta; base de tiempo sin deriva
Serial	115200 baudios	Telemetría 1 línea/s + comandos
Uso de recursos	3.9 % flash, 1.9 % RAM	Compilado para seeed_xiao_rp2350 (2 MB / 512 KB)

14. Checklist final antes de salir

1. Laptop con PlatformIO funcionando y los **dos** proyectos compilados (`.pio` ya trae los UF2: plan C es arrastrar `firmware.uf2` a la unidad del bootloader con el botón BOOT).
2. Cable USB-C **de datos** (no solo carga) + uno de repuesto.
3. Multímetro. Puntos de verificación: 1.65 V en nodos NTC a ambiente, 3V3 en PWMA, continuidad del común del DIP a GND, pull-down del gate presente.
4. Protoboard/borneras, cables dupont, resistencias de repuesto (10 kΩ ×4, 100 Ω ×2), C 0.1 μF ×4, diodo Schottky **de 60 V** si se consigue (SS56).
5. Esta guía + `Diagrama_Conexiones.svg` + `CONEXIONES_PASO_A_PASO.md` (impresos o en pantalla).
6. Repasar la sección 12 (Q&A) en voz alta una vez.

Mensaje central para cerrar la sesión: "El sistema está diseñado para fallar de forma segura: arranca seguro, cada fallo lo lleva a un estado seguro, se recupera solo de fallos transitorios, se bloquea ante fallos persistentes, y un watchdog hardware garantiza todo lo anterior incluso si el software se cuelga. Y cada constante del firmware — del Beta del NTC al timeout del actuador — está trazada a un datasheet."

15. Terminología y designadores (glosario completo)

15.1 Prefijos estándar de designadores (norma IEEE/ANSI en esquemáticos)

Prefijo	Significado	Prefijo	Significado
R	Resistencia (resistor)	U	Circuito integrado (unit)
C	Capacitor (condensador)	J	Conector (jack/header)
D	Diodo	SW	Interruptor (switch)
Q	Transistor (BJT o MOSFET)	L	Inductor / bobina
F	Fusible	Y / X	Cristal / oscilador

15.2 Designadores de este proyecto, uno por uno

Designador	Qué es	Valor / parte	Para qué está
R1	Resistencia fija	10 kΩ (1 %)	Parte alta del divisor del NTC interno (TEMP_INT): convierte la resistencia del NTC en un voltaje medible por el ADC
R2	Resistencia fija	10 kΩ (1 %)	Parte alta del divisor del NTC externo (TEMP_EXT)
R_G	Resistencia de gate	100 Ω	En serie entre GPIO4 y el gate de Q1: limita el pico de corriente al cargar la capacitancia del gate y amortigua oscilaciones
R_PD	Resistencia pull-down	10 kΩ	Del gate de Q1 a GND: mantiene el MOSFET apagado cuando el GPIO está en alta impedancia (reset/bootloader)
C1	Capacitor cerámico	0.1 μF	Del nodo ADC del NTC interno a GND: filtro pasabajas (~318 Hz) contra EMI y estabilidad del sample & hold
C2	Capacitor cerámico	0.1 μF	Ídem para el nodo del NTC externo
C3	Capacitor de desacoplo	0.1 μF	Entre VCC y GND del TB6612FNG, físicamente cerca del chip: absorbe los picos de demanda de la lógica interna
C4	Capacitor de supresión	0.1 μF	Entre las terminales M+/M- del FIT0803: suprime el ruido de conmutación de las escobillas del motor DC
C7	Capacitor electrolítico (bulk)	100 μF / 100 V	En la entrada del buck: absorbe el rizado y los picos de demanda del bus de 48 V (rating 100 V ≈ 2× el bus)
C8	Capacitor de salida	10 μF / 25 V	En la salida de 5 V del buck: estabilidad del lazo del convertidor y reserva local para el puente H
C9	Capacitor de salida	10 μF / 10 V	En la salida de 3.3 V del LDO: requisito de estabilidad del AP2112K
D1	Diodo Schottky (flyback)	≥ 60 V para bus de 48 V (SS56)	En antiparalelo sobre el ventilador, cátodo a +48 V: recircula la corriente inductiva al apagar y protege el MOSFET
Q1	Transistor MOSFET canal N	IRLZ44N (logic-level)	Conmutador low-side del ventilador de 48 V, controlado por GPIO4 vía R_G
SW1–SW3	Interruptores del DIP switch	3 posiciones a GND	Código binario del setpoint (SW1 = bit 0/LSB ... SW3 = bit 2/MSB); cerrado = bit 1 por lógica invertida de pull-up

En el esquemático KiCad de la Fase 1 los designadores de integrados siguen la misma norma: U = circuitos integrados (p. ej. U3 = TB6612FNG), Q1 = MOSFET del ventilador, J = conectores de entrada/salida (J6 = entrada principal de alimentación, J3/J5 = salidas de carga).

15.3 Glosario — sentido y analógica

Término	Definición aplicada a este proyecto
NTC	Negative Temperature Coefficient: termistor cuya resistencia <u>baja</u> al subir la temperatura (10 kΩ a 25 °C en el TT05)
Coefficiente Beta (β)	Constante que caracteriza la curva R-T del NTC entre dos temperaturas; 3435 K según datasheet del TT05
Divisor de voltaje	Dos resistencias en serie entre 3V3 y GND; el voltaje del punto medio depende de la relación entre ambas
V_DIV_INT / V_DIV_EXT	Nombres de red: voltaje del nodo de cada divisor NTC que entra al ADC
ADC	Analog-to-Digital Converter: convierte el voltaje del nodo (0–3.3 V) a un entero (raw) de 0–4095
raw	Valor crudo del ADC antes de convertir a °C
Resolución (12 bits)	4096 niveles $\Rightarrow$ ~0.8 mV por cuenta con referencia de 3.3 V
Sample & hold (S&H)	Etapa del ADC que captura y retiene el voltaje durante la conversión; C1/C2 la estabilizan
Mux (multiplexor)	Selector interno que conecta ADC0 o ADC1 al convertidor; motivo de descartar la primera lectura de cada ráfaga
Saturación	ADC pegado a un extremo (≈ 0 o ≈ 4095): indica NTC en corto o desconectado
Trimmed mean	Media recortada: promedio tras descartar el valor máximo y el mínimo del buffer
Burst (ráfaga)	Grupo de lecturas consecutivas promediadas para formar una sola muestra
EMI	Interferencia electromagnética: ruido inducido por motores/conmutación que contamina señales analógicas
Auto-calentamiento	Error por la potencia que disipa el propio NTC (V^2/R); despreciable aquí (~0.27 mW máx)

15.4 Glosario — microcontrolador y firmware

Término	Definición aplicada a este proyecto
GPIO	General Purpose Input/Output: pin digital configurable del RP2350; el firmware usa su número nativo, no la serigrafía
Serigrafía	Rótulos impresos en la placa (D0...D10); en el XIAO NO coinciden con el número de GPIO
Pull-up interno	Resistencia interna del MCU al riel 3V3; mantiene el pin en 1 lógico hasta que el DIP lo lleva a GND (lógica invertida)
Alta impedancia (Hi-Z)	Pin ni a 1 ni a 0, "desconectado"; estado del GPIO en reset — por eso existe R_PD
FSM	Finite State Machine: máquina de estados finitos; el sistema siempre está en exactamente uno de 6 estados
Safe state	Estado seguro: ventilador OFF + puente H deshabilitado + travel cancelado; se aplica en arranque, ERROR y LOCKOUT
Setpoint (SP)	Temperatura objetivo seleccionada por el DIP (40–75 °C)
Histéresis	Banda muerta (± 1 °C) entre el umbral de encendido y el de apagado para evitar ciclado
Chattering	Ciclado rápido e indeseado de un actuador alrededor de un umbral; lo que la histéresis previene
Recovery	Reintento automático tras 30 s en ERROR (máximo 5)
LOCKOUT	Bloqueo permanente tras fallos persistentes; requiere intervención física (cambio de DIP)
WDT / Watchdog	Temporizador hardware (8 s) que resetea el chip si el firmware deja de "alimentarlo"; red de seguridad ante cuelgues
No bloqueante	Temporización con <code>millis()</code> sin detener el loop; el travel de 3 s no congela sensado ni WDT
Telemetría	Línea de estado por Serial cada segundo: estado FSM, temperaturas, SP, salidas
Override (OVR)	Valor manual inyectado por comando Serial que sustituye la lectura del sensor durante la demo
Baudios	Velocidad del puerto serial (115200 bits/s aquí)
UF2 / Bootloader	Formato de firmware arrastrable a la unidad USB que expone el RP2350 al arrancar con el botón BOOT presionado

15.5 Glosario — puente H y actuador

Término	Definición aplicada a este proyecto
Puente H	Topología de 4 conmutadores que permite invertir la polaridad sobre el motor (abrir/cerrar con el mismo hardware)
AIN1 / AIN2	Entradas de dirección del canal A del TB6612FNG (01 = abrir, 10 = cerrar)
PWMA	Entrada de modulación del canal A; aquí fija a 3V3 = canal siempre al 100 % (control por tiempo, no por velocidad)
STBY	Standby: habilitación global del puente; en 0 las salidas quedan en Hi-Z. Es la señal MOTOR_EN (GPIO3)
AO1 / AO2	Salidas de potencia del canal A hacia M+/M- del actuador
VM / VCC	VM = alimentación de potencia del motor (5 V); VCC = alimentación lógica del chip (3.3 V)
Freno corto / Coast	Freno: ambas salidas al mismo riel (AIN1=AIN2=1). Coast: salidas en Hi-Z, motor libre — el estado de reposo elegido
Travel	Recorrido completo del actuador (~1.7 s reales; 3 s de energización con margen)
Fin de carrera	Interruptor interno del FIT0803 que desacopla el motor al llegar al extremo; permite el sobretiempo sin daño

15.6 Glosario — potencia y tierras

Término	Definición aplicada a este proyecto
MOSFET (G/D/S)	Transistor de efecto de campo: Gate (control), Drain (carga), Source (retorno). Conduce D→S cuando V _{GS} supera el umbral
V_{GS(th)}	Voltaje gate-source de umbral; en un logic-level es lo bastante bajo para saturar con 3.3 V
R_{DS(on)}	Resistencia drain-source en conducción; determina la disipación ($P = I^2 \cdot R$)
Logic-level	MOSFET caracterizado para conmutar plenamente con niveles lógicos (3.3/5 V) en el gate
Low-side	Conmutador entre la carga y GND (el elegido: gate referido a tierra, manejable directo por GPIO)
Flyback	Pico de voltaje inductivo ($V = L \cdot di/dt$) al cortar la corriente de un motor; D1 lo recircula
Inrush	Pico de corriente de arranque de un motor/capacitor; mejora futura: soft-start por PWM
Buck	Convertidor conmutado reductor (48→5 V) de alta eficiencia; única etapa que toca el bus de 48 V además del ventilador
LDO	Low DropOut regulator: regulador lineal (5→3.3 V, AP2112K); silencioso pero disipa la diferencia como calor
Riel	Línea de alimentación distribuida (48 V, 5 V, 3V3)
Desacoplo / Bulk	Desacoplo: capacitor pequeño y cercano al chip (C3). Bulk: capacitor grande de reserva de energía (C7)
GND lógico / PGND	Retorno de señales de baja potencia vs retorno de corrientes de potencia; separados hasta el punto de estrella
Tierra en estrella	Unión de todos los retornos en un único punto para que la corriente de potencia no atraviese el camino de la señal
Back-feed / Or-ing	Back-feed: alimentar en reversa un regulador desde su salida (riesgo al unir LDO externo y regulador interno del XIAO). Or-ing: diodos que permiten dos fuentes sin conflicto
DRC / ERC	Design/Electrical Rule Check de KiCad: verificación automática del PCB y del esquemático (ambos pasados en Fase 1)
BOM	Bill Of Materials: lista de materiales del diseño