



دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر

درس آزمون پذیری مهندسی کامپیوتر

گزارش پروژه اول

نگارش سیدمحمد روزگار - ۲۰۲۲°۲۲۰۴

> استاد درس دکتر شاهین حسابی

> > آبان ۲ ۱۴۰

	هرست مطالب	فه
۴	مقدمه و شرح مسئله	١
۴	گرامر های فایل bench	۲
۶ ۶ ۱۱	واحد های منطقی و محاسبات مربوطه بر روی آن ها ۱۰۳ گیت ها و سیم ها	٣
۱۸	شبیه ساز اشکال استنتاجی	۴
٣٢	تحلیل مدار c17	۵
٣٢	۱۰۵ شبیه سازی true-value	
٣٣	۱۰۱۰۵ تلاش اول	
٣٣	۲۰۱۰۵ تلاش دوم ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ،	
٣۴	۲۰۵ شبیه سازی اشکال ٔDeductive ،	
٣۴	۱۰۲۰۵ تلاش اول	
٣۵		

۱ مقدمه و شرح مسئله

در این گزارش قصد داریم به بررسی پروژه اول درس آزمون پذیری بپردازیم. در این پروژه فایل هایی با پسوند bench که حاوی اطلاعاتی در مورد ورودی، خروجی و همچنین گیت های مدار است را خوانده و در ادامه دو گام اصلی را انجام می دهیم: ۱. در گام اول یک ورودی که می تواند مقادیر U ، ۱ ، U و U هستند را به مدار اعمال می کنیم و مقادیر نت ها و خروجی ها را مشخص می کنیم. ۲. در گام بعدی یک ورودی که می توانند مقادیر باینری V و آواعد مجموعه ها در هر نت و همچنین خروجی های مدار، مشخص نوع کنیم.

۲ گرامر های فایل bench

پیش از آنکه به بررسی خواندن ورودی ها و تزریق آن ها به شبکه کنیم، نیاز است به بررسی گرامر های فایل های bench بپردازیم. برای نمونه فایل c17.bench به شکل زیر است:

```
1 # c17
2 # 5 inputs
3 # 2 outputs
4 # 0 inverter
5 # 6 gates ( 6 NANDs )
6
7 INPUT(1)
8 INPUT(2)
9 INPUT(3)
10 INPUT(6)
11 INPUT(7)
12
13 OUTPUT(22)
14
  OUTPUT(23)
15
16 \ 10 = NAND(1, 3)
17 	 11 = NAND(3, 6)
18 \ 16 = NAND(2, 11)
19 	 19 = NAND(11, 7)
20 	 22 = NAND(10, 16)
21 \quad 23 = NAND(16, 19)
```

در این پروژه، برای این که چنین فایلی را پردازش ۲ کنیم، از کتابخانه pyparsing استفاده می کنیم. گرامرهای فایل های bench را می توان به شکل زیر تعریف کرد:

¹Deductive algorithm

²parse

```
1
   IDGrammer = pp. Word(pp.nums)
2
3
4
   @IDGrammer.set_parse_action
5
   def set_ID_action(results: pp.ParseResults):
6
       return results [0]
7
8
9
  IDsGrammer = IDGrammer + pp.OneOrMore(pp.Suppress(',') + IDGrammer)
10
11
   InputGrammer = pp. Suppress (
        'INPUT') + pp. Suppress('(') + IDGrammer + pp. Suppress(')')
12
13
14
   OutputGrammer = pp. Suppress (
15
        'OUTPUT') + pp. Suppress('(') + IDGrammer + pp. Suppress(')')
16
17
   BufferGrammer = IDGrammer + pp. Suppress('=') + pp. Suppress('BUFF') + \
18
       pp. Suppress('(') + IDGrammer + pp. Suppress(')')
19
   NotGrammer = IDGrammer + pp. Suppress('=') + pp. Suppress('NOT') + \
20
21
       pp. Suppress('(') + IDGrammer + pp. Suppress(')')
22
23
   AndGrammer = IDGrammer + pp. Suppress('=') + pp. Suppress('AND') + \
24
       pp. Suppress('(') + IDsGrammer + pp. Suppress(')')
25
26
   NandGrammer = IDGrammer + pp. Suppress('=') + pp. Suppress('NAND') + \
27
       pp. Suppress('(') + IDsGrammer + pp. Suppress(')')
28
29
   OrGrammer = IDGrammer + pp. Suppress('=') + pp. Suppress('OR') + \
30
       pp. Suppress('(') + IDsGrammer + pp. Suppress(')')
31
32
   NorGrammer = IDGrammer + pp. Suppress('=') + pp. Suppress('NOR') + \
33
       pp. Suppress('(') + IDsGrammer + pp. Suppress(')')
34
35
   XorGrammer = IDGrammer + pp. Suppress('=') + pp. Suppress('XOR') + \
36
       pp. Suppress('(') + IDsGrammer + pp. Suppress(')')
37
38
   XnorGrammer = IDGrammer + pp. Suppress('=') + pp. Suppress('XNOR') + \
39
       pp. Suppress('(') + IDsGrammer + pp. Suppress(')')
```

در واقع به ازای هر گرامر موجود، در خروجی یک لیست از اعداد برای ما تولید می کند و آن را توسط تابع دیگری که مسئولیت ساخت

۳ واحد های منطقی و محاسبات مربوطه بر روی آن ها

۱.۳ گیت ها و سیم ها

هر مدار منطقی موجود اعم از فایل های bench. که در پروژه موجود است، حاوی دو عنصر کلیدی هستند: ۱. گیت های منطقی : در AND, حالت منطقی می تواند یکی از حالات, AND واقع گیت های منطقی می تواند یکی از حالات, NAND, OR, NOR, XOR, XNOR, FANOUT باشد. ۲. سیم ها : که به عنوان پلی بین گیت های منطقی به حساب می آیند. ، می باشد.

از آنجایی که در فایل های bench فقط در مورد گیت ها و ورودی های آن صحبت کرده، لذا نیاز است پس از اینکه گیت های منطقی را از ورودی خواندیم، در ادامه گیت های FANOUT را تشکیل دهیم. پس از چنین روندی نیاز است از یک ساختار داده WIRE جهت اتصال بین گیت ها استفاده کنیم. اگر بخواهیم خیلی جزئی به بررسی اینکه چگونه گیت های FANOUT را تشکیل می دهیم، صحبت کنیم، این روند به این صورت است که اگر یک گیت دارای بیش از چند خروجی داشته باشد، آن گیت را به یک گیت TANOUT متصل می کنیم و خروجی های آن گیت را به عنوان خروجی های FANOUT در نظر می گیریم.

کدی که برای هر گیت موجود است، به شکل زیر است. البته توجه داشته باشید که این روند برای هر گیت تقریبا یکسان است و تنها در تابع specific_validation_ متفاوت هستند و این تابع مسئولیت این را دارد که یک اعتبار سنجی برای تعداد ورودی و خروجی های گیت داشته باشد:

```
1 class Gate:
2
       def __init__(self, id: str) -> None:
            self. id: str = id
3
            self. value: str = LogicValueEnum.UNKNOWN.value
4
            self. has_set_value: bool = False
5
           self. level: int = -1
6
7
8
           self.__input_wires: list[Wire] = []
9
            self. output wires: list [Wire] = []
10
11
       @property
       def id(self) -> str:
12
            return self.__id
13
14
15
       @property
       def value(self) -> str:
16
            return self. value
17
18
19
       @value.setter
       def value (self, value : str) -> None:
20
            assert value in LogicValueEnum.list values()
21
22
23
           self.__value = value_
```

```
24
            self.has_set_value = True
25
       @property
26
27
       def has set value(self) -> bool:
            return self. has set value
28
29
       @has set value.setter
30
31
       def has set value (self, has set value : bool) -> None:
32
            self.__has_set_value = has_set_value_
33
34
       @property
       def level(self) -> int:
35
           return self. level
36
37
38
       @level.setter
       def level(self, level : int) -> None:
39
            assert level >= 0
40
41
           self.__level = level_
42
43
44
       @property
45
       def input wires(self) -> list[Wire]:
            return self. input wires
46
47
48
       @input wires.setter
49
       def output wires (self, input wires: list [Wire]) -> None:
            self.__input_wires = input_wires_
50
51
       def add_input_wire(self, input_wire_: Wire) -> None:
52
            assert input wire .output gate == self
53
54
            assert input wire not in self.input wires
55
56
            self.input wires.append(input wire)
57
58
       @property
       def input wires values(self) -> list[str]:
59
60
           return [
61
                input wire.value for input wire in self.input wires
62
           1
63
64
       @property
```

```
def output wires(self) -> list[Wire]:
65
            return self. output wires
66
67
68
        @output wires.setter
        def output wires (self, output wires: list [Wire]) -> None:
69
70
            self. output wires = output wires
71
72
        def add output wire (self, output wire: Wire) -> None:
            assert output wire .input gate == self
73
            assert output wire not in self.output wires
74
75
76
            self.output wires.append(output wire )
77
78
        @property
79
        def output wires values(self) -> list[str]:
80
            return [
                 output wire.value for output wire in self.output wires
81
82
            1
83
84
        def specific validation (self) -> None:
85
86
            This validation is different for each gate
87
88
            pass
89
90
        def validate before operation (self) -> None:
91
            assert self.has set value == False
92
93
            for input wire in self.input wires:
                 assert input wire.has set value == True
94
95
96
            for output wire in self.output wires:
97
                 assert output wire.has set value == False
98
99
        def propagate to output wires (self) -> None:
            assert self.has set value == True
100
101
102
            for output wire in self.output wires:
103
                 output wire.value = self.value
104
105
        def validate after operation (self) -> None:
```

```
106
             assert self.has_set_value == True
107
             for output wire in self.output wires:
108
109
                  assert output wire.has set value == True
110
         def set value and propagate (self, value : str = None) -> None:
111
              self._specific_validation()
112
113
             self.__validate_before_operation()
114
115
116
             if value_:
117
                  assert value in LogicValueEnum.list values()
118
                  self.value = value
119
120
             else:
121
                  operation type = OperationTypeEnum[self. class . name .
                      replace (
                       'Gate', '')]
122
123
                  self.value = LogicOperationController(
124
                       input_vector=self.__input_wires_values,
125
126
                       operation type=operation type
127
                  ) . run ()
128
129
             self.__propagate_to_output_wires()
130
             self.__validate_after_operation()
131
132
         def reset(self) -> None:
133
134
              self.value = LogicValueEnum.UNKNOWN.value
              self.has set value = False
135
    در واقع روند تولید هر گیت به این صورت است که در ابتدا مقدار هر گیت به صورت نامشخص یا UNKNOWN تعریف می شود. در
       ادامه پس از محاسبات مربوطه گیت بر اساس سیم های ورودی اش، خروجی گیت محاسبه و به سیم های خروجی اش منتشر می شود.
                                                       در ادامه به بررسی ساختار هر WIRE می پردازیم:
 1 class Wire:
         def __init__(self , input_gate , output_gate) -> None:
 2
             self.\__id: str = None
 3
 4
             self.__value: str = LogicValueEnum.UNKNOWN.value
 5
             self. has set value: bool = False
 6
```

```
7
8
            assert input gate and output gate
9
            self. input gate = input gate
10
            self. output gate = output gate
11
12
       @property
       def id(self) -> str:
13
14
            return self. id
15
       @id.setter
16
       def id(self, id_: str):
17
            self. id = id
18
19
20
       @property
       def value(self) -> str:
21
22
            return self. value
23
24
       @value.setter
       def value(self, value_: str) -> None:
25
            assert value in LogicValueEnum.list values()
26
27
            self. value = value
28
            self.has set value = True
29
30
31
       @property
32
       def has set value (self) -> bool:
            return self.__has_set_value
33
34
35
       @has_set_value.setter
       def has set value (self, has set value : bool) -> None:
36
37
            self. has set value = has set value
38
39
       @property
       def input gate (self):
40
41
            return self.__input_gate
42
       @input gate.setter
43
44
       def input gate (self, input gate) -> None:
            assert input gate
45
46
47
            self.__input_gate = input_gate_
```

```
48
49
       @property
       def output gate(self):
50
            return self.__output_gate
51
52
       @output gate.setter
53
       def set output gate (self, output gate) -> None:
54
55
            assert output gate
56
            self. output gate = output gate
57
58
59
       @property
       def gates (self):
60
            return (
61
62
                self.input_gate,
                self.output gate
63
            )
64
65
       def reset(self) -> None:
66
            self.value = LogicValueEnum.UNKNOWN.value
67
            self.has set value = False
68
```

همانطور که گفته شد، پس از اینکه گیت ها تشکیل شدند، نیاز است از طریق سیم ها یا همان WIRE ها اتصال بین آن ها برقرار شود و این امر مشابه با گیت ها، ابتدا مقادیر سیم ها نیز به صورت نامشخص یا UNKNOWN تعریف می شود و پس از اینکه مقادیر گیت محاسبه شد، خروجی آن گیت بر روی این سیم ها منتشر می شود و این سیم ها مقادیر گیت های سطح بعدی را تامین می کنند.

۲.۳ محاسبات منحصر به فرد هر گیت

حال در ادامه به بررسی محاسبات برای هر گیت می پردازیم. کد محاسبات مربوط به هر گیت به شکل زیر است:

```
1
   class LogicOperation (Operation):
        class BasicLogicOperation (Operation):
2
3
            @classmethod
            def not operation(cls, bit 1: str) -> str:
4
                if bit 1 == LogicValueEnum.ZERO.value:
5
                    return LogicValueEnum.ONE.value
6
7
8
                if bit 1 == LogicValueEnum.ONE.value:
9
                    return Logic Value Enum. ZERO. value
10
                if bit 1 == LogicValueEnum.HIGH IMPEDANCE.value:
11
```

```
12
                    return Logic Value Enum . HIGH IMPEDANCE. value
13
                if bit 1 == LogicValueEnum.UNKNOWN.value:
14
                    return Logic Value Enum . UNKNOWN. value
15
16
           @classmethod
17
           def and operation(cls, bit 1: str, bit 2: str) -> str:
18
19
                if bit 1 == LogicValueEnum.ZERO.value:
20
                    return LogicValueEnum.ZERO. value
21
22
                if bit_1 == LogicValueEnum.ONE.value:
23
                    return bit 2
24
                if bit 1 == LogicValueEnum.HIGH IMPEDANCE.value:
25
26
                    if bit 2 == LogicValueEnum.ZERO.value:
27
                        return LogicValueEnum.ZERO.value
28
29
                    if bit 2 == LogicValueEnum.ONE.value or bit 2 ==
                       LogicValueEnum.HIGH IMPEDANCE.value:
30
                        return LogicValueEnum.HIGH IMPEDANCE.value
31
32
                    return LogicValueEnum.UNKNOWN.value
33
                if bit 1 == LogicValueEnum.UNKNOWN.value:
34
35
                    if bit 2 == LogicValueEnum.ZERO.value:
                        return LogicValueEnum.ZERO.value
36
37
38
                    return Logic Value Enum . UNKNOWN. value
39
40
           @classmethod
            def or operation(cls, bit 1: str, bit 2: str) -> str:
41
42
                if bit 1 == LogicValueEnum.ZERO.value:
                    return bit 2
43
44
45
                if bit 1 == LogicValueEnum.ONE.value:
46
                    return LogicValueEnum.ONE. value
47
                if bit 1 == LogicValueEnum.HIGH IMPEDANCE.value:
48
                    if bit 2 == LogicValueEnum.ZERO.value or bit 2 ==
49
                       LogicValueEnum.HIGH IMPEDANCE.value:
50
                        return LogicValueEnum.HIGH IMPEDANCE.value
```

```
51
                     if bit 2 == LogicValueEnum.ONE.value:
52
53
                         return LogicValueEnum.ONE. value
54
55
                     return LogicValueEnum.UNKNOWN.value
56
                if bit 1 == LogicValueEnum.UNKNOWN.value:
57
58
                     if bit 2 == LogicValueEnum.ONE.value:
                         return LogicValueEnum.ONE. value
59
60
61
                     return LogicValueEnum.UNKNOWN.value
62
            @classmethod
63
            def xor_operation(cls, bit_1: str, bit_2: str) -> str:
64
65
                return cls.or operation (
                     bit 1=cls.and operation(
66
67
                         bit_1=cls.not_operation(
68
                             bit 1=bit 1
69
                         ),
                         bit 2=bit 2
70
71
                     ),
72
                     bit 2=cls.and operation(
73
                         bit 1=bit 1,
                         bit_2=cls.not_operation(
74
75
                             bit 1=bit 2
76
                         )
77
                    )
78
                )
79
       @classmethod
80
81
       def input operation(cls, bits: list[str]) -> str:
82
            assert len(bits) == 1
83
84
            return None
85
       @classmethod
86
       def output_operation(cls, bits: list[str]) -> str:
87
88
            assert len(bits) == 1
89
90
            return bits [0]
91
```

```
92
        @classmethod
93
        def buffer operation(cls, bits: list[str]) -> str:
             assert len(bits) == 1
94
95
96
             return bits [0]
97
98
        @classmethod
99
        def not operation(cls, bits: list[str]) -> str:
             assert len(bits) == 1
100
101
102
             return cls.BasicLogicOperaion.not_operation(
103
                 bit 1=bits[0]
104
             )
105
106
        @classmethod
107
        def and operation(cls, bits: list[str]) -> str:
             assert len(bits) >= 2
108
109
             if len(bits) == 2:
110
111
                 return cls. BasicLogicOperaion. and operation (
                     bit 1=bits[0],
112
113
                     bit 2=bits[1]
114
                 )
115
116
             return cls.BasicLogicOperaion.and operation(
                 bit 1=bits[0],
117
                 bit 2=cls.and operation(bits=bits[1:])
118
119
             )
120
        @classmethod
121
122
        def nand operation(cls, bits: list[str]) -> str:
123
             assert len(bits) >= 2
124
125
             return cls.BasicLogicOperaion.not operation(
126
                 bit 1=cls.and operation(
                      bits = bits
127
128
                 )
129
             )
130
131
        @classmethod
132
        def or operation(cls, bits: list[str]) -> str:
```

```
133
             assert len(bits) >= 2
134
135
             if len(bits) == 2:
136
                 return cls. BasicLogicOperaion.or operation (
137
                      bit 1=bits[0],
                      bit 2=bits[1]
138
                 )
139
140
141
             return cls. BasicLogicOperaion.or operation(
142
                 bit 1 = bits[0],
                 bit_2=cls.or_operation(bits=bits[1:])
143
144
             )
145
146
        @classmethod
147
        def nor operation(cls, bits: list[str]) -> str:
148
             assert len(bits) >= 2
149
150
             return cls. BasicLogicOperaion. not operation (
                 bit 1=cls.or operation(
151
                      bits = bits
152
153
                 )
154
             )
155
        @classmethod
156
157
        def xor operation(cls, bits: list[str]) -> str:
             assert len(bits) >= 2
158
159
160
             if len(bits) == 2:
161
                 return cls.BasicLogicOperaion.xor_operation(
162
                      bit 1=bits[0],
                      bit 2=bits[1]
163
164
                 )
165
166
             return cls.BasicLogicOperaion.xor operation(
167
                 bit 1 = bits[0],
                 bit 2=cls.xor operation(bits=bits[1:])
168
169
             )
170
171
        @classmethod
172
        def xnor operation(cls, bits: list[str]) -> str:
173
             assert len(bits) >= 2
```

```
174
             return cls. BasicLogicOperaion.not operation (
175
                  bit 1=cls.xor operation(
176
                      bits = bits
177
178
                  )
             )
179
180
181
         @classmethod
         def fanout_operation(cls, bits: list[str]) -> str:
182
             assert len(bits) == 1
183
184
             return bits [0]
185
```

روند کلی این کد به صورت بازگشتی تعریف شده است. بدین معنا برای مثال گیت AND دارای n ورودی باشد، خروجی آن گیت به صورت روبرو بدست می آید: $AND(a[n]) = AND(a[\circ], AND(A[\circ], AND(a[\circ]))$

AND و NOT و NAND به صورت NOT به صورت گردن NOT و NOT و NOT و NOT و NOT به صورت NOT کردن NOT ورودی ها بدست می آید. از طرفی گیت NOR دو NOT ورودی ها بدست می آید. از طرفی گیت NOT دو NOT ورودی ها بدست می آید. همچنین گیت NOT به صورت NOT ورودی (حاوی ورودی های a و XOR به صورت XOR به صورت NOT کردن XOR ورودی ها بدست می آید.

از این رو در ادامه به بررسی جدول درستی گیت های AND, OR, NOT به ازای مقادیر 0,1,Z,U می پردازیم. جدول درستی گیت NOT به صورت زیر تعریف می شود:

NOT Operation				
a	NOT(a)			
0	1			
1	0			
Z	Z			
U	U			

همچنین جدول درستی گیت دو ورودی AND به صورت زیر تعریف می شود:

AND Operation				
a	b	AND(a,b)		
0	0	0		
0	1	0		
0	Z	0		
0	U	0		
1	0	0		
1	1	1		
1	Z	Z		
1	U	U		
Z	0	0		
Z	1	Z		
Z	Z	Z		
Z	U	U		
U	0	0		
U	1	U		
U	Z	U		
U	U	U		

همچنین جدول درستی گیت OR دو ورودی به شکل زیر است:

OR Operation				
a	b	OR(a,b)		
0	0	0		
0	1	1		
0	Z	Z		
0	U	U		
1	0	1		
1	1	1		
1	Z	1		
1	U	1		
Z	0	Z		
Z	1	1		
Z	Z	Z		
Z	U	U		
U	0	U		
U	1	1		
U	Z	U		
U	U	U		

همانطور که اشاره شد، سایر گیت ها را می توان از طریق این سه گیت اصلی NOT, AND, OR بدست آورد و همچنین برای گیت های بیش از دو ورودی می توان از مکانیزمی بازگشتی گفته شده، استفاده کرد. در ادامه نیاز است ورودی ها را از فایل خوانده و به شبکه گیت ها تزریق کنیم و در هر گام خروجی گیت های آن سطح را محاسبه کنیم. تا در نهایت به خروجی برسیم. به پراکندگی کد این قسمت، از آوردن کد آن صرف نظر کرده و تنها به همین توضیحات مختصر بسنده می کنیم.

۴ شبیه ساز اشکال استنتاجی

پس از اینکه گرامر های مربوط به فایل های bench خوانده شد و در ادامه گیت ها تشکیل و اتصال سیم ها با گیت ها برقرار شد و ورودی ها به سطح صفر مدار (یعنی پایانه های ورودی) تزریق می شود و در هر گام محاسبات روی گیت ها انجام شد و روی سیم های خروجی آن منتشر شد، نیاز است الگوریتم استنتاجی را اعمال کنیم.

بر اساس صورت پروژه نیاز است که این الگوریتم را تنها برای منطق دو مقداری ۰ و ۱ اعمال کنیم و از منطق چهار مقداری که برای مرحله قبل بود صرف نظر کنیم.

اگر بخواهیم این الگوریتم شبیه سازی اشکال استنتاجی را خلاصه کنیم، می توان به شکل زیر عمل کنیم:

- ۱. گیت BUFFER و NOT و FANOUT : در واقع این گیت ها هر اشکال ورودی خود را به خروجی (ها)ی خود منتشر می کنند و در نهایت با فالت مربوط به سیم خروجی خود اجتماع می گیرند.
- ۲. گیت AND و NAND: برای این گیت ها به این صورت است که اگر مقدار خود گیت ۱ (۰ برای (NAND باشد، هر کدام از ورودی ها تغییر کند، خروجی تغییر می کند لذا لیست اشکال نهایی به صورت اجتماع لیست اشکال ورودی ها تعریف می شود. ولی اگر مقدار خود گیت ۰ (۱ برای (NAND باشد، برای تغییر خروجی ، نیاز است تمامی ورودی های صفر به یک تغییر کنند به شرطی که این تغییر روی سایر ورودی های یک تاثیری نداشته باشد. لذا لیست اشکال خروجی نهایی به صورت اشتراک لیست اشکال ورودی های صفر منهای اجتماع لیست اشکال ورودی های یک، تعریف می شود. البته باید توجه داشت که در نهایت لیست اشکال خود سیم خروجی را نیز به لیست اشکال های آن سیم اضافه کنیم.
- ۳. گیت OR و NOR: برای این گیت ها در صورتی که مقدار خود گیت ° (۱ برای (NOR باشد، هر کدام از ورودی های گیت تغییر کنند، خروجی تغییر می کند. لذا لیست اشکال نهایی به صورت اجتماع اشکال های ورودی تعریف می شود. ولی اگر مقدار خود گیت ۱ (° برای (NOR باشد، برای تغییر خروجی، نیاز است تمام ورودی های یک به صفر تبدیل شوند به شرطی که این تغییر روی سایر ورودی های صفر تاثیری نداشته باشد. لذا لیست اشکال خروجی نهایی به صورت اشتراک لیست اشکال ورودی های یک منهای لیست اشکال ورودی های شود. البته همانند حالت قبل ، باید توجه داشت که در نهایت لیست اشکال خود سیم خروجی را نیز به لیست اشکال های آن سیم اضافه کنیم.
- ۴. گیت XOR و XNOR: لیست اشکال این نوع گیت ها به صورت دیگری برخلاف حالات قبل، تعریف می شود. لیست اشکال این گیت ها به این صورت که تعریف می شود که اگر تعداد فردی از ورودی ها تغییر کند، سبب تغییر خروجی می شود. لذا نیاز است تعداد حالات فرد ورودی را اشتراک و در ادامه با سایر ورودی های صفر که اجتماع گرفته ایم ، از هم کم کنیم. البته همانند حالت قبل ، باید توجه داشت که در نهایت لیست اشکال خود سیم خروجی را نیز به لیست اشکال های آن سیم اضافه کنیم.

در ادامه کد مربوط به Deductive Fault Simulation ، آورده شده است:

```
class FaultSimulationDeductiveOperation(Operation):
class ValidationFaultSimulationDeductiveOperation(Operation):
@classmethod
def __value_validation(cls, gate: Gate) -> None:
assert gate.value in LogicValueBinaryEnum.list_values()

for input wire in gate.input wires:
```

```
assert input_wire.value in LogicValueBinaryEnum.
8
                       list values()
9
10
                for output wire in gate.output wires:
11
                    assert output wire.value in LogicValueBinaryEnum.
                       list values()
12
13
           @classmethod
           def input_operation(cls, gate: InputGate, all_fault_dict: dict[
14
               Wire, set[str]]) -> None:
15
                cls.__value_validation(
16
                    gate=gate
17
                )
18
19
                assert len (gate.input wires) == 0
20
                assert len (gate.output wires) == 1
21
22
                assert gate.output wires[0] not in all fault dict
23
           @classmethod
24
            def output operation(cls, gate: OutputGate, all fault dict: dict[
25
               Wire, set[str]]) -> None:
                cls.__value_validation(
26
27
                    gate=gate
28
                )
29
                assert len (gate.input wires) == 1
30
                assert len (gate output wires) == 0
31
32
                assert gate.input wires[0] in all fault dict
33
34
35
           @classmethod
           def buffer_operation(cls, gate: BufferGate, all_fault_dict: dict[
36
               Wire, set[str]]) -> None:
37
                cls.__value_validation(
38
                    gate=gate
39
                )
40
                assert len (gate.input wires) == 1
41
                assert len (gate.output wires) == 1
42
43
```

```
assert gate.input_wires[0] in all_fault dict
44
45
                assert gate.output wires[0] not in all fault dict
46
47
            @classmethod
48
            def not operation(cls, gate: NotGate, all fault dict: dict[Wire,
               set[str]]) -> None:
49
                cls.__value_validation(
50
                    gate=gate
51
                )
52
53
                assert len (gate.input wires) == 1
54
                assert len (gate.output wires) == 1
55
                assert gate.input_wires[0] in all_fault_dict
56
57
                assert gate.output wires[0] not in all fault dict
58
59
            @classmethod
60
            def and operation(cls, gate: AndGate, all fault dict: dict[Wire,
               set[str]]) -> None:
                cls. value validation (
61
62
                    gate=gate
63
                )
64
                assert len (gate.input wires) >= 2
65
                assert len (gate.output wires) == 1
66
67
                for input wire in gate input wires:
68
69
                    assert input wire in all fault dict
70
71
                assert gate.output wires[0] not in all fault dict
72
73
            @classmethod
74
            def nand operation (cls, gate: NandGate, all fault dict: dict [Wire
               , set[str]]) -> None:
75
                cls.__value_validation(
                    gate = gate
76
77
                )
78
79
                assert len (gate.input wires) >= 2
80
                assert len (gate.output wires) == 1
81
```

```
for input wire in gate input wires:
82
83
                     assert input wire in all fault dict
84
                 assert gate.output wires[0] not in all fault dict
85
86
            @classmethod
87
            def or operation(cls, gate: OrGate, all fault dict: dict[Wire,
88
                set[str]]) -> None:
                 cls.__value_validation(
89
90
                     gate=gate
91
                 )
92
93
                 assert len (gate.input wires) >= 2
                 assert len (gate.output wires) == 1
94
95
96
                 for input wire in gate.input wires:
                     assert input wire in all fault dict
97
98
99
                 assert gate.output_wires[0] not in all_fault_dict
100
            @classmethod
101
102
            def nor operation(cls, gate: NorGate, all fault dict: dict[Wire,
                set[str]]) -> None:
103
                 cls.__value_validation(
104
                     gate=gate
105
                 )
106
107
                 assert len (gate.input wires) >= 2
                 assert len(gate.output_wires) == 1
108
109
                 for input wire in gate.input wires:
110
111
                     assert input wire in all fault dict
112
113
                 assert gate.output wires[0] not in all fault dict
114
115
            @classmethod
            def xor_operation(cls, gate: XorGate, all_fault_dict: dict[Wire,
116
                set[str]]) -> None:
                 cls. value validation (
117
118
                     gate=gate
119
                 )
```

```
120
121
                 assert len (gate.input wires) >= 2
                 assert len (gate.output wires) == 1
122
123
124
                 for input wire in gate.input wires:
125
                     assert input wire in all fault dict
126
127
                 assert gate.output wires[0] not in all fault dict
128
129
            @classmethod
130
             def xnor_operation(cls, gate: XnorGate, all_fault_dict: dict[Wire
                , set[str]]) -> None:
                 cls.__value_validation(
131
132
                     gate=gate
133
                 )
134
135
                 assert len (gate.input wires) >= 2
136
                 assert len (gate.output wires) == 1
137
                 for input wire in gate.input wires:
138
                     assert input wire in all fault dict
139
140
141
                 assert gate.output wires[0] not in all fault dict
142
143
            @classmethod
             def fanout operation(cls, gate: XorGate, all fault dict: dict[
144
                Wire, set[str]]) -> None:
145
                 cls.__value_validation(
146
                     gate=gate
147
                 )
148
149
                 assert len(gate.input wires) == 1
                 assert len (gate.output wires) >= 2
150
151
152
                 assert gate.input_wires[0] in all_fault_dict
153
154
                 for output_wire in gate.output_wires:
155
                     assert output wire not in all fault dict
156
157
        @classmethod
        def input operation(cls, gate: InputGate, all fault dict: dict[Wire,
158
```

```
set[str]]) -> None:
159
             cls. ValidationFaultSimulationDeductiveOperation.input operation(
160
                 gate=gate,
161
                  all fault dict=all fault dict
162
             )
163
164
             all fault dict[gate.output wires[0]] = set()
165
166
             all fault dict[gate.output wires[0]].add(
167
                  f'{gate.output wires[0].id} s-a-{LogicValueBinaryEnum.ONE.
                     value \Box if \Box gate.output\_wires [0].value \Box == \Box
                     Logic Value Binary Enum. ZERO.\ value \square else \square Logic Value Binary Enum.
                     ZERO. value }'
168
             )
169
170
         @classmethod
171
         def output_operation(cls, gate: OutputGate, all_fault_dict: dict[Wire
            , set[str] -> None:
172
             cls. ValidationFaultSimulationDeductiveOperation.output operation(
173
                 gate=gate,
174
                  all fault dict=all fault dict
175
             )
176
             pass
177
178
         @classmethod
179
         def buffer operation (cls, gate: BufferGate, all fault dict: dict [Wire
            , set[str]]) -> None:
180
             cls. ValidationFaultSimulationDeductiveOperation. buffer operation (
181
                 gate=gate,
182
                  all fault dict=all fault dict
             )
183
184
185
             all fault dict[gate.output wires[0]] = set()
186
187
             all_fault_dict[gate.output_wires[0]] = all_fault_dict[gate.
                output wires [0]]. union (
188
                  all_fault_dict[gate.input_wires[0]]
189
             )
190
191
             all fault dict[gate.output wires[0]].add(
192
                 f'{gate.output wires[0].id} s-a-{LogicValueBinaryEnum.ONE.
```

```
value \Box if \Box gate.output wires [0]. value \Box == \Box
                     LogicValueBinaryEnum.ZERO. value□else□LogicValueBinaryEnum.
                    ZERO. value }'
193
             )
194
        @classmethod
195
        def not operation(cls, gate: NotGate, all fault dict: dict[Wire, set[
196
            str ]]) -> None:
197
             cls. ValidationFaultSimulationDeductiveOperation.not operation(
198
                 gate=gate,
199
                 all_fault_dict=all_fault_dict
200
             )
201
202
             all fault dict[gate.output wires[0]] = set()
203
204
             all fault dict[gate.output wires[0]] = all fault dict[gate.
                output wires [0]]. union (
205
                 all fault dict[gate.input wires[0]]
206
             )
207
208
             all fault dict[gate.output wires[0]].add(
                 f'{gate.output wires[0].id} s-a-{LogicValueBinaryEnum.ONE.
209
                     value □ if □ gate . output wires [0]. value □==□
                     LogicValueBinaryEnum.ZERO. value□else□LogicValueBinaryEnum.
                    ZERO. value }'
210
             )
211
212
        @classmethod
213
        def and_operation(cls, gate: AndGate, all_fault_dict: dict[Wire, set[
            str ]]) -> None:
214
             cls. Validation Fault Simulation Deductive Operation . and operation (
215
                 gate=gate,
                 all fault dict=all fault dict
216
217
             )
218
219
             all fault dict[gate.output wires[0]] = set()
220
221
             if gate.value == LogicValueBinaryEnum.ONE.value:
222
                 for input wire in gate input wires:
223
                      all fault dict[gate.output wires[0]] = all fault dict[
224
                          gate.output wires[0]
```

```
225
                      ]. union (
226
                          all fault dict[input wire]
227
                      )
228
229
             else:
                 temp: set[Wire] = set()
230
231
232
                 for input wire in gate.input wires:
233
                      if input wire.value == LogicValueBinaryEnum.ZERO.value:
                          if len(all fault dict[gate.output wires[0]]) == 0:
234
235
                               all_fault_dict[gate.output_wires[0]] =
                                  all fault dict[gate.output wires[0]].union(
236
                                   all fault dict[input wire]
237
                              )
238
                          else:
239
                              all fault dict[gate.output wires[0]] =
                                  all fault dict[gate.output wires[0]].
                                  intersection (
                                   all fault dict[input wire]
240
                              )
241
242
                      else:
243
                          temp.union(
244
                              all fault dict[input wire]
                          )
245
246
                 all fault dict[gate.output wires[0]
247
                                  ] = all fault dict[gate.output wires[0]] -
248
                                     temp
249
             all fault dict[gate.output wires[0]].add(
250
251
                 f'{gate.output wires[0].id} s-a-{LogicValueBinaryEnum.ONE.
                     value \Box if \Box gate.output wires [0].value \Box==\Box
                    LogicValueBinaryEnum.ZERO. value□else□LogicValueBinaryEnum.
                    ZERO. value }'
252
             )
253
254
        @classmethod
255
        def nand operation(cls, gate: NandGate, all fault dict: dict[Wire,
            set[str]]) -> None:
256
             cls. ValidationFaultSimulationDeductiveOperation.nand operation(
257
                 gate=gate,
```

```
258
                 all_fault_dict=all_fault_dict
259
             )
260
             all_fault_dict[gate.output_wires[0]] = set()
261
262
263
             if gate.value == LogicValueBinaryEnum.ZERO.value:
264
                 for input_wire in gate.input_wires:
265
                      all fault dict[gate.output wires[0]] = all fault dict[
266
                          gate.output_wires[0]
267
                      ].union(
268
                          all_fault_dict[input_wire]
269
                      )
270
271
             else:
272
                 temp: set[Wire] = set()
273
274
                 for input_wire in gate.input_wires:
275
                      if input wire.value == LogicValueBinaryEnum.ZERO.value:
276
                          if len(all_fault_dict[gate.output_wires[0]]) == 0:
277
                               all_fault_dict[gate.output_wires[0]] =
                                  all_fault_dict[gate.output_wires[0]].union(
278
                                   all_fault_dict[input_wire]
279
                              )
                          else:
280
281
                              all_fault_dict[gate.output_wires[0]] =
                                  all fault dict[gate.output wires[0]].
                                  intersection (
282
                                   all_fault_dict[input_wire]
283
                              )
284
                      else:
285
                          temp.union(
286
                              all_fault_dict[input_wire]
287
                          )
288
289
                 all_fault_dict[gate.output_wires[0]
290
                                  = all fault dict[gate.output wires[0]] -
                                     temp
291
292
             all_fault_dict[gate.output_wires[0]].add(
293
                 f'{gate.output_wires[0].id}_s-a-{LogicValueBinaryEnum.ONE.
                     value \Box if \Box gate.output wires [0]. value \Box == \Box
```

```
LogicValueBinaryEnum.ZERO. value□else□LogicValueBinaryEnum.
                    ZERO. value }'
294
            )
295
296
        @classmethod
297
        def or operation(cls, gate: OrGate, all fault dict: dict[Wire, set[
            str]]) -> None:
298
             cls. ValidationFaultSimulationDeductiveOperation.or operation(
299
                 gate=gate,
                 all fault dict=all fault dict
300
301
            )
302
303
             all fault dict[gate.output wires[0]] = set()
304
305
             if gate.value == LogicValueBinaryEnum.ZERO.value:
306
                 for input wire in gate.input wires:
                     all fault dict[gate.output wires[0]] = all fault dict[
307
308
                         gate.output wires[0]
309
                     ].union(
310
                          all fault dict[input wire]
311
                     )
312
313
             else:
314
                 temp: set[Wire] = set()
315
316
                 for input wire in gate.input wires:
                     if input wire.value == LogicValueBinaryEnum.ONE.value:
317
318
                         if len(all fault dict[gate.output wires[0]]) == 0:
                              all_fault_dict[gate.output_wires[0]] =
319
                                 all fault dict[gate.output wires[0]].union(
320
                                  all fault dict[input wire]
321
                              )
322
                         else:
323
                              all fault dict[gate.output wires[0]] =
                                 all fault dict[gate.output wires[0]].
                                 intersection (
                                  all fault dict[input wire]
324
325
                              )
326
                     else:
327
                         temp.union(
328
                              all fault dict[input wire]
```

```
329
                          )
330
                 all_fault_dict[gate.output_wires[0]
331
332
                                 = all fault dict[gate.output wires[0]] -
333
334
             all fault dict[gate.output wires[0]].add(
335
                 f'{gate.output wires[0].id} s-a-{LogicValueBinaryEnum.ONE.
                    value \Box if \Box gate.output wires [0]. value \Box == \Box
                    LogicValueBinaryEnum.ZERO. value□else□LogicValueBinaryEnum.
                    ZERO. value \}'
336
             )
337
338
        @classmethod
339
        def nor operation(cls, gate: NorGate, all fault dict: dict[Wire, set[
            str ]]) -> None:
             cls. ValidationFaultSimulationDeductiveOperation.nor_operation(
340
341
                 gate=gate,
                 all fault dict=all fault dict
342
343
             )
344
345
             all fault dict[gate.output wires[0]] = set()
346
             if gate.value == LogicValueBinaryEnum.ONE.value:
347
348
                 for input wire in gate input wires:
                      all fault dict[gate.output_wires[0]] = all_fault_dict[
349
                          gate.output wires[0]
350
351
                      ].union(
352
                          all_fault_dict[input_wire]
353
                     )
354
355
             else:
                 temp: set[Wire] = set()
356
357
358
                 for input wire in gate.input wires:
359
                      if input wire.value == LogicValueBinaryEnum.ONE.value:
                          if len(all_fault_dict[gate.output_wires[0]]) == 0:
360
                              all fault dict[gate.output wires[0]] =
361
                                  all fault dict[gate.output wires[0]].union(
362
                                  all fault dict[input wire]
363
                              )
```

```
364
                          else:
365
                               all fault dict[gate.output wires[0]] =
                                  all fault dict[gate.output wires[0]].
                                  intersection (
366
                                   all fault dict[input wire]
                              )
367
                      else:
368
369
                          temp.union(
370
                              all fault dict[input wire]
371
                          )
372
                 all fault dict[gate.output wires[0]
373
374
                                  ] = all fault dict[gate.output wires[0]] -
                                     temp
375
376
             all fault dict[gate.output wires[0]].add(
                 f'{gate.output wires[0].id} s-a-{LogicValueBinaryEnum.ONE.
377
                     value \square if \square gate.output wires [0]. value \square == \square
                     LogicValueBinaryEnum.ZERO. value□else□LogicValueBinaryEnum.
                    ZERO. value }'
378
             )
379
380
        @classmethod
        def xor operation(cls, gate: XorGate, all fault dict: dict[Wire, set[
381
            str]]) -> None:
382
             cls. ValidationFaultSimulationDeductiveOperation.xor operation(
383
                 gate=gate,
384
                 all fault dict=all fault dict
385
             )
386
             all fault dict[gate.output wires[0]] = set()
387
388
389
             for index in range(2**(len(gate.input wires) - 1)):
390
                 binary index: str = bin(index+1)[2:]
391
                 if binary index.count('1') \% 2 == 1:
392
                      binary index = binary_index.zfill(len(gate.input_wires))
393
394
                      include wires: set[Wire] = set()
395
                      exclude wires: set[Wire] = set()
396
397
                      for i in range(len(gate.input wires)):
```

```
if binary index[i] == LogicValueBinaryEnum.ZERO. value
398
399
                              exclude wires = exclude wires.union(
400
                                   all fault dict[gate.input wires[i]]
401
402
                          else:
                              if len(include wires) == 0:
403
404
                                  include wires = include wires.union(
405
                                       all fault dict[gate.input wires[i]]
                                  )
406
407
408
                              else:
409
                                  include wires = include wires.intersection(
410
                                       all fault dict[gate.input wires[i]]
411
                                  )
412
                     all fault_dict[gate.output_wires[0]] = all_fault_dict[
413
                         gate.output wires [0]].union(
414
                          include wires - exclude wires
                     )
415
416
417
             all fault dict[gate.output wires[0]].add(
                 f'{gate.output wires[0].id} s-a-{LogicValueBinaryEnum.ONE.
418
                    value \Box if \Box gate.output wires [0].value \Box==\Box
                    LogicValueBinaryEnum.ZERO. value□else□LogicValueBinaryEnum.
                    ZERO. value }'
419
             )
420
421
        @classmethod
422
        def xnor operation(cls, gate: XnorGate, all fault dict: dict[Wire,
            set[str]]) -> None:
423
             cls. ValidationFaultSimulationDeductiveOperation.xnor operation(
424
                 gate=gate,
425
                 all fault dict=all fault dict
426
             )
427
428
             all_fault_dict[gate.output_wires[0]] = set()
429
             for index in range(2**(len(gate.input wires) - 1)):
430
431
                 binary index: str = bin(index+1)[2:]
432
```

```
if binary index.count('1') \% 2 == 1:
433
434
                      binary index = binary_index.zfill(len(gate.input_wires))
                      include wires: set[Wire] = set()
435
436
                      exclude wires: set[Wire] = set()
437
                      for i in range(len(gate.input wires)):
438
439
                          if binary index[i] == LogicValueBinaryEnum.ZERO. value
440
                              exclude wires = exclude wires.union(
                                   all_fault_dict[gate.input wires[i]]
441
442
                              )
                          else:
443
444
                              if len(include wires) == 0:
445
                                   include wires = include wires.union(
446
                                       all fault dict[gate.input wires[i]]
447
                                   )
448
449
                              else:
                                   include wires = include wires.intersection(
450
451
                                       all fault dict[gate.input wires[i]]
452
                                   )
453
454
                      all fault dict[gate.output wires[0]] = all fault dict[
                         gate.output wires [0]].union(
455
                          include wires - exclude wires
456
                     )
457
458
             all fault dict[gate.output wires[0]].add(
                 f'{gate.output_wires[0].id}_s-a-{LogicValueBinaryEnum.ONE.
459
                     value \square if \square gate.output wires [0]. value \square == \square
                    LogicValueBinaryEnum.ZERO.value else LogicValueBinaryEnum.
                    ZERO. value }'
460
             )
461
462
        @classmethod
        def fanout operation(cls, gate: FanoutGate, all fault dict: dict[Wire
463
            , set[str]]) -> None:
464
             cls. ValidationFaultSimulationDeductiveOperation. fanout operation (
465
                 gate=gate,
466
                 all fault dict=all fault dict
467
             )
```


```
468
             for output wire in gate.output wires:
469
                 all fault dict[output wire] = set()
470
471
                 all_fault_dict[output_wire] = all_fault_dict[output_wire].
472
                    union (
                      all_fault_dict[gate.input_wires[0]]
473
474
                 )
475
                 all fault dict[output wire].add(
476
                      f'{output_wire.id}_s-a-{LogicValueBinaryEnum.ONE.value□if
477
                         □output wire.value□==□LogicValueBinaryEnum.ZERO.value□
                         else \( \text{LogicValueBinaryEnum.ZERO.value} \) '
                 )
478
```

۵ تحلیل مدار c17

در این قسمت قصد داریم به تحلیل مدار ۱۷c بپردازیم. ابتدا مدار را به وسیله دو ورودی که حاوی چهار منطق است، بررسی کرده و شبیه سازی true-value را انجام می دهیم. در ادامه مدار را به وسیله دو ورودی که حاوی دو منطق است، بررسی می کنیم و شبیه سازی اشکال استنتاجی یا Deductive را انجام می دهیم.

۱.۵ شبیه سازی ۱۰۵

شبیه سازی true-value به این صورت است که زمانی شبکه مدار های منطقی شکل گرفت، از لایه صفر یعنی پایانه های ورودی، مقادیر را به مدار تزریق کنیم و خروجی هر گیت را محاسبه و بر روی سیم خروجی گیت قرار دهیم و این روند را از تا زمانی به پیانه های خروجی نرسیده ایم، انجام دهیم.



شکل ۱: نمای مدار منطقی مربوط به فایل c17 پس از خواندن فایل به همراه سیم های متصل کننده

۱.۱.۵ تلاش اول

در اولین ورودی که قصد داریم به مدار c17 اعمال کنیم به شکل زیر است:

1: Z, 3: 0, 6: 1, 2: U, 7: 0

که این ورودی پس از اعمال بر روی شبکه ، خروجی های هر سیم و همچنین خروجی های نهایی، به شکل زیر خواهد بود:

- 1 Wire:1, Value:Z
- 2 Wire:2, Value:U
- 3 Wire:3, Value:0
- 4 Wire:6, Value:1
- 5 Wire:7, Value:0
- 6 Wire: 3_1, Value: 0
- 7 Wire: 3 2, Value: 0
- 8 Wire:10, Value:1
- 9 Wire:11, Value:1
- 10 Wire:11 1, Value:1
- 11 Wire: 11 2, Value: 1
- 12 Wire:16, Value:U
- 13 Wire:19, Value:1
- 14 Wire:16 1, Value:U
- 15 Wire:16 2, Value:U
- 16 Wire:22, Value:U
- 17 Wire:23, Value:U
- 18 -----
- 19 Output Gate:22, Value:U
- 20 Output Gate:23, Value:U

۲.۱.۵ تلاش دوم

در دومین ورودی که قصد داریم به مدار c17 اعمال کنیم به شکل زیر است:

1:0,3:1,6:Z,2:1,7:U

که این ورودی پس از اعمال بر روی شبکه ، خروجی های هر سیم و همچنین خروجی های نهایی، به شکل زیر خواهد بود:

- 1 Wire:1, Value:0
- 2 Wire:2, Value:1
- 3 Wire:3, Value:1
- 4 Wire:6, Value:Z

- 5 Wire:7, Value:U
- 6 Wire: 3 1, Value: 1
- 7 Wire: 3 2, Value: 1
- 8 Wire:10, Value:1
- 9 Wire:11, Value:Z
- 10 Wire:11 1, Value:Z
- 11 Wire:11 2, Value:Z
- 12 Wire:16, Value:Z
- 13 Wire:19, Value:U
- 14 Wire:16 1, Value:Z
- 15 Wire:16_2, Value:Z
- 16 Wire: 22, Value: Z
- 17 Wire: 23, Value: U
- 18 -----
- 19 Output Gate:22, Value:Z
- 20 Output Gate:23, Value:U

۲.۵ شبیه سازی اشکال ۲۰۵

الگوریتم و کد الگوریتم شبیه سازی اشکال Deductive در قسمت های قبلی ، توضیح داده شد. در این قسمت قصد داریم که دو ورودی تست ، با منطق دو مقداره به مدار اعمال کنیم و اشکالات هر سیم و همچنین اشکالاتی که در خروجی نمایان می شوند را مشاهده کنیم.

۱۰۲۰۵ تلاش اول

در اولین بردار تستی که قصد داریم که به مدار c17 اعمال کنیم، به شکل زیر است:

1:1,3:0,6:1,2:0,7:0

که این بردار تست پس از اعمال بر روی شبکه، اشکالات هر سیم و همچنین اشکالاتی که در خروجی نهایی نمایان می شود، به شکل زیر خواهد بود:

- 1 Wire:1, Value:1, Discovered faults:{'1_s-a-0'}
- 2 Wire:2, Value:0, Discovered faults:{'2_s-a-1'}
- 3 Wire:3, Value:0, Discovered faults:{'3 s-a-1'}
- 4 Wire:6, Value:1, Discovered faults:{'6_s-a-0'}
- 5 Wire:7, Value:0, Discovered faults:{'7 s-a-1'}
- 6 Wire: 3 1, Value: 0, Discovered faults: {'3 s-a-1', '3 1 s-a-1'}
- 7 Wire:3_2, Value:0, Discovered faults:{'3 s-a-1', '3 2 s-a-1'}
- 8 Wire:10, Value:1, Discovered faults:{'3 s-a-1', '10 s-a-0', '3 1 s-a-1'}
- 9 Wire:11, Value:1, Discovered faults:{'3 s-a-1', '11 s-a-0', '3 2 s-a-1'}
- 10 Wire:11_1, Value:1, Discovered faults:{'3_s-a-1', '11_s-a-0', '11_1_s-a-0', '11_1_s-a-0', '3 2 s-a-1'}

- 11 Wire:11_2, Value:1, Discovered faults:{'3_s-a-1', '11_s-a-0', '11_2_s-a -0', '3 2 s-a-1'}
- 12 Wire:16, Value:1, Discovered faults:{'16_s-a-0', '2_s-a-1'}
- 13 Wire:19, Value:1, Discovered faults:{'19 s-a-0', '7 s-a-1'}
- 14 Wire:16_1, Value:1, Discovered faults:{'16_s-a-0', '2_s-a-1', '16_1_s-a -0'}
- 15 Wire:16_2, Value:1, Discovered faults:{'16_s-a-0', '2_s-a-1', '16_2_s-a-0'}
- 16 Wire:22, Value:0, Discovered faults:{'10_s-a-0', '16_s-a-0', '2_s-a-1', '16_1 s-a-0', '22_s-a-1', '3_1 s-a-1', '3_s-a-1'}
- 17 Wire:23, Value:0, Discovered faults:{'16_s-a-0', '2_s-a-1', '16_2_s-a-0', '19 s-a-0', '23 s-a-1', '7 s-a-1'}
- 18 -----
- 19 OutputGate: 22, Value:0, Wire:22, Discoverd faults:{'10_s-a-0', '16_s-a-0', '2_s-a-1', '16_1_s-a-0', '22_s-a-1', '3_1_s-a-1', '3_s-a-1'}
- 20 OutputGate: 23, Value:0, Wire:23, Discoverd faults:{'16_s-a-0', '2_s-a-1', '16_2_s-a-0', '19_s-a-0', '23_s-a-1', '7_s-a-1'}

۲۰۲۰۵ تلاش دوم

در دومین بردار تستی که قصد داریم که به مدار c17 اعمال کنیم، به شکل زیر است:

1:1,3:0,6:0,2:1,7:1

- 1 Wire:1, Value:1, Discovered faults:{'1 s-a-0'}
- 2 Wire:2, Value:1, Discovered faults:{'2 s-a-0'}
- 3 Wire:3, Value:0, Discovered faults:{'3 s-a-1'}
- 4 Wire:6, Value:0, Discovered faults:{'6_s-a-1'}
- 5 Wire:7, Value:1, Discovered faults:{'7 s-a-0'}
- 6 Wire: 3 1, Value: 0, Discovered faults: {'3 1 s-a-1', '3 s-a-1'}
- 7 Wire:3_2, Value:0, Discovered faults:{'3_2_s-a-1', '3_s-a-1'}
- 8 Wire:10, Value:1, Discovered faults:{'3_1_s-a-1', '3_s-a-1', '10_s-a-0'}
- 9 Wire:11, Value:1, Discovered faults:{'11 s-a-0'}
- 10 Wire:11_1, Value:1, Discovered faults:{'11_1_s-a-0', '11_s-a-0'}
- 11 Wire:11_2, Value:1, Discovered faults:{'11_2_s-a-0', '11_s-a-0'}
- 12 Wire:16, Value:0, Discovered faults:{'11_1_s-a-0', '16_s-a-1', '2_s-a-0', '11_s-a-0'}
- 13 Wire:19, Value:0, Discovered faults:{'11_2_s-a-0', '19_s-a-1', '11_s-a -0', '7_s-a-0'}
- 14 Wire:16_1, Value:0, Discovered faults:{'2_s-a-0', '11_s-a-0', '11_1_s-a -0', '16_s-a-1', '16_1_s-a-1'}

- 15 Wire:16_2, Value:0, Discovered faults:{'2_s-a-0', '11_s-a-0', '16_2_s-a-1', '11_1 s-a-0', '16_s-a-1'}
- 16 Wire:22, Value:1, Discovered faults:{'22_s-a-0', '2_s-a-0', '11_1_s-a-0', '16_s-a-1', '16_1_s-a-1', '11_s-a-0'}
- 17 Wire:23, Value:1, Discovered faults:{'23 s-a-0', '11 s-a-0'}
- 18 -----
- 19 OutputGate: 22, Value:1, Wire:22, Discoverd faults:{'22_s-a-0', '2_s-a -0', '11_1_s-a-0', '16_s-a-1', '16_1_s-a-1', '11_s-a-0'}
- 20 OutputGate: 23, Value:1, Wire:23, Discoverd faults:{'23_s-a-0', '11_s-a -0'}