

L'implémentation d'un générateur de nombres aléatoires cryptographiquement sécurisé en VHDL

Encadrée	par	:	

Prof MOUMNI

Réaliser par :

Oumaima El Amoud

Wafae Es-Somid

Meryem Afandi

Introduction au générateur de nombres aléatoires (RNG)


Dans un monde de plus en plus connecté, la sécurité des données et la cryptographie jouent un rôle crucial dans la protection des informations sensibles. Les générateurs de nombres aléatoires (RNG) sont des composants fondamentaux de nombreux systèmes cryptographiques. Ils sont utilisés pour générer des clés cryptographiques, des vecteurs d'initialisation, des salages pour les mots de passe, et bien plus encore. La qualité et la sécurité des nombres aléatoires produits déterminent en grande partie la robustesse des systèmes de cryptage.

Un générateur de nombres aléatoires cryptographiquement sécurisé (CSPRNG) doit satisfaire à plusieurs critères rigoureux : il doit être imprévisible, statistiquement robuste et résistant aux attaques cryptographiques. Contrairement aux générateurs de nombres pseudo-aléatoires classiques, les CSPRNG utilisent des méthodes avancées pour assurer que les séquences de nombres produites ne peuvent pas être facilement devinées ou reproduites.

Dans ce projet, nous nous concentrons sur l'implémentation d'un CSPRNG en utilisant le langage VHDL (VHSIC Hardware Description Langua ge). Le VHDL est un langage de description de matériel utilisé pour modéliser et simuler des circuits numériques. Il est largement utilisé dans le domaine de la conception de circuits intégrés et des systèmes embarqués.Conception du RNG en VHDL

Choix de l'Algorithme

Pour garantir la sécurité cryptographique, nous avons choisi d'implémenter un générateur de nombres aléatoires basé sur un algorithme de rétroaction linéaire (LFSR)



Un algorithme de rétroaction linéaire (LFSR, Linear Feedback Shift Register) est un type de registre à décalage utilisé en cryptographie pour générer des séquences pseudo-aléatoires. Il est constitué d'un ensemble de registres (ou de bits) qui sont décalés à chaque étape, avec certains bits utilisés comme entrée pour une fonction de rétroaction qui détermine le bit à insérer à la position de décalage. Les LFSR sont largement utilisés dans les applications où une séquence pseudo-aléatoire est nécessaire, comme le chiffrement ou la génération de codes

.

Architecture du CSPRNG

L'architecture proposée pour le CSPRNG en VHDL comprend les composants suivants :

LFSR (Linear Feedback Shift Register): Génère des séquences pseudo-aléatoires.

Post-traitement cryptographique : Applique des opérations cryptographiques pour renforcer la sécurité des nombres générés.

Contrôle et Synchronisation : Gère les signaux de contrôle pour le bon fonctionnement du générateur.

LFSR (Linear Feedback Shift Register)

L'élément central de notre générateur est le LFSR. Il s'agit d'un registre à décalage où les nouveaux bits sont générés en appliquant une fonction de rétroaction sur les bits existants. La fonction de rétroaction est généralement une combinaison XOR des bits du registre.

```
library IEEE;
2
     use IEEE.STD LOGIC 1164.ALL;
3
     use IEEE.STD_LOGIC_ARITH.ALL;
     use IEEE.STD LOGIC UNSIGNED.ALL;
5
   mentity LFSR is
6
    Port ( clk : in STD_LOGIC;
8
               reset : in STD LOGIC;
9
               random out : out STD LOGIC_VECTOR (7 downto 0));
10
     end LFSR:
11
    ■architecture Behavioral of LFSR is
12
         signal lfsr_reg : STD_LOGIC_VECTOR(7 downto 0) := "10101010"; -- Initial seed
13
14
         signal feedback : STD LOGIC;
15
   ■ begin
16
         process(clk, reset)
17
           if reset = 'l' then
18
                 lfsr reg <= "10101010"; -- Reset seed value
19
20 =
            elsif rising_edge(clk) then
21
                 feedback <= lfsr reg(7) xor lfsr reg(5) xor lfsr reg(4) xor lfsr reg(3); -- Feedback polynomial
                 lfsr_reg <= feedback & lfsr_reg(7 downto 1); -- Shift and insert feedback</pre>
22
23
24
         end process;
25
         random_out <= lfsr_reg;
26 end Behavioral;
```

Dans cette implémentation, un LFSR à rétroaction XOR est utilisé pour générer un flux de nombres pseudo-aléatoires. Chaque fois que le signal d'horloge clk monte, le registre à décalage est décalé d'une position vers la gauche, et la nouvelle valeur du bit de droite est calculée en effectuant une opération XOR sur certains des bits du registre, selon le polynôme de rétroaction chois

Post-traitement Cryptographique

Pour améliorer la sécurité des nombres générés, nous ajoutons une étape de post-traitement.

Cette étape peut inclure des techniques telles que le mélange des bits générés par plusieurs

LFSR ou l'utilisation d'une fonction de hachage cryptographique.

```
library IEEE;
 2
      use IEEE.STD_LOGIC_1164.ALL;
3
 4 mentity RNG_Control is
 5 Port (clk: in STD LOGIC;
                reset : in STD LOGIC;
 6
7
                lfsr_output : out STD_LOGIC_VECTOR(7 downto 0);
                key : in STD_LOGIC_VECTOR(7 downto 0);
8
                random secure : out STD LOGIC VECTOR(7 downto 0));
9
10
    end RNG Control;
11
12 = architecture Behavioral of RNG Control is
13 mar component LFSR is
14
             Port ( clk : in STD_LOGIC;
15
                    reset : in STD LOGIC;
                    random_out : out STD_LOGIC_VECTOR (7 downto 0));
16
17
         end component;
18
19
   component PostProcessing is
20
              Port ( lfsr output : in STD LOGIC VECTOR(7 downto 0);
                     key : in STD_LOGIC_VECTOR(7 downto 0);
21
22
                    random_secure : out STD_LOGIC_VECTOR(7 downto 0));
23
    end component;
24
25
     signal lfsr_out : STD_LOGIC_VECTOR(7 downto 0);
26
27
    begin
28
          U1: LFSR port map (clk => clk, reset => reset, random_out => lfsr_out);
29
         U2: PostProcessing port map (lfsr_output => lfsr_out, key => key, random_secure => random_secure);
     end Behavioral;
```

Contrôle et Synchronisation

Un module de contrôle et de synchronisation est nécessaire pour orchestrer les opérations du LFSR et du post-traitement. Ce module génère les signaux d'horloge et de réinitialisation nécessaires pour synchroniser les différentes parties du CSPRNG.

```
1
        library IEEE;
  2
       use IEEE.STD_LOGIC_1164.ALL;
  3
     mentity RNG Control is
  5 Port (clk: in STD_LOGIC;
                   reset : in STD LOGIC;
                   lfsr output : out STD LOGIC VECTOR (7 downto 0);
  8
                   key : in STD_LOGIC_VECTOR(7 downto 0);
  9
                  random secure : out STD LOGIC VECTOR(7 downto 0));
 10
       end RNG_Control;
 11
      architecture Behavioral of RNG Control is
         component LFSR is
                Port ( clk : in STD LOGIC;
 15
                      reset : in STD LOGIC;
                       random out : out STD LOGIC VECTOR (7 downto 0));
 17
           end component;
 18
 19
      component PostProcessing is
 20
               Port ( lfsr_output : in STD_LOGIC_VECTOR(7 downto 0);
                      key : in STD_LOGIC_VECTOR(7 downto 0);
 21
                       random_secure : out STD_LOGIC_VECTOR(7 downto 0));
 22
 23
       end component;
 24
       signal lfsr_out : STD_LOGIC_VECTOR(7 downto 0);
 25
 27
            U1: LFSR port map (clk => clk, reset => reset, random_out => lfsr_out);
            U2: PostProcessing port map (lfsr_output => lfsr_out, key => key, random_secure => random_secure);
 29
 30
       end Behavioral:
32 momponent PostProcessing is
33
                   lfsr_output : in STD_LOGIC_VECTOR(7 downto 0);
35
                   key : in STD_LOGIC_VECTOR(7 downto 0);
                   random_secure : out STD_LOGIC_VECTOR(7 downto 0)
36
37
38
      end component;
       signal lfsr_out : STD_LOGIC_VECTOR(7 downto 0);
      begin
42
            - Instantiate LFSR component
43
          Ul: LFSR
              port map (
44
45
                   clk => clk.
                   reset => reset,
46
                   random_out => lfsr_out
47
48
49
            - Instantiate PostProcessing component
50
          U2: PostProcessing
51
52
              port map (
53
                   lfsr_output => lfsr_out,
54
                   key => key,
55
                   random_secure => random_secure
56
57
          -- Map the internal LFSR output to the entity's output port
58
          lfsr_output <= lfsr_out;
     end Behavioral;
59
```