


众智FlagOS：从自主软硬件生态，到全球AI开放计算

演讲人：林咏华，智源研究院

Yonghua Lin, BAAI



Single-chip compute scaling (GPU/DSA era)


Representative forms: GPGPU (Tensor Core / matrix units) + DSA (TPU / NPU / ASIC inference cards, etc.) — tensorized computing centered on matrix multiplication.



Solving compute efficiency

Physical reconstruction — Chiplet + 3D + near-memory computing

Representative forms: chiplet, 3D stacking, HBM and variants (HBF), near-memory computing, and processing-in-memory (PIM).



Solving data-access efficiency

Solving interconnect efficiency

Solving system efficiency under heterogeneous workloads

System-level scale-up — super-node era


Representative forms: treating multiple GPUs / accelerators as one logical compute unit through high-speed interconnect.



Workload-driven decoupling of computing forms

- Quantum-AI convergence
- Cross-chip collaboration for embodied AI; cloud-edge collaboration
- Disaggregated inference (prefill / decode separation); agent-specific architectures

- **Past decade:** AI computing was built around GPU-centric ecosystems.
- **Next decade:** AI computing will be reorganized around diverse architectures driven by model requirements.



- 芯片硬件的制约：芯片落后至少四年
- 生态受困：95%以上是CUDA
- 培养大学生的第一行代码，依然是基于CUDA
- “金标准”是CUDA：系统创新性的论文，其experiment验证只能基于CUDA

构建一个开源、共享的软件技术栈，让各种AI算法、模型、应用可以运行在不同厂商的硬件、不同架构的硬件、和不同代际的硬件上。

To create an open-sourced software stack, to allow various AI algorithms and models freely run on **different vendors' hardware**, of **different architectures** and of **different generations**.

More choices, lower the costs, and reduce the barriers

共建一个开放、共享的AI生态，共享未来

Co-create an open and shared AI ecosystem, and shared future

- **更多选择，降低门槛与成本（ More Choice, Lower Barriers and Costs ）**

支持云、边、端和多种芯片，让用户根据应用、性能与预算选择最合适的算力。

Support cloud, edge, endpoint devices, and multiple chip platforms—allowing users to choose the right compute for their applications, performance goals, and budgets.

- **共享生态，激发硬件创新（ Opened and Shared Ecosystem, Faster Hardware Innovation ）**

开放共享软件生态，让新芯片无需从零构建软件栈，加速创新落地。

A shared, open software ecosystem accelerates chip innovation without rebuilding the software stack from scratch.

- **延长生命周期，促进可持续发展（ Longer Lifecycles, Greater Sustainability ）**


让不同代际芯片继续承担最新的模型技术和任务，延长投资价值。

Enable chips from different generations to continue supporting the latest models and workloads, extending the value of existing investments.

以技术攻关打破AI芯片生态壁垒，共筑开放计算的创新蓝图

直面行业共性难点，坚定出发

落实国家战略，加速推进





FlagOS: AI开放计算系统软件栈 —— 让AI一次编写，多芯运行

(FlagOS: SW Stack for Open Computing —— Run AI Everywhere)



全球支持芯片种类最多的开源AI系统软件栈

The AI System Software Stack Supporting the Largest Number of Chip Types Worldwide

FlagOS is a unified, open-source AI system software stack that enables AI models and applications to run seamlessly across diverse hardware platforms.

20
Chip Vendors

32
AI Chips

Various AI models

Language models

Multimodal models

World models

Embodied AI

Unified Device Plugin for Training/Inference frameworks

Megatron-FL

Transformer
Engine-FL

vLLM-
plugin-FL

VeRL-
plugin-FL

SGLang-
plugin-FL

Pytorch-
plugin-FL

Domain solution

FlagOS-Robo

FlagQuantums

FlagOS Skills

Deploy, code-gen, migration,
benchmark

FlagOS core libraries

FlagGEMs
operator library

FlagGEMs -
vLLM
fused-kernels

FlagGEMs, FlagBLAS,
FlagSparse, FlagFFT,
FlagTensor, FlagAudio

FlagScale
parallel framework

FlagTree : Unified AI compiler

FlagTree: AI chips

FlagTree-CPU : ARM

FlagCX
Unified comm. lib

FlagOS tools


KernelGen: operator auto-gen tool

FlagRelease: Model auto-migration tool

FlagPerf: AI chip evaluation tool

AI Compute Hardware

Servers of different AI chipsets



Edge devices




AI book




ARM devices



RISC-V AI chips



Quantum Compute
Quantum Cloud




统一编译器FlagTree 的三阶段统一：让多种架构芯片可接入、可表达、可优化

Unified Compiler FlagTree: Three-Stage Unification for Multi-Architecture Integration, Expression, and Optimization

FlagTree 不只是支持更多芯片，而是在多芯片时代逐步建立统一编译体系。

阶段 1 多芯片接入

Multi-Chip Enablement




- 支持 **14** 家厂商、**23** 种芯片
- Q2新增达摩院，辉曦智能、ARM等厂商。
- 通过FlagTree-CPU支持了ARM

多种芯片接入同一编译体系

Bring Multiple Chips into One Compilation System

阶段 2 面向人类+Agent的统一语言扩展

Unified Language Extensions for Humans + Agents



已支持Triton-TLE的厂商包括


- 华为昇腾、清微智能、摩尔线程、燧原、达摩院、海光、英伟达、ARM等

让开发者高效开发高性能算子

Enable Efficient Development of High-Performance Operators

阶段 3 统一硬件中间层IR定义

Unified Hardware Intermediate Representation




- 构建 FLIR，连接 Triton/TLE 与不同芯片后端
- 统一 IR 下实现多架构 lowering 与优化
- 首批支持 3 种架构、76 个原语、103 个算子

让算子在不同架构芯片高性能执行

Run Operators Efficiently Across Architectures

FlagTree 通过扩展语言 (Triton-TLE) 及统一IR定义，让智能体更容易进行高性能代码编写、有序优化。

Ø 采用TLE的重点算子相比Triton加速比达到**1.4x ~ 83x**



Ø 重要算子在多种芯片超越原生C语言

算子	芯片	TLE vs C 语言加速比
MoeAlignBlockSize	英伟达	4.06x
TopK	英伟达	2.50x
	摩尔线程	1.55x
TopK Selector	英伟达	1.49x
FlashQLA	英伟达	7.10x
SparseMLA	华为昇腾	1.24x
GEMM	清微智能	1.12x
FFT	摩尔线程	38.67x
TopK	燧原	1.81x

Ø 在英伟达上，通过TLE优化重点模型的Attention算子，性能达到业界**SOTA**

算子名称	使用模型	超越当前SOTA的百分比
Gated Delta Network	Qwen	1.15x ¹
Gated Linear Attention	Qwen or MINICPM	1.17x-1.26x ²
Kimi Delta Attention	Kimi	1.15 ³

SOTA:

1: https://github.com/flagos-ai/FlagGemsVllm/blob/main/src/flaggems_vllm/ops/chunk_gated_delta_rule.py

2: 已提交在FlagGems-vllm, Review中

3: https://github.com/flagos-ai/FlagGems-vllm/blob/main/src/flaggems_vllm/ops/FLA/chunk_kda.py

➤ FlagGems大模型算子库**510+**算子

全球最大跨芯算子库，已入PyTorch基金会生态

➤ 面向 vllm 推出 FlagGems-vllm

跨芯片统一 vLLM 算子库

➤ 新增**6**大领域算子库，共**102**个算子

从"大模型专用"走向科学计算全领域覆盖

作为 vLLM 推理框架的专属算子库，致力于实现大模型在多种 AI 芯片上的统一部署与极致加速

- 兼容 vLLM 的融合算子**75**个
- DeepSeek V4 算子全覆盖，部分算子优于原生
- 算子性能超越原生实现
 - ✓ FP8 MatMul 提升 **2.47 倍**
 - ✓ Sparse Attention 提升 **1.65 倍**
 - ✓ Hadamard Transform 提升 **1.89 倍**

41 FlagDNN
深度神经网络

42 FlagBLAS
基础线性代数

12 FlagSparse
稀疏矩阵

12 FlagFFT
快速傅里叶变换

6 FlagTensor
张量运算

2 FlagAudio
语音


算子覆盖扩展路线图

- **提升性能**：重点算子缺省支持C++ Wrapper，全面使用Triton-TLE
- **扩大覆盖**：快速覆盖存量，并提升新增开发效率，其中KernelGen自动生成**80%**，专家手写**20%**

FlagScale多芯片多框架统一插件体系：是把“N×M”变为“N+M”的关键技术。通过插件方式，对框架/算法包实现非侵入式修改，**极大降低包括开发者或智能体的适配成本；保持用户使用习惯**，无缝获得跨芯一致性结果

当各个芯片厂商支持各种AI框架和算法包时，都以不同方式“魔改”：

- 框架版本不一致
- 算子与通信接入方式不一致
- 图、流等运行时使用管理不一致
- 并行、量化与优化策略不一致



<https://github.com/flagos-ai>

FlagOS发布的生态支持框架包括

推理：vLLM-plugin-FL, SGLang-plugin-FL

训练：Megatron-LM-FL, TransformerEngine-FL

强化学习：VeRL-plugin-FL, 基础框架：PyTorch-Plugin-FL

FlagOS多芯片多框架统一插件体系

统一、自动、细粒度
算子管理与分发

多领域共用算子库
(FlagGems、FlagDNN、
FlagBlas、FlagSparse、FlagFFT、
FlagTensor、FlagAudio)

统一通信
库
FlagCX

厂商
算子库
与通信
库

统一编译器FlagTree

统一发行

统一接入

统一运行时

统一优化

FlagOS社区将通过开源合作，逐步实现业界主流框架/算法包的插件系统，并提供长期维护能力

vLLM-Plugin-FL

已有推理插件

<https://github.com/flagos-ai/vllm-plugin-FL>

新功能

- CPU 版解耦厂商定制分支
- 模型迁移、安装、版本升级 Skills
- 统一量化工具持续接入

Megatron-LM-FL

已有训练插件

<https://github.com/flagos-ai/Megatron-LM-FL>

新功能

- 与上游Megatron-LM-FL Core_r0.17.0完成同步
- 插件化架构与主流程打通；升级override架构
- 持续优化并行、精度与通信等功能

TransformerEngine-FL

已有训练插件

<https://github.com/flagos-ai/TransformerEngine-FL>

新功能

- 升级到TransformerEngine v2.14
- Deepseek-v3相关算子接入与验证
- 完善融合算子与混合精度能力

SGLang-Plugin-FL

新推理插件

<https://github.com/flagos-ai/sglang-plugin-FL>

新功能

- 遵循SGLang插件规范，零侵入
- 实现Aten、融合算子和通信算子替换
- 插件分发近零开销

PyTorch-Plugin-FL

新框架插件

<https://github.com/flagos-ai/PyTorch-Plugin-FL>

新功能

- FlagOS与Vendor后端灵活选择
- 统一设备管理API
- 统一运行时

VeRL-FL → VeRL 插件


新改进插件

<https://github.com/verl-project/verl-hardware-plugin>

新功能

- PR #6086 已合入 VeRL 主仓
- 新增 PlatformRegistry / EngineRegistry
- 硬件适配与优化迁至独立插件仓

	华为昇腾	海光	摩尔线程	沐曦	平头哥	昆仑芯	天数	寒武纪	清微智能	燧原	英伟达
vLLM-Plugin-FL	☑	☑	☑	☑	☑	☑	☑		☑	☑	☑
Megatron-LM-FL			☑	☑	☑		☑		☑	☑	☑
TransformerEngine-FL		☑	☑	☑	☑	☑	☑	☑	☑	☑	☑
SGLang-Plugin-FL	☑		☑								☑
PyTorch-Plugin-FL	☑			☑							☑
VeRL-FL				☑							☑



Unified comm. Library FlagCX has supported 9 AI chipset vendors

Vendor	Nvidia 英伟达		AMD 超威		Tsing Micro 清微		Iluvatar 天数智芯		Cambricon 寒武纪		MetaX 沐曦		Kunlunxin 昆仑芯		Hygon 海光		Huawei 华为		Moore Threads 摩尔线程	
Mode	Ho mo	Hete ro	Ho mo	Hete ro	Homo	Hetero	Homo	Hetero	Homo	Hetero	Ho mo	Hetero	Homo	Hetero	Ho mo	Hetero	Homo	Hetero	Homo	Hetero
send																				
recv																				
broadcast																				
gather																				
scatter																				
reduce																				
allreduce																				
allgather																				
reducescatter																				
alltoall																				
alltoallv																				
group ops																				

- **Full-scenario:** Homogeneous/heterogeneous collective comms + auto topology detection.
- **9 chips:** NVIDIA, Cambricon, Kunlunxin, Hygon, Ascend, Moore Threads, etc.
- **5 protocols:** IBRC, IBUC, RoCE, Socket, UCX.
- **2 frameworks:** PyTorch + PaddlePaddle 3.0 (native).
- **2 standards:** National (20255428-T-469) & ITU-T SG21 approved.

关于对《人工智能 统一通信库接口规范》等167项拟立项国家标准项目公开征求意见的通知

发布时间：2025-07-28 14:15 信息来源：标准技术司

各有关单位：

经研究，现对《人工智能 统一通信库接口规范》等167项拟立项国家标准项目公开征求意见，征求意见截止时间为2025年8月27日。请登录标准技术司网站征求意见公示网页<http://std.samr.gov.cn/gb/gbSuggestionPlan?bId=10002589>，查询项目信息和反馈意见建议。

2025年7月28日



能力1：一次编写，多芯运行

Capability 1: Write Once, Run Across Different Chips

Improve various hardware usability




FlagOS 与大模型合作，支持多样化的 AI 芯片，并开源了头部模型的多芯片版本

(FlagOS partners with large models to support diverse AI chips and open-sourced the multi-chip versions for top models)




By using FlagOS, we can enable **a new model to run on 10 different AI chips within One Day**. Thus, the new model can allow more developers try and run on broader hardware environments.



FlagOS-based multi-chip model releases on ModelScope and Hugging Face enable out-of-the-box deployment and eliminate the complexity of cross-chip migration.

<https://www.modelscope.cn/organization/FlagRelease?tab=model>





能力2：聚合异构算力

Capability 2: Pool Heterogeneous Computing Resources

Enhance resource utilization

异构混合训练

支持国产异构集群高效混合训练 打破硬件厂商协同壁垒



能力3：跨芯推理、训练任务迁移

Capability 3: Cross-Chip Migration of Inference and Training Workloads

Enhance resource utilization

异构算力迁移

将运行中的大模型训练与推理任务
迁移至不同厂商的异构算力芯片



能力4：支持新计算架构创新探索

量子计算 • RISC-V AI芯片

FlagOS支持在多种AI芯片上进行量子计算仿真，并支持跨平台（量子硬件）的真实运算，支持了“量智融合”新架构的创新探索

FlagQuantum

首个同时在量子模拟、可微分、硬件无关及多卡扩展四大领域提供原生支持的量智融合框架

<https://github.com/flagos-ai/FlagQuantum>



```
import FlagQuantum as fq
print(fq.__version__)

# A quantum circuit is constructed as a special Python function, a quantum circuit function, or quantum function in short. For example:
def
  h1(x):
    world_size=1

# Defining a device
# The n_devices argument can be an integer that defines the number of devices that you can address by consecutive integer labels 0, 1, 2, ....
qdev = fq.DistributedQuantumDevice(n_devices=4, h1=h1, world_size=world_size, device='cpu', record_op=True)

print(qdev.states)

# ===== Layer 1: Basic single-qubit gates =====
fq.qdev[0]().qdev) # Identity gate
fq.qdev[1]().qdev) # Pauli-X
fq.qdev[2]().qdev) # Pauli-Y
fq.qdev[3]().qdev) # Pauli-Z

# ===== Layer 2: Clifford gates =====
fq.qdev[0]().qdev) # Hadamard
fq.qdev[1]().qdev) # S gate
fq.qdev[2]().qdev) # S† gate
fq.qdev[3]().qdev) # T gate
fq.qdev[4]().qdev) # T† gate

# ===== Layer 3: SX gates (new) =====
fq.SX(qdev[1]().qdev) # SX gate (X)
fq.SX(qdev[2]().qdev) # SX gate

# ===== Layer 4: Rotation gates (parameterized) =====
fq.RX(qdev[0]().qdev) # RX rotation
fq.RY(qdev[1]().qdev) # RY rotation
fq.RZ(qdev[2]().qdev) # RZ rotation
fq.RX(qdev[3]().qdev) # RZ rotation

# ===== Layer 5: Phase gates (new) =====
fq.P(qdev[0]().qdev) # Phase gate P(θ)
```

- 原生PyTorch生态（无缝兼容深度学习）
- 经典数据量子化（振幅、角度编码）
- 全流程可微分（解析梯度、参数移位梯度）
- 混合量子-经典闭环（打通量智融合难题）
- 分布式训练兼容（工业级量子模拟能力）
- 支持多种AI芯片（英伟达、海光、摩尔线程等）
- 支持真实量子硬件（夸父、本源、IBM等）

端侧到云端多技术路线覆盖 · 支持芯片“概念阶段”即接入软件栈验证

对接芯片覆盖

厂商 / 芯片	形态	技术路线	进展
北京开源芯片研究院 香山 XiangShan + AME 处理器	FPGA 原型	AME 独立矩阵寄存器/单元，不依赖 RVV	原型跑通
奕行智能 EVAS Epoch 系列（已规模量产）	云端加速卡	RVV+VISA 向量扩展 + 类 TPU 架构	FlagTree 编译器已接入
进迭时空 SpacemiT K1 / K3（8大核+8 AI核, 60 TOPS）	端侧 AI CPU	IME 复用 RVV 向量寄存器，自研 IME 指令	FlagGems 算子库支持
中移芯昇 端侧 RISC-V SoC	端侧 SoC	RVV+NPU 向量扩展 + 专用加速	对接中
奕斯伟 ESWIN EIC77 系列（NPU ~20 TOPS）	端/边缘 SoC	RVV+NPU CPU + 自研 NPU，松耦合	对接中
AME 独立矩阵寄存器与运算单元 不依赖 RVV · 类 x86 AMX 开芯院香山（玄铁主导 TG）	IME 完全复用 RVV 向量寄存器 无新增架构状态 · 紧耦合 进迭时空（自研 IME 指令）	VME 操作数取自 RVV 寄存器 新增矩阵累加器 · 类 Arm SME 标准演进中 · 持续跟进	RVV+NPU/DSA 向量扩展 + 专用加速器 非矩阵指令扩展路线 中移芯昇·奕斯伟·奕行智能

5 家芯片

端侧 + 云端

4 种技术路线

AME/IME/VME/DSA


全周期验证

概念验证 (FPGA)→ 量产芯片

重点亮点

支持芯片“概念阶段”验证

北京开芯院 · FPGA 原型验证平台实践



FlagOS 上的 LLM 推理演示



香山 AME · FPGA 原型验证平台

- 1 FPGA 原型跑通 FlagOS** 香山 RISC-V AME 处理器原型上部署 FlagOS 软件栈
- 2 端到端 LLM 推理演示** AME 拓展 LLM 推理原型机跑通 Qwen3-0.6B（WAIC 现场）
- 3 软硬件协同“左移”** 流片前完成软件栈适配与算子验证，降低流片风险、缩短上市周期

价值：形成“概念验证 (FPGA) → 工程样片 → 量产芯片”全生命周期对接路径。

基于FlagOS的跨代际、多芯片支持，支撑全球发展中地区的AI教育



In last one year, we bring it together, and make it happening

- UN Office for Digital and Emerging Technologies
- FlagOS community 
- Beijing Academy of Artificial Intelligence 
- Peking University 
- Africa Union – Africa Science and Research Innovation Council
- UNESCO 



Global Open Compute Initiative for AI: Open Compute turns underutilized AI compute resources worldwide into accessible infrastructure for developing regions, enabling more inclusive global AI innovation.



The first program: China-Africa AI Talent Development Program

BAAI, AU-ASRIC and Peking Univ. together launched the program and invited 11 teachers from different universities from 10 Africa countries. (Apr.15~Apr.30, 2026)



“Open Compute – online lab” powered by FlagOS (>100 AI devices from 3 vendors)

DevEnvironment Name	Status	Computing Resource Information	Create Time	Release Time	DevEnvironment Access
activity_29jhz9_8...	Running	GPU:Ascend 910C x 2 Card(s) CPU:20 Core(s) System Storage:200G Memory:80G	2026-04-15 15:55:24 (UTC+8)	2026-04-16 00:00:00 (UTC+8) Countdown: 02 hour 53 minute	Online Laboratory Cloud DevEnvironment Secret Key: zSLjz... Management Enter IDE



FlagOS 项目代码下载总量: 43.7万
Total Downloads of FlagOS Project Code: 437K

- **自主人才培养：**从高校开始，培养大批自主软硬件人才，能让整个芯片及AI产业受惠
- **创新体系打造：**提升基于非英伟达的国产AI芯片的系统创新比例
- **全球开源影响：**通过培养老师、培养科研团队，扩大全球开源生态合作，让“众智”自主生态走向全球。
- **全球AI普惠：**全球人才培养与科研合作，培养一批能把“众智”自主软硬件生态带到全球，形成“AI开放计算”的教师队伍。



共建“众智”开放智算人才生态

为今天的创新、未来的探索打下计算的基础



公众号



FlagOS仓库地址

- 官网: <https://flagos.io>
- 代码仓: <https://github.com/flagos-io>; <https://gitee.com/flagos-io>
- 各种芯片版本的大模型:
<https://huggingface.co/FlagRelease>
<https://www.modelscope.cn/organization/FlagRelease>