# ORGANIZACIJA RAČUNALNIKOV Povzetki predavanj

2. Osnove digitalnih vezij



## Prejšnje poglavje – Uvod v OR in digitalna vezja:

- Splošni pojmi
- Zgradba in organizacija računalnika
  - □ Funkcijske enote kot osnovni gradniki rač.
  - Nivojska zgradba rač.
- Računalnik na nivoju digitalne logike
  - □ Osnove digitalnih vezij (stikalo, tranzistor)
  - □ Realizacija logičnih vrat v digitalnih vezjih (NOT,NAND,NOR)
  - □ Digitalna vezja visoke stopnje integracije VLSI (razvoj, postopek izdelave,potencialne težave)

## Delo, dodatna gradiva:

- "No sheeping !!!", "Flipped learning":
  - □ <a href="https://www.youtube.com/watch?v=QOy7IB-P3nk">https://www.youtube.com/watch?v=QOy7IB-P3nk</a>
- Valvano: Embedded Systems Shape The World
  - □ EdX course:
    - https://www.edx.org/course/embedded-systems-shape-world-utaustinx-ut-6-03x
  - □ Ebook:
    - http://users.ece.utexas.edu/~valvano/Volume1/E-Book/
      - Chapter 3: <u>Electronics</u>
      - Chapter 4: Digital Logic
      - Chapter 5: <u>Introduction to C</u>
      - o zanimiva tudi ostala poglavja





- Table of Contents
  - Chapter 2: Fundamental Concepts
  - Chapter 3: Electronics
  - Chapter 4: Digital Logic

Chapter 1: Introduction

- Chapter 5: <u>Introduction to C</u>
- Chapter 6: Microcontroller Ports
- Chapter 7: <u>Design and Development Process</u>
- Chapter 8: <u>Switches and LEDs</u>
- Chapter 9: Arrays and Functional Debugging
- Chapter 10: Finite State Machines
- Chapter 11: <u>UART The Serial Interface</u>
- Chapter 12: Interrupts
- · Chapter 13: DAC and Sound
- Chapter 14: ADC and Data Acquisition
- Chapter 15: Systems Approach to Game Design
- Appendix: Reference Material
- Video links: Web links to videos (All chapters 1
- Closed caption files: Closed caption srt files
- Index: Index of terms and concepts



## Namen in cilji 2. poglavja:

#### Razumevanje:

- osnovnih pojmov: el. napetost, tok, upornost
- enostavnih tokokrogov: LED dioda, upori, stikalo, tranzistorji
- osnovnih lastnosti digitalnih vezij
- delovanja (načrtovanja) digitalnih vezij
- razvojnih problemov in tehnoloških omejitev
- vzrokov za pojav paralelizma

## 2. Osnove digitalnih vezij

## 2.1 Prehod iz logičnega modela v digitalna vezja

- Računalnik je sestavljen iz gradnikov:
  - □ "logična vezja"

"LOGIČNI MODEL"

- □ "preklopna",
- □ "digitalna vezja"

"REALIZACIJA"



Logika Log. vrata

logični nivoji: 1,0

## .

## 2.1 Prehod iz logičnega modela v digitalna vezja

- Von Neumannov (VN) model:
  - □ Matematični, logični model rač. (do nivoja log. vrat):
    - CPE, pomnilnik, V/I, povezave
    - ne predpisuje realizacije, tehnologije





- □ posebni čipi VLSI
  - (CPE, Pomn., V/I, grafika, zvok, ...)
- "mikroprocesorsko lepilo" standardna digit. vezja
  - povezovanje VLSI vezij



## Izbrane novosti

Deep Learning at the Speed of Light

ightmatter bets that optical computing can solve Al's

efficiency problem

## A Quantum Speedup for the Fast Fourier

Quantum computers will turbocharge the algorithm that

#### The Future of Deep Learning Is Photonic

Reducing the energy needs of neural networks might require computing with light

#### New Optical Switch up to 1000x Faster Than

**Transistors** > "Optical accelerator" devices could one day soon turbocharge tailored applications

BY CHARLES Q. CHOI | 15 OCT 2021 | 2 MIN READ | A

FEATURE





#### Supersize Al

Cerebras's silicon-wafer-size chip boasts 2.6 trillion transistors



|   | Name                  | Number of MOSFETs<br>(in billions) |  |  |  |  |
|---|-----------------------|------------------------------------|--|--|--|--|
| r | M1 Max                | 57                                 |  |  |  |  |
|   | Colossus Mk2 GC200    | 59.4                               |  |  |  |  |
|   | GA100 Ampere          | 54                                 |  |  |  |  |
|   | Samsung's V-NAND chip | 2000                               |  |  |  |  |
|   | Wafer Scale Engine 2  | 2600                               |  |  |  |  |
|   |                       |                                    |  |  |  |  |

Vir: https://spectrum.ieee.org/magazine/

## м

## 2.2 Lastnosti digitalnih vezij

- Danes:
  - □ digitalna vezja so skoraj vsa elektronska (?)
- Prihodnost ?:
  - □ optika, biočipi, kvantni rač., ...
  - najprej kot namenska vezja


#### Elektronska realizacija digitalnih vezij:

- pomanjkljivosti (težave)
  - □ odstopanje od log. ideala 0,1 -> napetostni nivoji
  - □ težje načrtovanje (potrebno znanje, izkušnje)
- prednosti
  - □ visoka stopnja standardizacije (TTL,CMOS,...)

## 2.2.1 Osnove elektronskih vezij

## 2.2.1.1 Osnovni pojmi


- □ Električni tok I [A]:
  - DEF: količina el. naboja (običajni nosilci so elektroni), ki preteče v nekem času
    - 1 Amper :=  $1A = 6.241*10^{18}$  elektronov/sek = 1 Coulomb/sek
    - smer: definirana obratno od smeri gibanja elektronov (tok pozitivnega naboja)



## 2.2.1 Osnove elektronskih vezij

## 2.2.1.1 Osnovni pojmi

- □ Električna napetost U [V]:
  - DEF: razlika električnih potencialov v dveh točkah
  - »povzroči el. tok v sklenjenem tokokrogu«
  - označena v dveh točkah s + (višji potencial) in (nižji potencial)




## 2.2.1 Osnove elektronskih vezij

## 2.2.1.1 Osnovni pojmi

- $\square$  Električna upornost R  $[\Omega]$ :
  - "ovira pretok naboja"
  - 2 tipa prevodnikov :
    - žica:
    - upor (upornik)

zanemarljiva upornost (≈0Ω) deklarirana upornost v Ω



## 2.2.1.1 Osnovni pojmi

#### Ohmov zakon:



- izraža relacijo med napetostjo, tokom in upornostjo
  - U, I sorazmerna: U = I R, I=U/R,

$$I=U/R$$
,  $R=U/I$ 

■ Električna moč - P = U I [W]

• 
$$P = U I = U^2/R = I^2 R$$

■ Električna energija - E = P t [J = W s]


$$\blacksquare \mathbf{E} = \mathbf{P} \mathbf{t} = \mathbf{U} \mathbf{I} \mathbf{t}$$


- Kapaciteta baterije Q = I t [Ah]
  - el. naboj, ki ga baterija zagotovi ob določeni napetosti

## 2.2.1.2 Osnovna pravila

http://www.falstad.com/circuit/e-resistors.html

- 1. Električni tok teče samo v sklenjenem tokokrogu (zanki)
- 2. Kirchoffov napetostni zakon (KVL Kirchoff's Voltage Law)
  - DEF: Vsota vse padcev napetosti v zaključeni zanki je enaka 0
  - Primer:






## 2.2.1.2 Osnovna pravila

#### 3. Kirchoffov tokovni zakon (KCL - Kirchoff's Current Law)


□ DEF: Vsota tokov v vozlišče je enaka vsoti tokov iz vozlišča



## 2.2.1.2 Osnovna pravila


#### 4. Zaporedna vezava upornikov

- enak tok skozi upore
- upornosti in padci napetosti se seštevajo



#### 5. Vzporedna vezava upornikov

- enak padec napetosti na vseh
- različni tokovi skozi upore
- 1/R = 1/R1 + 1/R2 + ...





## 2.2.2 Družine digitalnih vezij

Najbolj znane so tri skupine (družine):

- □ TTL vezja (Transistor Transistor Logic)
- □ CMOS vezja (Complementary Metal Oxide Semiconductor)
- □ ECL vezja (Emitter Coupled Logic)






## 2.2.2.1 Družina TTL digitalnih vezij


## Uporaba

- enostavni sistemi
- "lepilo"


## Razvoj

- 1961 .. Patent (James Buie)
- 1963 .. Komercialno IC vezje
- 1964 .. 54xxx, 74xxx (Texas Instr.)
- 1985 .. 74A(L)Sxxx
- 2017 .. še vedno na voljo





http://www.falstad.com/circuit/e-transswitch.html



## 2.2.2.1 Družina TTL digitalnih vezij - poddružine

| Oznaka   | Opis                                                                                  | typ<br>t <sub>p</sub> [ns] | moč[mW] |
|----------|---------------------------------------------------------------------------------------|----------------------------|---------|
| 74xxx    | najstarejša, se ne uporablja več                                                      | 10                         | 10      |
| 74Lxxx   | (Low Power): manjša poraba, a počasnejši                                              | 33                         | 1       |
| 74Hxxx   | (High Speed): večja hitrost, večja poraba                                             | 6                          | 22      |
| 74Sxxx   | (Schottky) S-dioda preprečuje zasičenje - 3x hitr. od 74xxx, 2x večja poraba energije | 3                          | 19      |
| 74LSxxx  | (Low Power + Schottky): standard, nadomesti L,H in S serijo. Najbolj razširjen.       | 9.5                        | 2       |
| 74Fxxx   | (Fast) - 1985                                                                         | 3                          | 5.4     |
| 74ASxxx  | (Advanced Schottky)                                                                   | 1.7                        | 8       |
| 74ALSxxx | (Advanced Low Power + Schottky)                                                       | 4                          | 1.2     |





#### Prednosti:

- ob pojavu je predstavljala napredek
- enostavno načrtovanje (mešanje, povezave ena->več)
- manjša občutljivost na statična praznjenja (kot CMOS)

#### Slabosti:


- statična poraba
- večja poraba (kot CMOS)
- asimetrija upornosti v stanjih vodila

## 2.2.2.1 Družina TTL digitalnih vezij


#### Zanimivo:

#### Warren's Crazy Small CPU

(c) 2017 Warren Toomey, GPL3



## **Breadboard Computer**




https://minnie.tuhs.org/Programs/CrazySmallCPU/index.html



## Uporaba

- mikroproc., mikrokrmilniki, SRAM
- digitalna vezja
- slikovna tipala







## Razvoj

- do 1980 .. počasnejša od TTL
- 1976-> .. prevladuje v razmerju proc.moč/poraba
- 1990+ -> .. najpogostejša v VLSI vezjih

## 2.2.2.2 Družina CMOS digitalnih vezij - poddružine

| Oznaka      | Opis                                                             | typ t <sub>p</sub> [ns] | moč[mW] |
|-------------|------------------------------------------------------------------|-------------------------|---------|
| 74Cxxx      | Enak razpored kot TTL 74xxx, nima TTL nivojev!                   | 50                      | 0.8     |
| 74HCxxx     | (High-speed CMOS) hitrost enaka 74LS (TTL), 5xhitrejša od 74Cxxx | 9                       | 0.9     |
| 74HCTxxx    | (združljiva s TTL vezji)                                         | 9                       | 0.9     |
| 74ACxxx     | (Advanced) hitrost enaka 74AS in 74F (TTL)                       | 3                       | 8.0     |
| 74ACTxxx    | (združljiva s TTL)                                               | 3                       | 0.8     |
| 74AUCxxx    | (Advanced Ultra Low Voltage CMOS)                                | 2                       |         |
| ASIC – VLSI | 90nm tehnologija, realizacija tranz. na čipu                     | 0.12                    |         |

#### Realizacija – negator kot osnovni element

• komplementarni par tranzistorjev (P-MOS in N-MOS):


$$\circ$$
 V<sub>IN</sub> =H -> P-MOS..OFF


N-MOS..ON


$$V_{OUT} = L(Vss)$$

$$\circ$$
 V<sub>IN</sub> =L -> P-MOS..ON N-MOS..OFF V<sub>OUT</sub> =H (Vdd)

$$V_{OUT} = H (Vdd)$$








Vdd

G

P-MOS



#### **Circuit Description:**

This is an inverter with a filter on the input to cause it to change more slowly. It shows that there is a spike in current across the inverter when the input is in transition, causing power consumption whenever the gate changes state.


http://www.falstad.com/circuit/e-cmosinverterslow.html

Vdd


P-MOS


## Realizacije CMOS tranzistorja:


2D - Planar



3D - TriGate











## Realizacije CMOS tranzistorja:

32 nm Planar Transistors 22 nm Tri-Gate Transistors










#### Razvoj tranzistorjev v najsodobnejših vezjih:

prehod iz vodoravne (2D) v navpično obliko (3D) -> manjša površina, večja gostota !!!





#### Prednosti:

- majhna statična poraba (red velikosti nA)
- odpornost na šum
- omogoča VLSI

#### Slabosti:

- dinamična poraba (preklop-tokovna špica, frekvenca)
- statična poraba (v VLSI št. tranzistorjev)


## 2.2.2.3 Tipična TTL in CMOS NAND vrata


http://www.falstad.com/circuit/e-ttlnand.html

http://www.falstad.com/circuit/e-cmosnand.html











#### 2.2.2.4 Pomnilne celice


- RS zapah ("bistabil"):
  - □ <a href="https://goo.gl/8DBez8">https://goo.gl/8DBez8</a>
- RS zapah in urin signal (nivo):
  - □ <a href="https://goo.gl/9D36nW">https://goo.gl/9D36nW</a>





#### 2.2.2.4 Pomnilne celice


- Sinhronski D flip-flop (statična pomnilna celica) :
  - □ 2 RS zapaha s protifaznim urinim signalom
  - primer spodaj reagira ob negativni fronti






#### 2.2.2.4 Pomnilne celice

## SRAM (Statični RAM) pomnilniška celica



## DRAM (Dinamični RAM) pomnilniška celica




http://www.falstad.com/circuit/e-dram.html


## M

## 2.2.3 Napetostni nivoji za visok in nizek logični nivo

Stanji 0 in 1 sta v digitalnih elektronskih vezjih predstavljeni z velikostjo napetosti na vhodu v vezje oziroma na izhodu iz vezja proti masi (GND = 0V)









- V<sub>IH</sub> (V Input High): Napetost med vhodom
   vezja in maso, če je na vhodu stanje logična 1
- V<sub>IL</sub> (V Input Low): Napetost med vhodom vezja in maso, če je na vhodu stanje logična 0

- V<sub>OH</sub> (V Output High): Napetost med izhodom vezja maso, če je na vhodu stanje logična 1
- V<sub>OL</sub> (V Output Low): Napetost med izhodom vezja in maso, če je na vhodu stanje logična 0
















# M

# 2.2.4 Napajalne napetosti

■ TTL: Vcc=+5V

■ LV-TTL Vcc=+3.3V

■ CMOS:


□ C Vdd= +3V .. +15V

 $\square$  HCT,ACT(TTL) Vdd= +5V (+-10%)

■ Trend: nižanje napajalne napetosti...

# 2.2.5 Odpornost proti šumu

- ŠUM.. neželen motilni signal
- Izvori :
  - □ v sistemu (presluh, odboj)
  - □ zunanji:
    - brezžični (EMC, EM sevanja),
    - žični (el. omrežje, motnje)



## Šumna imuniteta


- □ Določanje po načelu "Worst Case"
- □ Pomembno tudi trajanje (<0.5t<sub>p</sub>)
- □ Tipično so razmere precej boljše od WC ->


# Predmet VIN – meritve odboji


(LV2) - Merjenje odbojev na liniji


## Primerjava: Simulacija (LTSpice)

Napetost se že pravilno porazdeli, z










Funkcijski generator

Vsrc


Rser


# Primerjava: Meritve z osciloskopi



MINE 1.000

Tine 200,0ns 0-1






[1V/razdelek]

## Predmet VIN – meritve presluhi

## Primeri meritev presluha – UTP kabel


Na sosednji parici (linija B) izmerite napetostne nivoje bližnjega presluha  $u_p(0,t) = u_{pb}(t)$  na vhodu linije in


ni odbojev 248 mV brez zaklj. bližja stran 520 mV brez zaklj. obe 336 mV



daljnega presluha  $u_p(l,t) = u_{pd}(t)$  na izhodu linije,

ni odbojev -120 mV








# 2.2.5 Odpornost proti šumu

Typical response of a logic gate to a variable (analog) input voltage

# Tipične razmere:

## TTL vezja:

- "1" ~ 3.4V, "0" ~0.1V
- preklopni prag tipično 1.3V
- $\blacksquare$  tip. ŠI = min(1.3-0.1,3.4-1.3)V=1.2V




## CMOS (TTL kompatibilna):

- □ "1" ~ 5V in "0" ~ 0V
- □ preklopni prag pa tipično 2,5V
- $\Box$  tip. ŠI = min (5-2.5,2.5-0)V =2.5V

# 2.2.6 Obremenljivost digitalnih vezij (FANOUT)

# Določanje obremenljivosti v obeh log. stanjih



 $FANOUT = min (I_{OL}/I_{IL}, I_{OH}/I_{IH})$ 

GND (0V)


# 2.2.6 Obremenljivost digitalnih vezij (FANOUT)

## Def.: Koliko vhodov lahko vežemo na 1 izhod...

# TTL:

#### IZHOD (Max. vrednosti):


| Tip\Max | I <sub>OL</sub> [mA] | I <sub>OH</sub> [mA] | Družina |
|---------|----------------------|----------------------|---------|
| 74      | 16                   | -0.4                 | TTL     |
| 74LS    | 8                    | -0.4                 | TTL     |
| 74HCT   | 4                    | -4                   | CMOS    |
| 74ACT   | 24                   | -4                   | CMOS    |



### VHOD (Max. vrednosti):

 $FANOUT = min (I_{OL}/I_{IL}, I_{OH}/I_{IH})$ 

| Tip\Max | I <sub>IL</sub> [mA] | I <sub>IH</sub> [mA] | Družina             |
|---------|----------------------|----------------------|---------------------|
| 74      | -1.6                 | 0.04                 | stand. TTL breme    |
| 74LS    | -0.4                 | 0.02                 | stand. LS-TTL breme |
| 74HCT   | -0.001               | 0.001                | CMOS                |
| 74ACT   | -0.001               | 0.001                | CMOS                |





## 2.2.6 Obremenljivost digitalnih vezij

## Določanje obremenljivosti:

## TTL:

 $\Box$  74:  $\min (I_{OL}/I_{IL}, I_{OH}/I_{IH}) = \min (10, 10) = 10$ 

□ 74LS:  $\min(I_{OL}/I_{IL}, I_{OH}/I_{IH}) = \min(20, 20) = 20$ 

## CMOS

- □ vhodi tokovno praktično ne <u>obremenjujejo izhoda</u> na katerega so priključeni:
- obstaja pa omejitev zaradi <u>kapacitivnosti</u>



# 2.2.7 Povezovanje vezij iz različnih družin

#### Potencialna neskladja:


- logični napetostni nivoji
- obremenljivost
- napajalna napetost
- hitra, počasna vezja

# Reševanje:

prilagoditve, vmesniki, zamenjave...



# 2.2.8 Časovni parametri digitalnih vezij



# 2.2.8 Časovni parametri digit. vezij

#### **ZAKASNITEV VEZJA** (»Propagation time«- t<sub>p</sub>):

 čas, ki preteče od trenutka ko se spremeni napetostni nivo na vhodu vezja, do trenutka, ko se ta sprememba odrazi na izhodu

#### **OSTALI VPLIVI**

- VPLIV KAPACITIVNOSTI:
  - □ na zakasnitev vezja vpliva tudi kapacitivnost na izhodu vezja
  - vpliva bolj na zakasnitev kot napetostne nivoje
- VPLIV POVEZAV: vsled napredka povečujemo št. tranz. in s tem zmanjšujemo dimenzijo tranzistorjev in tudi povezav:
  - □ + večja hitrost delovanja (manjši tranz.)
  - □ slabše lastnosti povezav (večje število, manjše dimenzije)

# 2.2.9 Neuporabljeni vhodi/izhodi

Pravila za neuporabljene vhode oziroma izhode:

- neuporabljen vhod v vezje:
  - □ TTL in CMOS: mora biti obvezno priključen na 0 ali 1.
- cel element neuporabljen
  - □ TTL: lahko nepovezan
  - □ CMOS: neuporabljene celotne elemente v CMOS vezjih moramo povezati na 0 ali 1

## 2.2.10 Katero družino izbrati?


#### Pravila:

- Pravilo izbire družine:
  - □ priporoča se CMOS
    - HC
    - če potrebujemo hitrost -> AC, nove poddružine
    - če povezujemo s TTL -> nove poddružine s T na koncu
- Pravilo izbire hitrosti:
  - □ "ravno prav hitro"!?

#### 2.2.10 Katero družino izbrati?

## Texas Instruments: Logic Guide 2017

http://www.ti.com/lit/sg/sdyu001ab/sdyu001ab.pdf




© 2022, R.Rozman- FRI


# 2.2.10 Katero družino izbrati?

Fairchild Logic: Logic Guide 2017

https://www.mouser.com/catalog/supplier/librar y/pdf/FairchildLogic.pdf

Output Rise and Fall Time\*





Outp

EVT (B)
EVT (1c)
VCX\*(1)
VCX\*(1)
VCX\*(1)
VCX\*(1)
VCX\*(1)
VCX\*(1)
VCX (B)
VCX\*(C)
VCX\*(

FASTi

FAST

AS

ALS

# 2.2.11 Načrtovanje in gradnja dig. sistemov Video:

"Complete PCB Cycle Design to Production"

https://www.youtube.com/watch?v=bgBjub85TT4

# Postopek:

- □ Zasnova
  - sest.deli, "lepila", tehnologija, družina…
- □ Načrtovanje
  - razporeditev,povezave,PCB
- Gradnja
  - PCB, vgradnja elementov, spajkanje, preizkušanje

# 2.2.11 Načrtovanje in gradnja dig. sistemov

- "Worst Case" načelo načrtovanja
  - □ podatkovne listine ("datasheets"):
    - min, max, typ,
  - □ tipične razmere ("typ") na srečo dosti boljše
- Vpliv povezovalnih žic
  - □ večja gostota, hitrost, manjše dimenzije, večje razdalje...

# 2.2.11 Načrtovanje in gradnja DS - SN7400

#### recommended operating conditions (see Note 3)

|     |                           |     | SN5400 |      |      | SN7400   |                 | LINUT |
|-----|---------------------------|-----|--------|------|------|----------|-----------------|-------|
|     |                           | MIN | NOM    | MAX  | MIN  | NOM      | MAX             | UNIT  |
| VCC | Supply voltage            | 4.5 | 5      | 5.5  | 4.75 | <u>5</u> | 5.25            | V     |
| VIH | High-level input voltage  | 2   |        |      | 2    |          |                 | V     |
| VIL | Low-level input voltage   |     |        | 8.0  |      |          | 8.0             | V     |
| IOH | High-level output current |     |        | -0.4 |      |          | <del>-0.4</del> | mA    |
| IOL | Low-level output current  |     |        | 16   |      | ·        | <mark>16</mark> | mA    |

# electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

|                 |                  |                         |                            |     | SN5400 |      |     | SN7400 |                 |      |
|-----------------|------------------|-------------------------|----------------------------|-----|--------|------|-----|--------|-----------------|------|
| PARAMETER       |                  | TEST CONDITIO           | NS+                        | MIN | TYP§   | MAX  | MIN | TYP§   | MAX             | UNIT |
| VIK             | $V_{CC} = MIN,$  | I <sub>I</sub> = −12 mA |                            |     |        | -1.5 |     |        | -1.5            | V    |
| V <sub>OH</sub> | $V_{CC} = MIN,$  | $V_{IL} = 0.8 V$ ,      | $I_{OH} = -0.4 \text{ mA}$ | 2.4 | 3.4    |      | 2.4 | 3.4    |                 | V    |
| V <sub>OL</sub> | $V_{CC} = MIN,$  | $V_{IH} = 2 V$ ,        | $I_{OL}$ = 16 mA           |     | 0.2    | 0.4  |     | 0.2    | 0.4             | V    |
| IĮ              | $V_{CC} = MAX$ , | $V_{I} = 5.5 V$         |                            |     |        | 1    |     |        | 1               | mA   |
| (IH)            | $V_{CC} = MAX$ , | V <sub>I</sub> = 2.4 V  | _                          |     |        | 40   |     | ·      | 40              | μA   |
| <u>IIL</u>      | $V_{CC} = MAX$ , | $V_{I} = 0.4 V$         |                            |     |        | -1.6 |     |        | <del>-1.6</del> | mA   |


#### switching characteristics, $V_{CC} = 5 \text{ V}$ , $T_A = 25^{\circ}\text{C}$ (see Figure 1)

| PARAMETER           | FROM<br>(INPUT) | TO<br>(OUTPUT) | TEST CONDITIONS                         |     | UNIT |                 |     |
|---------------------|-----------------|----------------|-----------------------------------------|-----|------|-----------------|-----|
|                     | (INFO1)         | (001F01)       | <i>}</i>                                | MIN | TYP  | MAX             |     |
| ( <sup>t</sup> PLH) | A or B          | ٧              | $R_1 = 400 \Omega, \qquad C_1 = 15  pF$ |     | 11   | 22              | ns  |
| (t <sub>PHL</sub> ) | AGIB            | '              | TYL = 400 22, OL = 13 pi                |     | 7    | <mark>15</mark> | 115 |

# 2.2.11 Načrtovanje in gradnja dig. sistemov

# Prikaz vpliva povezovalnih žic na preneseni signal: Primer signala na koncu 2.5Gb povezave

# Signal Transmission



OR – 2 – Povzetki predavanj

© 2022, R.Rozman-FRI

# Predmet VIN – simulacija vpliva linije na signal

## Prikaz vpliva frekvence signala na prenos po liniji


Lastnosti električnih linij - model električne linije

Prenosno električno linijo lahko predstavimo s poenostavljenim


modelom:  $\begin{array}{c} R \\ \\ C \end{array} = \begin{array}{c} C \\ \\ G \end{array}$ 

Pri idealni liniji je upornost R = 0 in tudi prevodnost med vodnikoma G = 0 (upornost med vodnikoma je R =  $\infty$ ).

$$f_{siq} = 25 \text{ MHz}$$



 $F_{sig} = 2.5 GHz$ 



# 2.3 Razvoj tehnologije

## Neenakomeren po področjih, različni vidiki:


- 2.3.1 Naraščanje števila tranz. na čipu
- 2.3.2 Hitrost in poraba, moč
- 2.3.3 Naraščanje zmogljivosti
- 2.3.4 Razmerje med frekvenco ure in močjo
- 2.3.5 Pojav paralelizma

#### 2.3.1 Naraščanje števila tranz. na čipu

#### Moore's Law: The number of transistors on microchips doubles every two years

Our World in Data

Moore's law describes the empirical regularity that the number of transistors on integrated circuits doubles approximately every two years. This advancement is important for other aspects of technological progress in computing – such as processing speed or the price of computers.



Data source: Wikipedia (wikipedia.org/wiki/Transistor\_count)

OurWorldinData.org – Research and data to make progress against the world's largest problems.

Licensed under CC-BY by the authors Hannah Ritchie and Max Roser.

# 2.3.1 Naraščanje števila tranz. na čipu

Naraščanje št. tranz. pribl. sorazmerno s kvadratom zmanjševanja "feature size"

AMD tehnologije (mikroarhitekture): Intel tehnologije (mikroarhitekture): 14 nm: 14 nm: ZEN (2017)Broadwell (2014)Skylake (2015)12 nm: Kaby Lake, ZEN+ (2018)Coffee Lake (2017) 10 nm: 7 nm: Cannon Lake (2018)ZEN 2 (2019)Ice Lake (2019)Tiger Lake-11th (2020)ZEN 3 (2020)Intel 7: (2022)5 nm: Raptor Cove ZEN 4 (2022)

#### Procesorji

| Processor                                                                     | MOS transistor count                      | Date of introduction | Designer | MOS<br>process<br>(nm) | Area (mm²)                                           | Transistor<br>density, tr./mm <sup>2</sup> |
|-------------------------------------------------------------------------------|-------------------------------------------|----------------------|----------|------------------------|------------------------------------------------------|--------------------------------------------|
| Apple A16 (ARM64 SoC)                                                         | 16,000,000,000 <sup>[154][155][156]</sup> | 2022                 | Apple    | 4 nm                   | ?                                                    | ?                                          |
| Apple M2 (deca-core 64-bit<br>ARM64 SoC, SIMD, caches)                        | 20,000,000,000 <sup>[153]</sup>           | 2022                 | Apple    | 5 nm                   | ?                                                    | ?                                          |
| IBM Telum dual-chip module<br>(2×8 cores, 2×256 MB cache)                     | 45,000,000,000 <sup>[151]</sup> [152]     | 2022                 | IBM      | 7 nm<br>(Samsung)      | 1060 mm <sup>2</sup>                                 | 42,450,000                                 |
| AMD Epyc 7773X (Milan-X)<br>(multi-chip module, 64 cores, 768<br>MB L3 cache) | 26,000,000,000 + Milan <sup>[150]</sup>   | 2022                 | AMD      | 7 & 12 nm<br>(TSMC)    | 1352 mm <sup>2</sup> (Milan + 8×36) <sup>[150]</sup> | ?                                          |
| Apple M1 Ultra (dual-chip module, 2×10 cores)                                 | 114,000,000,000 <sup>[2][3]</sup>         | 2022                 | Apple    | 5 nm                   | 840.5 mm <sup>2[148]</sup>                           | 135,600,000                                |
| Power10 dual-chip module (30<br>SMT8 cores or 60 SMT4 cores)                  | 36,000,000,000 <sup>[149]</sup>           | 2021                 | IBM      | 7 nm                   | 1204 mm <sup>2</sup>                                 | 29,900,000                                 |
| Apple M1 Max (10-core, 64-bit)                                                | 57,000,000,000 <sup>[147][145]</sup>      | 2021                 | Apple    | 5 nm                   | 420.2 mm <sup>2[148]</sup>                           | 135,600,000                                |
| Apple M1 Pro (10-core, 64-bit)                                                | 33,700,000,000 <sup>[145]</sup>           | 2021                 | Apple    | 5 nm                   | 245mm <sup>2[146]</sup>                              | 137,600,000                                |

# 2.3.1 Naraščanje števila tranz. na čipu

#### Namenski sistemi

| Device<br>type \$                                  | Device page 1              | Transistor count  | Date of introduction \$ | Designer(s) + | Manufacturer(s) ◆ | MOS<br>process ◆ | Area ♦                 |
|----------------------------------------------------|----------------------------|-------------------|-------------------------|---------------|-------------------|------------------|------------------------|
| Deep<br>learning<br>engine /<br>IPU                | Wafer<br>Scale<br>Engine 2 | 2,600,000,000,000 | 2020                    | Cerebras      | TSMC              | 7 nm             | 46,225 mm <sup>2</sup> |
| Deep<br>learning<br>engine /<br>IPU                | Wafer<br>Scale<br>Engine   | 1,200,000,000,000 | 2019                    | Cerebras      | TSMC              | 16 nm            | 46,225 mm <sup>2</sup> |
| Deep<br>learning<br>engine /<br>IPU <sup>[g]</sup> | Colossus<br>GC2            | 23,600,000,000    | 2018                    | Graphcore     | TSMC              | 16 nm            | ~800 mm <sup>2</sup>   |

# Primerjava vrst

|      |                                |                      | -                                                          |
|------|--------------------------------|----------------------|------------------------------------------------------------|
| Year | Component                      | Name                 | Number of MOSFETs<br>(in billions)                         |
| 2022 | microprocessor<br>(commercial) | M1 Ultra             | 114 (dual-die SoC; entire M1 Ultra is a multi-chip module) |
| 2022 | GPU                            | Nvidia H100          | 80                                                         |
| 2020 | DLP                            | Colossus Mk2 GC200   | 59.4                                                       |
| 2020 | any IC chip                    | Wafer Scale Engine 2 | 2600 (wafer-scale design)                                  |
| 2022 | Flash memory                   | Micron's V-NAND chip | 5333 (stacked package of 3D NAND dies)                     |

#### **GPU**

| Procesor              | MOS transistor count | Date of introduction | Designer(s) | Manufacturer(s) | MOS<br>process | Area      | Transistor<br>density, tr./mm <sup>2</sup> | Ref   |  |
|-----------------------|----------------------|----------------------|-------------|-----------------|----------------|-----------|--------------------------------------------|-------|--|
| AD104 Ada<br>Lovelace | 35,800,000,000       | 2022                 | Nvidia      | TSMC            | 4 nm           | 294.5 mm² | 121,560,000                                | [217] |  |
| AD103 Ada<br>Lovelace | 45,900,000,000       | 2022                 | Nvidia      | TSMC            | 4 nm           | 378.6 mm² | 121,240,000                                | [217] |  |
| AD102 Ada<br>Lovelace | 76,300,000,000       | 2022                 | Nvidia      | TSMC            | 4 nm           | 608.4 mm² | 125,411,000                                | [216] |  |
| GH100 Hopper          | 80,000,000,000       | 2022                 | Nvidia      | TSMC            | 4 nm           | 814 mm²   | 98,280,000                                 | [215] |  |
| MI250X<br>Aldebaran   | 59,000,000,000       | 2021                 | AMD         | TSMC            | 6 nm           | N/A       | ?                                          | [214] |  |
| Navi 24               | 5,400,000,000        | 2022                 | AMD         | TSMC            | 6 nm           | 107 mm²   | 50,470,000                                 |       |  |

# 2.3.2 Hitrost in poraba, moč

## Povečevanje hitrosti delovanja:

- prva aproksimacija :
  - □ narašča linearno z zmanjševanjem "feature size"


### Ne velja zaradi:

- slabšanja lastnosti povezovalnih žic
- naraščanja dinamične porabe tranzistorjev:

Moč = 0.5 x Kapac.breme x Napetost<sup>2</sup> x Frek.preklopov


Poraba moči se povečuje tudi zaradi puščanja tranzistorjev pri nižjih napetostih – zato nepotrebne dele izklapljamo!

#### 2.3.3 Naraščanje zmogljivosti procesorjev od leta 1986




#### 2.3 Razvoj tehnologije

#### 2.3.4 Frekvenca ure in moč mikroprocesorjev



#### 2.3.4 Frekvenca ure in moč mikroprocesorjev Intel x86 čez 10 generacij




1982-2004:

- 300x povečanje frekv. ure
- 30x povečanje moči (???)

Kako je to mogoče? -> nižanje napajalne napetosti...

#### Analiza splošnih trendov

#### 50 Years of Microprocessor Trend Data



Original data up to the year 2010 collected and plotted by M. Horowitz, F. Labonte, O. Shacham, K. Olukotun, L. Hammond, and C. Batten New plot and data collected for 2010-2021 by K. Rupp

Vir: https://raw.githubusercontent.com/karlrupp/microprocessor-trend-data/master/50yrs/50-years-processor-trend.png

# 2.3.5 Pojav paralelizma

Poraba?

"... Dve jedri porabita manj kot eno dvakrat hitrejše ..."

#### Zakaj?

- V zadnjih desetletjih:
- □ osnovna hitrost vezij (log.vrat) se poveča zelo malo
- □ št. elementov na čipu se poveča precej več

#### Večjedrni mikroprocesorji (multiprocesorji, multiračunalniki, ...)

| Procesor         | Intel<br>Core<br>Nehalem | AMD<br>Phenom II<br>Thuban | Intel<br>Core i7<br>Gulftown | IBM<br>Power 6 | Sun Ultra<br>Sparc T2<br>Niagara 2 | i9-7980X<br>(09/2017) | Ryzen<br>5900X<br>(2020) | i9-11900K<br>(2021) | i9-<br>12900K<br>(2021) | Ryzen<br>7900X<br>(2022) |
|------------------|--------------------------|----------------------------|------------------------------|----------------|------------------------------------|-----------------------|--------------------------|---------------------|-------------------------|--------------------------|
| Število jeder    | 4                        | 6                          | 6                            | 2              | 8                                  | 10                    | 12                       | 8                   | 8                       | 12                       |
| Frekvenca<br>ure | 2,667 GHz                | 3,2 GHz                    | 3,33 MHz                     | 4,7 GHz        | 1,4 GHz                            | 3.3-4.3 GHz           | 3.7-4.8 GHz              | 2.5-5.3 GHz         | 2.4-5.1                 | 4.5-4.7                  |
| Moč (TDP)        | ~100 W                   | 152 W                      | 130W                         | ~100 W ?       | 84 W                               | 140 W                 | 105 W                    | 125W                | 125W                    | 170W                     |

## Izbrane novosti

Deep Learning at the Speed of Light


ightmatter bets that optical computing can solve Al's

efficiency problem

# A Quantum Speedup for the Fast Fourier

Quantum computers will turbocharge the algorithm that

# ODBYE, DTHERBOARD. HELLO, LICON-INTERCONNECT silicon-interconnect fabric will make computers smaller and more powerful



#### The Future of Deep Learning Is Photonic

Reducing the energy needs of neural networks might require computing with light

New Optical Switch up to 1000x Faster Than

**Transistors** > "Optical accelerator" devices could one day soon turbocharge tailored applications

BY CHARLES Q. CHOI | 15 OCT 2021 | 2 MIN READ | A

FEATURE

#### Supersize Al

Cerebras's silicon-wafer-size chip boasts 2.6 trillion transistors



|   | Name                  | Number of MOSFETs<br>(in billions) |
|---|-----------------------|------------------------------------|
| r | M1 Max                | 57                                 |
|   | Colossus Mk2 GC200    | 59.4                               |
|   | GA100 Ampere          | 54                                 |
|   | Samsung's V-NAND chip | 2000                               |
|   | Wafer Scale Engine 2  | 2600                               |
|   |                       |                                    |

Vir: https://spectrum.ieee.org/magazine/



## Viri in dodatna gradiva

- Dodatna literatura :
  - □ P. Bulič: Osnove digitalnih vezij
    - Zapiski pri predmetu ORS (Organizacija Računalniških Sistemov)
- Podatkovna listina: sn74ls00
- Prikaz načrtovanja in produkcije tiskanih vezij (PCB) matičnih plošč
  - □ Complete PCB Cycle Design to Production (4 min)
  - □ How Motherboards Are Made (2019) (14min)