MISO

reset WE

clk WD[31:0] ADDR[31:0]

rx_length_i RTL_ROMO A[11:0]

tx_length_i RTL_ROMO A[11:0]

x_start0_i!=RTL_NEQ O

I0[1:0]
I1[1:0]

rx_length_i__0 RTL_MUX

I0 S=1'b1

I1 S=default O S

tx_length_i__0 RTL_MUX

I0 S=1'b1

I1 S=default O S

x_start_i__1 RTL_MUX

I0 S=1'b1

I1 S=default O S

rx_length_reg[7:0] RTL_REG_SYNC C

CED Q

RST

tx_length_reg[7:0] RTL_REG_SYNC C

CED Q

RST

x_start_i RTL_ROMO A[11:0]

state2_i__0

!=RTL_NEQ O

I0[7:0]

I1[7:0] state2_i!=RTL_NEQ O

I0[7:0]

I1[7:0] x_start_i__0 RTL_MUX

I0 S=1'b1

I1 S=default O S

x_start_i__2 RTL_MUX

I0 S=1'b1

I1 S=default O S

state1_i RTL_OR

I0

I1 O

x_start_reg RTL_REG_SYNC C

CED Q

RST

state0_i RTL_AND

I0

I1 O rx_bits_i RTL_MUX

I0 S=2'b00
I1 S=2'b01
I2 S=2'b10

I3 S=default O
S[1:0]

tx_bits_i RTL_MUX

I0 S=2'b00
I1 S=2'b01
I2 S=2'b10

I3 S=default O
S[1:0]

rx_bits_i__0 RTL_MUX

I0 S=1'b1

I1 S=default O S

tx_bits_i__0 RTL_MUX

I0 S=1'b1

I1 S=default O S

rx_bits_reg[6:0] RTL_REG C

CED Q

tx_bits_reg[6:0] RTL_REG C

CED Q

state1_i__0 +RTL_ADD

I1

I0[6:0] O[6:0]

state1_i__1 +RTL_ADD

I0[6:0]

I1[6:0] O[6:0]

state0_i__0 >=RTL_GEQ O

I0[6:0]
I1[6:0]

state_i__0 RTL_MUX

I0 S=1'b0

I1 S=default O S

state_i__1 RTL_MUX

I0 S=1'b1

I1 S=default O S

clk_cnt0_i +RTL_ADD

I1

I0[6:0] O[6:0]

state_i__2 RTL_MUX

I0 S=2'b00
I1 S=2'b01
I2 S=2'b10

I3 S=default O
S[1:0]

state_i RTL_MUX

I0[1:0] V=B"01", S=2'b00
I1[1:0] V=B"10", S=2'b01
I2[1:0] S=2'b10

I3[1:0] S=default O[1:0] S[1:0]

clk_cnt_i RTL_MUX S

I0[6:0] S=1'b1

I1[6:0] S=default O[6:0]

state_reg[1:0] RTL_REG_SYNC C

CED Q

RST

clk_cnt_i__0 RTL_MUX

I0[6:0] S=2'b00

I1[6:0] S=2'b01 O[6:0] S[1:0] clk_cnt_i__1 RTL_MUX

I0 S=2'b00
I1 S=2'b01
I2 S=2'b10

I3 S=default O
S[1:0]
clk_cnt_reg[6:0] RTL_REG_SYNC C

CED Q

RST

tick_i =RTL_EQO

I0[6:0]
I1[6:0] V=B"0110001"

bit_cnt_i__0 RTL_MUX

I0 S=1'b1

I1 S=default O S

bit_cnt_i__1 RTL_MUX

I0 S=2'b00
I1 S=2'b01
I2 S=2'b10

I3 S=default O

S[1:0] bit_cnt_i RTL_MUX

I0[6:0] S=2'b00

I1[6:0] S=2'b01 O[6:0] S[1:0]

bit_cnt_reg[6:0] RTL_REG_SYNC C

CED Q

RST

rx_data1_i >=RTL_GEQ O

I0[6:0]
I1[6:0]

rx_bit_in_byte0_i +RTL_ADD

I1

I0[2:0] O[2:0]

rx_bit_in_byte_i__1 RTL_MUX

I0 S=1'b0

I1 S=default O S

rx_bit_in_byte_i RTL_MUX

I0[2:0] S=3'b111

I1[2:0] S=default O[2:0] S[2:0]

rx_bit_in_byte_i__2 RTL_MUX

I0 S=1'b1

I1 S=default O S

rx_bit_in_byte_i__0 RTL_MUX

I0[2:0] S=2'b00

I1[2:0] S=2'b01 O[2:0] S[1:0]

rx_bit_in_byte_i__3 RTL_MUX

I0 S=2'b00
I1 S=2'b01
I2 S=2'b10

I3 S=default O
S[1:0]

rx_bit_in_byte_reg[2:0] RTL_REG_SYNC C

CED Q

RST

rx_byte_idx_i__0 RTL_ROMO A[2:0] rx_byte_idx_i__1 RTL_MUX

I0 S=1'b1

I1 S=default O S

rx_byte_idx_i__2 RTL_MUX

I0 S=1'b0

I1 S=default O S

rx_byte_idx_i__3 RTL_MUX

I0 S=1'b1

I1 S=default O S

rx_byte_idx0_i +RTL_ADD

I1

I0[2:0] O[2:0]

rx_byte_idx_i__4 RTL_MUX

I0 S=2'b00
I1 S=2'b01
I2 S=2'b10

I3 S=default O
S[1:0]

rx_byte_idx_i RTL_MUX

I0[2:0] S=2'b00

I1[2:0] S=2'b01 O[2:0] S[1:0]

rx_byte_idx_reg[2:0] RTL_REG_SYNC C

CED Q

RST

cur_byte_i RTL_MUX

I0 S=1'b0

I1 S=default O S

MOSI1_i <RTL_LT O

I0[6:0]

I1[6:0] *

rx_data1_i__0 RTL_MULT

I0[2:0]

I1[3:0] V=B"1000" O[6:0]

tx_sh_i__0 RTL_MUX

I0 S=1'b0

I1 S=default O S

cur_byte_i__0 RTL_MUX

I0 S=1'b1

I1 S=default O S

rx_data0_i__0 RTL_BMERGE

DATA[31:0]

I[7:0] O[31:0] S[31:0]

tx_data_i RTL_ROMO A[11:0]

tx_sh_i__1 RTL_MUX

I0 S=1'b1

I1 S=default O S

rx_data_i__0 RTL_MUX

I0[31:0] S=3'b111

I1[31:0] S=default O[31:0] S[2:0]

cur_byte_i__1 RTL_MUX

I0 S=2'b00
I1 S=2'b01
I2 S=2'b10

I3 S=default O
S[1:0]

tx_data_i__0 RTL_MUX

I0 S=1'b1

I1 S=default O S

rx_data_i__1 RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

tx_sh_i__2 RTL_MUX

I0 S=2'b00
I1 S=2'b01
I2 S=2'b10

I3 S=default O

S[1:0] cur_byte_i__2 RTL_MUX

I0 S=1'b1

I1 S=default O S

tx_data_reg[31:0] RTL_REG_SYNC C

CED Q

RST

rx_data_i__2 RTL_MUX S

I0[31:0] S=1'b0

I1[31:0] S=default O[31:0]

tx_sh_i__3 RTL_MUX

I0 S=1'b1

I1 S=default O S

tx_sh_i RTL_MUX

I0[31:0] S=2'b00

I1[31:0] S=2'b01 O[31:0] S[1:0]

cur_byte_reg[7:0] RTL_REG C

CED Q

n/c

rx_data_i__3 RTL_MUX S

I0[31:0] S=1'b1

I1[31:0] S=default O[31:0]

tx_sh_reg[31:0] RTL_REG C

CED Q

n/c

rx_data0_i RTL_BMERGE

DATA[31:0]

I[7:0] O[31:0] S[31:0]

SCLK_i RTL_MUX

I0 S=1'b0

I1 S=default O S MOSI_i__1 RTL_MUX

I0 S=1'b1

I1 S=default O S CS_N_i RTL_MUX

I0 S=1'b1

I1 S=default O S MOSI_i RTL_MUX

I0 S=1'b1

I1 S=default O S MOSI0_i RTL_MUX

I0 S=1'b1

I1 S=default O S

rx_data_i__4 RTL_MUX

I0 S=2'b00
I1[31:0] S=2'b01
I2[31:0] S=2'b10

I3[31:0] S=default O[31:0] S[1:0] rx_data_i RTL_MUX

I0[31:0] S=2'b00

I1[31:0] S=2'b01 O[31:0] S[1:0]

SCLK_i__0 RTL_MUX

I0 S=2'b00
I1 S=2'b01

I2 S=2'b10 O

S[1:0] SCLK_i__1 RTL_MUX

I0 S=2'b00
I1 S=2'b01
I2 S=2'b10

I3 S=default O

S[1:0] MOSI_i__0 RTL_MUX

I0 S=2'b00

I1 S=2'b01 O

S[1:0] MOSI_i__2 RTL_MUX

I0 S=2'b00
I1 S=2'b01
I2 S=2'b10

I3 S=default O

S[1:0] CS_N_i__0 RTL_MUX

I0 S=2'b00

I1 S=2'b10 O

S[1:0] CS_N_i__1 RTL_MUX

I0 S=2'b00
I1 S=2'b01
I2 S=2'b10

I3 S=default O
S[1:0]

rx_data_reg[31:0] RTL_REG_SYNC C

CED Q

RST

SCLK_reg RTL_REG_SYNC C

CED Q

RST

MOSI_reg RTL_REG_SYNC C

CED Q

RST

CS_N_reg RTL_REG_SYNC C

CED Q

SET

RD_i

RTL_MUX

I0[31:0] S=12'b010000000000
I1[31:0] S=12'b010000000100
I2[31:0] S=12'b010000000101
I3[31:0] S=12'b010000000110
I4[31:0] S=12'b010000001000

I5[31:0] S=default O[31:0] S[11:0]

SCLK

MOSI

CS_N

RD[31:0]