

VARP v11 발표·논문 방어 스터디팩

이 자료는 수치를 외우기보다 왜 질문이 바뀌었고, 무엇을 만들었으며, 어떤 조건에서만 유효한지 설명하도록 돕는다.

30분 학습 순서

1. 한 장 요약과 개념 지도를 읽는다.
2. 슬라이드 순회의 14개 기억 문장을 소리 내어 말한다.
3. 예상 질문과 답변의 Q1~20과 적대적 질문을 답한다.
4. 모든 수치 앞에 분석 모델/RTL 시뮬레이션/직접 확인 중 하나를 붙인다.

답변 규칙

Work Stealing을 주인공으로 만들지 말고 시스템 구조의 조건부 수단으로 설명한다.

Gemma 1B는 K26 로컬 우선, 외부 8GB는 확장 후보라고 답한다.

페루프 논리 RTL과 미완성 GTH·MIG 물리 경로를 구분한다.

KiCad는 전체 보드가 아니라 참조 라우팅 쿠폰이라고 말한다.

한 장 요약

무엇을 만들었나

Kria K26이 연산·제어를 맡고 외부 Memory FPGA가 다채널로 가중치를 공급하는 확장 후보 구조를 설계했다. Work Stealing은 유휴 클러스터가 생길 때 데이터 이동 비용보다 이득이 큰 작업만 옮기는 보조 정책이다.

왜 필요한가

Gemma 3 1B INT8와 문맥 32K의 용량 모델은 2.43 GiB로 K26 4GB 안에 들어간다. 따라서 외부 8GB의 이유는 단순 용량이 아니라 더 큰 모델·긴 문맥·로컬 경합에서 가중치 공급을 실행 메모리와 분리할 가능성이다.

무엇을 확인했나

ONNX 7,837개 노드에서 토큰당 183개 투영을 찾아 802개 TileJob으로 변환했다. 대표 실제 가중치 타일 3개가 페루프 논리 RTL을 통과해 INT32 결과와 일치했다. 합성 편향 부하에서 S3 대 S1 TileJob p95 19.13%, p99 18.71%였다. Gemma 형상은 초기 배치에 따라 p95 효과가 +0.28%에서 19.79%까지 바뀌었다. 시험한 민감도에서 외부 후보는 K26 로컬 기준선을 이기지 못했다.

결론

Gemma 1B는 K26 로컬을 우선한다. 외부 메모리와 Work Stealing은 남은 불균형이 이동 비용보다 큰 확장 조건에서 다시 평가한다. 보드 성능·전력, 전체 가격, 제작 가능한 PCB는 주장하지 않는다.

개념 지도

Gemma 3 1B ONNX

└─ 7,837 nodes → 183 projections/token

└─ full-K, $N \leq 1024$ → 802 TileJobs/token

└─ qkv→o→gate/up→down→next layer

└─ 초기 배치 4층

└─ S1/S2/S3 비용 포함 분석

K26: scheduler + 4 compute clusters + MatVec

‡ 4 logical links

Memory FPGA 후보: 4 DDR3L channels + weight service

실제 타일 → DMA 요청 → DDR 응답 경계 → 논리 FIFO → MatVec → INT32 결과

GTH/MIG/CDC/packet/board timing → 후속 물리 구현

KiCad generic boundary coupon → NOT FOR FABRICATION

중심 판단은 "외부가 항상 빠르다"가 아니라 "어떤 확장 조건에서 로컬 기준선을 넘는다"이다.

논문 순회

I-III. 문제와 질문 전환

처음에는 외부 8GB를 용량 해법으로 보았지만 1B 용량 모델이 2.43 GiB임을 확인했다.
따라서 질문을 가중치 공급 분리와 다중 클러스터 활용으로 바꿨다.

IV-VI. 구조와 정책

K26은 계산 소유권, Memory FPGA는 데이터 공급 친화도를 맡는다. S1은 정적 로컬
큐, S2는 가장 오래된 작업 이동, S3는 대기 이득에서 가중치·활성값·부분합 이동
비용을 뺀다. 추가 전송은 실제 분석 서비스 시간에 들어간다.

V-VII. 실제 모델과 구현

토큰당 183개 투영을 의존성 있는 802개 출력 TileJob으로 나눈다. 대표 실제 타일
3개는 페루프 논리 RTL을 통과했다. 물리 GTH·MIG 경로와 보드 타이밍은 포함하지
않는다.

VIII. 결과와 결정

합성 편향 부하에서는 p95/p99가 줄지만 균형·채널 집중 조건에서는 이득이 없다.
Gemma 형상에서는 초기 배치에 따라 악화와 개선이 모두 나타난다. K26 로컬 기준선이
시험한 외부 후보보다 짧아 외부 구조의 채택은 보류한다.

IX-XI. 물리 범위와 결론

KiCad는 전체 보드가 아니라 일반 경계 라우팅 쿠폰이다. 기여는 역할 분리, 비용 포함
배치, 모델→RTL→KiCad 재현 흐름이다.

14장 슬라이드 순회

1. 연구 주제는 확장형 K26-Memory FPGA 공동설계다.
2. 필요성→구조→검증→채택 조건을 답한다.
3. 1B가 4GB에 들어가 질문을 용량에서 공급 분리로 바꿨다.
4. 부하 균형 이득이 이동 비용보다 큰가를 묻는다.
5. K26은 계산, Memory FPGA는 가중치 공급을 맡는다.
6. 실제 타일 3개가 페루프 논리 RTL을 통과했다.
7. 정적 큐는 지역성을 지키지만 유휴 클러스터를 만든다.
8. S3는 이동 비용이 이득보다 작을 때만 작업을 옮긴다.
9. 183개 투영을 의존성 있는 802개 TileJob으로 바꾼다.
10. 동일 작업·시드에서 정책만 바꾼 사건을 비교한다.
11. 효과는 부하 불균형과 초기 배치에 조건부다.
12. 병목은 큐에서 링크·메모리 서비스로 이동한다.
13. Gemma 1B는 K26 로컬 우선이며 KiCad는 참조 쿠폰이다.
14. 기여·한계·GitHub 재현 경로로 마친다.

용어집

용어 · 뜻

--- · ---

Prefill · 입력 문맥 전체를 병렬적으로 처리해 KV cache를 만드는 단계

Decode · 이전 KV를 재사용하며 다음 토큰을 한 개씩 생성하는 단계

Projection · attention/MLP의 선형변환; decode에서 가중치 재읽기 비중이 큼

MatVec · 행렬과 벡터의 곱; 이 artifact는 signed INT8 16×4 primitive를 사용

TileJob · 일부 K/N 범위와 주소·소유권·친화도를 가진 작업 단위

FCFS · 도착 순서 우선 처리

Work Stealing · 빈 worker가 다른 queue의 eligible job을 가져오는 정책

Locality cost · 원격 weight/activation/reduction/bundle mismatch의 모델 비용

p95/p99 · 지연 표본의 95/99 백분위; tail을 나타냄

Compute duty · 실제 compute cycle 비율

Reservation occupancy · dispatch 후 대기까지 포함한 cluster 예약 비율

Backpressure · downstream이 받을 수 없어 upstream 전송을 늦추는 흐름 제어

CDC · 서로 다른 clock domain 사이의 안전한 신호 전달

DDR channel/bank/row · 독립 채널, 내부 병렬 bank, bank 안의 row 주소 계층

DRAMsim3 · DRAM timing simulator; 본 repo의 snapshot은 replay와 결합되지 않음

SpinalHDL · Scala 기반 하드웨어 기술 언어

Verilator · HDL을 C++ 모델로 변환해 시뮬레이션하는 도구

ERC/DRC · 전기 규칙/배선 규칙 검사; 제작 가능성 전체를 보장하지 않음

구조와 데이터 흐름

역할 분리

K26은 TileJob 수락, 대기열 정책, DMA 명령, 네 연산 클러스터와 MatVec 결과를 관리한다. Memory FPGA 후보는 네 DDR3L 채널의 가중치 공급을 맡는다.

닫힌 논리 경로

작업 수락 → DMA 요청 FIFO → 채널 스케줄러 → DDR 응답 경계 → 논리 링크 FIFO → job ID 결합 → MatVec → 결과

대표 Gemma 타일 세 개가 이 경로를 통과했다. 응답이 없으면 MatVec 명령을 만들 수 없고 같은 응답은 한 번만 수락된다.

열린 물리 경로

GTH 직렬화, 레인 결합, CDC, 패킷, CRC, 크레딧, MIG/PHY, 실제 K26 커넥터와 보드 타이밍은 후속 범위다. 논리 페루프를 물리 링크 완료로 말하면 안 된다.

실험과 지표

합성 부하는 균형·편향·채널 집중·순간 집중·혼합 각 1,000개 작업과 시드

19/23/29/31/43을 사용한다. 같은 시드의 S1/S2/S3는 같은 작업 목록 해시를 가진다.

Gemma 평가는 토큰당 802개 TileJob, 보수적 단계 장벽과 토큰 직렬화를 사용한다.

기존 산술·라운드로빈·크기 균형·채널 친화 초기 배치를 비교한다.

p95와 p99는 의존성 해제 시점부터 TileJob 완료까지의 분포다. 사용자 요청 지연이나

기능적 텍스트 생성 시간이 아니다. 완료시간, 추가 링크 바이트, 원격 가중치와 함께

읽는다.

정상성 조건은 입력 ID와 완료 ID 집합 동일, duplicate 0, timeout false다.

전력·비용·채택 조건

저비용·저전력은 설계 목표다. 현재 전체 BOM, K26/FPGA/전원/PCB/조립 가격과 보드 전력 측정이 없으므로 달성을 주장하지 않는다.

K26 로컬 4.8/9.6/14.4 GB/s와 외부 네 채널 3.2/6.4/12.8 GB/s는 실측이 아니라 민감도 입력이다. 시험 범위에서는 외부 후보가 로컬 기준선을 이기지 못했다.

외부 후보를 다시 볼 조건은 더 큰 모델, 더 긴 문맥, 실제 K26 로컬 경합, 여러 클러스터에 독립 공급 경로가 필요한 경우다. 이후 동일 작업의 처리시간·보드 전력·전체 BOM을 함께 측정해야 한다.

KiCad와 물리 범위

현재 KiCad 자료는 K26 모듈과 Memory FPGA가 실장된 전체 보드가 아니다. J1/J2 일반 경계 커넥터, MLCC, 단일 DDR3L slice와 일부 GTH·기준 클록 배선을 둔 참조 라우팅 쿠폰이다.

footprint 29개, 라우팅된 GTH/refclk 관련 net 20개, 선언한 제한 범위 ERC/DRC 0을 확인했다. 이 값은 쿠폰 subset에만 적용된다.

정확한 MPN, K26 connector pinout, FPGA package·transceiver quad, 네 MIG bank, 전원 트리, 전체 배선, SI/PI/PDN/thermal/EMC와 제조 검사가 남아 있다. 항상 NOT FOR FABRICATION으로 표시한다.

주장 범위

직접 또는 RTL로 확인

Gemma ONNX 노드·투영 형상과 대표 실제 가중치 타일
대표 타일 3개의 페루프 논리 RTL 순서와 INT32 일치
KiCad 원본 객체와 제한된 쿠폰 검사

분석 모델

합성 부하 S1/S2/S3의 TileJob p95/p99·완료시간·이동량
Gemma 형상의 초기 배치 민감도
K26 로컬/외부 메모리 대역폭 민감도와 2.43 GiB 용량 모델

주장하지 않음

보드 실측 성능·전력·물리 링크 대역폭
기능적 Gemma 생성 또는 전체 모델 FPGA 실행
전체 가속기 가격·저전력 달성
제작 가능한 PCB·SI/PI/thermal closure

예상 질문과 답변

총 89문항이다. 먼저 짧게 답하고, 필요할 때 근거 파일과 주의할 해석을 덧붙인다.

Q01. 연구의 한 문장 질문은?

짧은 답: K26 계산부와 외부 Memory FPGA를 결합할 가치가 있는 조건, 그리고 작업 훔치기가 그 구조의 유효 연산을 줄이는 조건을 묻는다.

상세 답: Gemma 3 1B를 의존성 있는 TileJob으로 바꾸고, K26 로컬 기준선·초기 배치·큐 정책·원격 이동 비용을 함께 비교한다.

근거: paper/final/submission_manuscript.md — “I. 서론”, “VIII. 결과와 시스템 설계 결정”

주의할 해석: ‘외부 FPGA가 빠르다’로 바꾸면 보드 증거를 과장한다.

Q02. 왜 단순히 ‘메모리 대역폭이 중요하다’는 말보다 진전인가?

짧은 답: 병목을 대기열 정책과 검증 가능한 지표로 바꿨기 때문이다.

상세 답: 실제 그래프 기반 작업, p95/p99, 원격 전송량, 정확히 한 번 처리 조건과 다음 물리 관문을 연결했다.

근거: paper/final/submission_manuscript.md — “I. 서론”, “II. 관련 연구와 연구 공백”

주의할 해석: 알고리즘 신규성이나 최고 성능으로 과장하면 안 된다.

Q03. 핵심 기여 세 가지는?

짧은 답: 역할 분리 구조, 이동 비용을 포함한 동적 작업 배치, 모델→RTL→KiCad 재현 흐름이다.

상세 답: K26의 연산·제어와 Memory FPGA의 다채널 가중치 공급을 분리하고, 의존성·초기 배치·원격 서비스 비용을 포함해 정책을 비교했으며, 실제 타일의 논리 RTL 페루프와 참조 라우팅 쿠폰까지 연결했다.

근거: paper/final/submission_manuscript.md — “I. 서론”

주의할 해석: 완성 시스템 구현을 기여로 추가하면 과장이다.

Q04. 이 연구는 완성된 가속기인가?

짧은 답: 아니다.

상세 답: 작업 수락→DMA 요청→논리 메모리 응답→논리 링크 FIFO→작업 ID 결합→MatVec 결과의 RTL 경로는 닫혔다. 다만 GTH 직렬화, 클록 도메인 교차·크레딧, 실제 MIG/DDR 타이밍과 보드 계측은 아직 없다.

근거: docs/architecture.md

주의할 해석: 논리 페루프를 물리 GTH-DDR 페루프 또는 보드 구현으로 확대하면 안 된다.

Q05. 어떤 증거 유형이 있는가?

짧은 답: 직접 확인, RTL 시뮬레이션, 그래프 기반, 분석 모델, 미검증이다.

상세 답: 각 유형은 지원 가능한 주장과 금지 주장을 표 2에서 고정한다.

근거: docs/evidence.md; paper/final/submission_manuscript.md — “IV. K26-Memory FPGA 시스템 구조”, 표 2

주의할 해석: 유형을 생략하면 분석값이 실측처럼 들린다.

Q06. 결론을 한 문장으로 말하면?

짧은 답: S3는 불균형 조건의 후보이며 외부 메모리 채택은 실측 기준선까지 보류한다.

상세 답: 편향·혼합 부하의 꼬리 지연·전송량 이득은 분석 모델 결과이며 용량만으로 8 GiB 필요성을 지지하지 않는다.

근거: paper/final/submission_manuscript.md — “VIII. 결과와 시스템 설계 결정”, “IX. PCB 인터페이스 라우팅 쿠폰”

주의할 해석: ‘S3 채택 확정’으로 말하지 않는다.

Q07. 증거 경계를 왜 함께 제시하는가?

짧은 답: 연구의 중심 기여는 아니지만 분석·RTL·물리 쿠폰의 효력을 구분하기 위해서다.

상세 답: 그래프, RTL, 분석 모델, 물리 제안의 연결 여부를 명시해 다음 실험을 선택할 수 있다.

근거: docs/evidence.md

주의할 해석: 한계를 단순한 미완성 변명으로 축소하지 않는다.

Q08. 가장 중요한 다음 실험은?

짧은 답: 동일 Gemma 작업으로 K26 로컬 메모리 기준선을 보드에서 먼저 측정하는 것이다.

상세 답: 그 다음 GTN, 클록 도메인 교차, 크레딧, 패킷과 MIG를 논리 페루프에 붙이고, 정확성·유효 대역폭·꼬리 지연·전력을 로컬 기준선과 같은 조건에서 측정한다.

근거: docs/architecture.md

주의할 해석: 바로 보드 성능 수치를 약속하지 않는다.

Q09. Prefill이란?

짧은 답: 입력 문맥을 처리해 KV cache를 만드는 단계다.

상세 답: 여러 토큰을 병렬 계산할 여지가 크고 Attention의 행렬 연산 형태가 Decode와 다르다.

근거: study/04_glossary.md

주의할 해석: 본 결과를 prefill 성능으로 확대하지 않는다.

Q10. Decode란?

짧은 답: 이전 KV를 사용해 다음 토큰을 순차 생성하는 단계다.

상세 답: 작은 배치에서는 투영 가중치를 반복 전송하므로 메모리와 대기열의 꼬리 지연이 중요해진다.

근거: paper/final/submission_manuscript.md — “I. 서론”, “III. 온디바이스 가속기의 설계 목표”

주의할 해석: decode-32와 context-32K를 혼동하지 않는다.

Q11. Decode-32와 context-32K의 차이는?

짧은 답: 32개 생성 토큰과 KV 길이 32,768의 차이다.

상세 답: Decode-32는 의존성 있는 802 TileJob/토큰을 32번 직렬 반복한 25,664 TileJob이고, context-32K는 KV와 실행 여유를 포함한 용량 산술 조건이다.

근거: paper/final/submission_manuscript.md — “III. 온디바이스 가속기의 설계 목표”, “V. Gemma 3 1B 작업의 하드웨어 매핑”

주의할 해석: 둘을 같은 부하 길이로 말하면 계산 의미가 바뀐다.

Q12. 투영 작업 부하는 무엇인가?

짧은 답: Attention과 MLP의 선형변환 작업이다.

상세 답: q/k/v/o 104, gate/up/down 78, lm_head 1로 토큰당 183개다.

근거: paper/final/submission_manuscript.md — “V. Gemma 3 1B 작업의 하드웨어 매핑”

주의할 해석: 전체 ONNX 노드가 모두 투영이라고 말하지 않는다.

Q13. MatVec는 무엇인가?

짧은 답: 행렬 타일과 벡터의 곱이다.

상세 답: 현재 RTL 연산 모듈은 부호 있는 INT8 16×4 입력을 INT32 누산 결과로 계산한다.

근거: paper/final/submission_manuscript.md — “V. Gemma 3 1B 작업의 하드웨어 매핑”;
hw/src/main/scala/varp/compute/ComputeCluster.scala; hw/src/main/scala/qk/DecodeMatVecInt8.scala

주의할 해석: 전체 투영 연산기나 모델 실행으로 확대하지 않는다.

Q14. 타일 분할이 필요한 이유는?

짧은 답: 큰 투영을 제한된 연산·메모리 단위로 나누기 위해서다.

상세 답: TileJob이 K/N 범위, 주소와 선호 채널·링크 묶음을 보존한다.

근거: paper/final/submission_manuscript.md — “V. Gemma 3 1B 작업의 하드웨어 매핑”

주의할 해석: 현재 타일 시험 입력이 전체 배치를 검증했다고 말하지 않는다.

Q15. INT8과 INT4의 차이는?

짧은 답: 가중치 비트폭과 표현 범위가 다르다.

상세 답: INT4는 저장·전송량을 더 줄일 수 있지만 묶음 배치, 스케일, 정확도와 RTL 데이터 경로 검증이 별도로 필요하다.

근거: paper/final/submission_manuscript.md — “V. Gemma 3 1B 작업의 하드웨어 매핑”; study/04_glossary.md

주의할 해석: 이 연구 자료가 INT4를 구현했다고 말하지 않는다.

Q16. 실제 타일 결과 일치 3/3은 무엇을 증명하는가?

짧은 답: 세 실제 16×4 가중치 타일의 RTL 산술 일치를 증명한다.

상세 답: 외부 데이터 오프셋에서 읽고 타일별 대칭 INT8로 양자화한 값이 INT32 기준 결과와 일치했다.

근거: paper/final/submission_manuscript.md — “V. Gemma 3 1B 작업의 하드웨어 매핑”

주의할 해석: 모델 전체 정확도나 K26 타이밍을 증명하지 않는다.

Q17. ONNX 그래프 노드 수는?

짧은 답: 7,837개다.

상세 답: 해시로 고정된 연구 자료의 protobuf 그래프 목록에서 얻은 그래프 기반 수치다.

근거: paper/final/submission_manuscript.md — “V. Gemma 3 1B 작업의 하드웨어 매핑”

주의할 해석: 다른 모델 버전에 일반화하지 않는다.

Q18. 토큰당 투영 수는?

짧은 답: 183개다.

상세 답: Attention 104, MLP 78, lm_head 1의 합이다.

근거: paper/final/submission_manuscript.md — “V. Gemma 3 1B 작업의 하드웨어 매핑”

주의할 해석: 실제 가속기가 183개를 실행했다는 뜻은 아니다.

Q19. 모델 가중치가 저장소에 있는가?

짧은 답: 없다.

상세 답: 목록, 해시와 획득 안내서만 공개하며 가중치는 릴리스에서도 제외한다.

근거: models/ACQUISITION.md; models/LICENSE_NOTES.md

주의할 해석: 재배포 권한이 있다고 암시하지 않는다.

Q20. 183개 투영과 802개 TileJob의 차이는?

짧은 답: 투영은 그래프 연산 단위이고 TileJob은 하드웨어가 처리할 K/N 타일 단위다.

상세 답: 토큰당 밀집 투영 183개를 $N \leq 1024$ 와 전체 K 범위의 작업으로 나누면 802 TileJob이 된다. 최종 결론은 구형 호스트 지연값에 기대지 않는다.

근거: paper/final/submission_manuscript.md — “V. Gemma 3 1B 작업의 하드웨어 매핑”;
results/model_level/gemma3_1b_dependency_manifest.json

주의할 해석: 투영 수를 실행 작업 수로 그대로 사용하지 않는다.

Q21. TileJob의 핵심 필드는?

짧은 답: 작업 식별자, 범위, 주소, 지역성과 소유권 정보다.

상세 답: 작업 ID, 도착 시점, 계층·연산, 활성값·가중치·출력 주소, K/N, 선호 채널·링크 묶음, 우선순위, 이동 가능 표시를 가진다.

근거: paper/final/submission_manuscript.md — “IV. K26-Memory FPGA 시스템 구조”

주의할 해석: Python 모델과 RTL의 소유권 정의가 완전히 같다고 말하지 않는다.

Q22. 연산 경로의 닫힌 구간은?

짧은 답: 작업 수락→DMA 요청→논리 응답→논리 링크 FIFO→작업 ID 결합→MatVec 결과다.

상세 답: ClosedLoopVirtualPrototypeTop은 실제 Gemma INT8 타일 세 개에 대해 DMA 응답 뒤에만 계산을 시작하고 INT32 기준 결과까지 작업 식별자를 보존한다.

근거: docs/architecture.md

주의할 해석: 논리 응답 주입을 실제 DDR3L 읽기나 GTH 전송으로 부르지 않는다.

Q23. 메모리 명령 경로는 무엇을 하는가?

짧은 답: 외부 요청을 채널·뱅크 대기열을 거쳐 명령으로 내보낸다.

상세 답: 페루프 상위 모듈에서는 명령과 작업 ID를 보존한 뒤 시험 응답 경계에서 데이터를 주입한다. 물리 MIG/DDR 제어기와 타이밍은 아직 연결하지 않았다.

근거: docs/architecture.md

주의할 해석: 완전한 DDR 제어기나 DMA로 부르지 않는다.

Q24. 링크 경로는 무엇을 하는가?

짧은 답: 응답 데이터를 선택한 링크 묶음의 논리 FIFO로 전달한다.

상세 답: 페루프 상위 모듈에서 데이터와 작업 ID가 MatVec까지 이어지지만, GTH 래퍼·패킷 구성·크레딧·클록 도메인 교차는 후속 물리 구현 범위다.

근거: docs/architecture.md

주의할 해석: 실제 유효 대역폭을 측정했다고 말하지 않는다.

Q25. 왜 TileJob 대기열과 전송 FIFO를 분리하는가?

짧은 답: 작업 배치와 바이트 이동의 원인을 분리하기 위해서다.

상세 답: 전자는 실행 소유권, 후자는 크레딧·역압과 전송 시점을 결정한다.

근거: paper/final/submission_manuscript.md — “IV. K26-Memory FPGA 시스템 구조”

주의할 해석: 대기열 개선을 링크 개선으로 등치하지 않는다.

Q26. 역압(Backpressure)이란?

짧은 답: 뒤쪽 단계가 받을 수 없을 때 앞쪽 전송을 늦추는 흐름 제어 현상이다.

상세 답: 현재 논리 경로는 Stream/FIFO의 준비·유효 신호 기반 역압을 구현했다. 물리 링크의 크레딧 흐름 제어와 클록 도메인 교차는 아직 구현하지 않았으며, 작업 대기열 불균형과도 다른 원인이다.

근거: study/04_glossary.md

주의할 해석: 논리 FIFO 역압을 물리 GTH 링크의 크레딧·클록 도메인 교차 구현으로 확대하지 않는다.

Q27. CDC란?

짧은 답: 서로 다른 클록 도메인 사이의 안전한 전달이다.

상세 답: 동기화 회로나 비동기 FIFO와 준안정성 분석이 필요하다.

근거: docs/architecture.md

주의할 해석: 단순 FIFO를 클록 도메인 교차 완료로 간주하지 않는다.

Q28. DDR channel/bank/row의 관계는?

짧은 답: 채널은 독립 인터페이스, 뱅크는 내부 병렬 단위, 행은 뱅크 안에서 열린 데이터 단위다.

상세 답: 주소 매핑과 행 적중 여부가 서비스 시간과 경합을 바꾼다.

근거: paper/final/submission_manuscript.md — “IV. K26-Memory FPGA 시스템 구조”; study/04_glossary.md

주의할 해석: 핀 전송률을 유효 대역폭으로 말하지 않는다.

Q29. 네 채널 대역폭 산술값은?

짧은 답: $4 \times 16\text{비트} \times 800\text{ MT/s}$ 를 가정하면 6.4 GB/s다.

상세 답: 6.4 GB/s는 이 특정 핀 구성의 오버헤드 전 산술값이다. 12.8 GB/s는 더 넓거나 빠른 외부 구성을 가정한 별도의 민감도 지점이며, 둘 다 실측값이 아니다.

근거: paper/final/submission_manuscript.md — “IV. K26-Memory FPGA 시스템 구조”; results/capacity/README.md

주의할 해석: 실측 유효 대역폭으로 인용하지 않는다.

Q30. FIFO란?

짧은 답: 먼저 들어온 항목을 먼저 처리하는 대기열이다.

상세 답: S1 로컬 FCFS는 지역성을 보존하지만 편향 부하에서 유향 상태를 만들 수 있다.

근거: paper/final/submission_manuscript.md — “VI. 다중 대기열과 지역성 인식 작업 재분배”

주의할 해석: 중앙 FIFO의 물리 비용이 0이라고 가정하지 않는다.

Q31. S0는 무엇인가?

짧은 답: 이상적 전역 FIFO 기준선이다.

상세 답: 불균형의 참고 하한을 주지만 중재·팬아웃·교차 연결 비용과 원격 저장을 단순화한다.

근거: docs/calibration.md; results/experiments/scheduler_controlled.csv

주의할 해석: 실제 RTL 구현이나 최적 구현으로 부르지 않는다.

Q32. S1은 무엇인가?

짧은 답: 원래 클러스터의 로컬 FIFO만 사용하는 정적 정책이다.

상세 답: 원격 이동이 없지만 편향 부하에서 다른 클러스터가 유향 상태일 수 있다.

근거: paper/final/submission_manuscript.md — “VI. 다중 대기열과 지역성 인식 작업 재분배”

주의할 해석: 모든 조건에서 나쁜 정책이라고 일반화하지 않는다.

Q33. S2는 무엇인가?

짧은 답: 유향 클러스터가 가장 오래된 실행 가능 작업을 훔치는 정책이다.

상세 답: 대기 시간을 우선해 균형을 개선하지만 원격 전송량이 커질 수 있다.

근거: paper/final/submission_manuscript.md — “VI. 다중 대기열과 지역성 인식 작업 재분배”

주의할 해석: 지역성 인식 정책이라고 부르지 않는다.

Q34. S3는 무엇인가?

짧은 답: 대기 시간과 지역성 비용을 함께 보는 작업 흠치기 정책이다.

상세 답: 점수는 원격 가중치, 활성값, 부분합 소유자, 링크 묶음 불일치를 반영한 하나의 설계 지점이다.

근거: paper/final/submission_manuscript.md — “VI. 다중 대기열과 지역성 인식 작업 재분배”

주의할 해석: 새로운 최적 알고리즘으로 주장하지 않는다.

Q35. 작업 흠치기가 RTL에 구현됐는가?

짧은 답: 제한된 스케줄러 RTL과 검증용 시험 경로에 구현됐다.

상세 답: 별도 스케줄러 RTL 시험에서 작업 소유권 이동과 정확히 한 번 완료를 검증했고, 페루프 상위 모듈에서는 실제 Gemma 타일의 DMA-응답-MatVec 작업 ID 보존을 검증했다. 두 시험은 아직 하나의 물리 GTH/MIG 실행으로 합쳐지지 않았다.

근거: paper/final/submission_manuscript.md — “VII. 구현과 평가 방법”; hw/src/test/scala/varp/

주의할 해석: Gemma 전체가 DDR과 링크를 거쳐 실행됐다고 말하지 않는다.

Q36. 지역성 점수는 어떻게 쓰는가?

짧은 답: 대기 시간에서 이동 관련 비용을 빼 후보를 고른다.

상세 답: 양수 임계값과 계수는 보장되지 않은 설계 지점이며 민감도 한계가 있다.

근거: paper/final/submission_manuscript.md — “VI. 다중 대기열과 지역성 인식 작업 재분배”

주의할 해석: 보편적 최적값이라고 부르지 않는다.

Q37. S3가 항상 S0보다 좋은가?

짧은 답: 아니다.

상세 답: S0는 중앙 공유 비용을 생략한 이상적 참고선이다. 최종 채택 판단은 S0 우열이 아니라 실제 가능한 S1/S2/S3와 K26 로컬 기준선 사이에서 한다.

근거: docs/calibration.md; results/experiments/scheduler_controlled.csv

주의할 해석: S0의 원격 전송량 0 B를 물리 측정으로 사용하지 않는다.

Q38. 왜 S3가 S0보다 느릴 수 있는가?

짧은 답: 로컬 큐, 실행 가능성, 지역성 비용이 선택을 제한하기 때문이다.

상세 답: S0는 중앙 중재·팬아웃·교차 연결·원격 저장 비용을 대부분 생략한 이상 참고선이기 때문이다.

근거: results/experiments/paired_policy_effects.csv; docs/calibration.md

주의할 해석: 분산 구조의 물리 열세가 증명됐다고 말하지 않는다.

Q39. S3가 균형 부하에서 이득이 없는 이유는?

짧은 답: 대기열 불균형이 없어 작업을 훔칠 필요가 없기 때문이다.

상세 답: 다섯 동일 시드의 짝 비교에서 S3 대 S1 p95 효과가 0%였고 불필요한 작업 훔치기도 발생하지 않았다.

근거: paper/final/submission_manuscript.md — “VIII. 결과와 시스템 설계 결정”

주의할 해석: 다른 균형 부하까지 동일하다고 일반화하지 않는다.

Q40. 채널 집중 조건에서 이득이 없는 이유는?

짧은 답: 대기열보다 메모리 채널 병목이 지배하기 때문이다.

상세 답: 다섯 동일 시드의 짝 비교에서 S3 대 S1 p95 효과가 0%였다. 실행 위치를 바꿔도 같은 메모리 집중을 피하지 못했기 때문이다.

근거: paper/final/submission_manuscript.md — “VIII. 결과와 시스템 설계 결정”

주의할 해석: 실제 DDR 채널 집중 측정으로 부르지 않는다.

Q41. p95란?

짧은 답: 표본의 95%가 그 이하인 지연 경계다.

상세 답: 느린 5%가 시작되는 꼬리 지연 지표로 대화형 지연을 평균보다 잘 드러낸다.

근거: results/experiments/paired_policy_effects.csv; docs/calibration.md

주의할 해석: 단일 실행의 최악값과 같다고 말하지 않는다.

Q42. p99를 함께 보는 이유는?

짧은 답: 더 극단적인 꼬리 지연을 확인하기 위해서다.

상세 답: S3 대 S1에서 편향 부하 p99는 18.71%, 혼합 부하 p99는 16.92% 감소했다. S3 대 S2 차이는 각각 약 1.69%, 1.89%로 비교 기준에 따라 해석이 달라진다.

근거: paper/final/submission_manuscript.md — “VIII. 결과와 시스템 설계 결정”

주의할 해석: 작은 차이를 보드 유의성으로 과장하지 않는다.

Q43. 완료시간과 p95의 차이는?

짧은 답: p95는 개별 꼬리 지연 분포, 완료시간은 마지막 작업 종료다.

상세 답: S3는 p95를 줄이면서 큰 마지막 작업 때문에 완료시간을 소폭 늘릴 수 있다.

근거: paper/final/submission_manuscript.md — “VIII. 결과와 시스템 설계 결정”

주의할 해석: p95 개선을 전체 완료시간 개선으로 등치하지 않는다.

Q44. 연산 동작률은 무엇인가?

짧은 답: 실제 연산 사이클의 전체 클러스터 시간 비율이다.

상세 답: 실제 MAC 동작에 가까운 정의지만 분석 모델에서 계산한 서비스 시간 값이다.

근거: results/experiments/paired_policy_effects.csv; docs/calibration.md

주의할 해석: 실제 FPGA 활용률 보고서로 부르지 않는다.

Q45. 예약 점유율은 무엇인가?

짧은 답: 배치부터 대기과 연산 완료까지 예약된 비율이다.

상세 답: 링크·메모리 대기가 포함되어 0.99여도 연산기가 99% 동작한 것은 아니다.

근거: results/experiments/paired_policy_effects.csv; docs/calibration.md

주의할 해석: 활용률이라는 축약어만 쓰지 않는다.

Q46. 미예약 유향 시간이란?

짧은 답: 클러스터가 예약되지 않은 사이클 수다.

상세 답: 연산 유향과 달리 예약 중 메모리·링크 대기는 포함하지 않는다.

근거: results/experiments/paired_policy_effects.csv; docs/calibration.md

주의할 해석: 전력 유향 시간으로 직접 사용하지 않는다.

Q47. 완전 중첩 모델은?

짧은 답: 링크와 메모리를 동시에 시작해 둘 중 큰 값으로 데이터 준비 시점을 둔다.

상세 답: 서비스 경계의 낙관적 가정이며 물리 트랜잭션 타이밍이 아니다.

근거: results/experiments/paired_policy_effects.csv; docs/calibration.md

주의할 해석: 실제 중첩 구현 증거로 말하지 않는다.

Q48. 순차 모델은?

짧은 답: 링크와 메모리 서비스를 직렬로 더한다.

상세 답: 경계 민감도이며 편향 부하에서 S2/S3 순위가 뒤집힐 수 있다.

근거: results/experiments/service_overlap_sensitivity.csv; docs/calibration.md (논문 본문의 핵심 결론과 분리한 보조 분석)

주의할 해석: 실제 하드웨어가 순차라는 증거는 아니다.

Q49. 왜 S3가 S0보다 항상 우수하지 않은가?

짧은 답: 정책 목표와 비용 정의가 다르기 때문이다.

상세 답: S3는 실제 가능한 로컬 큐에서 지역성을 지키며 불균형을 줄이고, S0는 중앙 공유 비용을 이상화한 참고선이므로 목표와 비용 경계가 다르다.

근거: docs/calibration.md; results/experiments/scheduler_controlled.csv

주의할 해석: S3의 구조적 필요성을 확정하지 않는다.

Q50. 편향 부하에서 S1→S3 p95 변화는?

짧은 답: 19.13% 감소다.

상세 답: 동일한 1,000개 작업과 시드 다섯 개를 짝지어 계산한 효과의 중앙값이다. 절대 사이클보다 짝 비교 비율을 채택 근거로 사용한다.

근거: results/experiments/paired_policy_effects.csv

주의할 해석: 보드 지연 감소로 말하지 않는다.

Q51. 혼합 부하에서 S1→S3 p95 변화는?

짧은 답: 17.70% 감소다.

상세 답: 동일 작업·동일 시드 다섯 쌍의 중앙값이며, 다른 부하에 자동으로 일반화하지 않는다.

근거: results/experiments/paired_policy_effects.csv

주의할 해석: 다른 부하에 일반화하지 않는다.

Q52. S2→S3 원격 가중치 변화는?

짧은 답: 편향 부하 35.49%, 혼합 부하 22.60% 감소다.

상세 답: 동일 작업·동일 시드 짝 비교의 중앙값이다. S2는 가장 오래된 실행 가능 작업, S3는 지역성 비용까지 반영하므로 이동량 차이가 생긴다.

근거: results/experiments/paired_policy_effects.csv; paper/final/submission_manuscript.md — “VIII. 결과와 시스템 설계 결정”

주의할 해석: 실제 링크 전송량으로 말하지 않는다.

Q53. S3 완료시간의 상충 관계는?

짧은 답: S2보다 편향 부하는 0.01% 길고 혼합 부하는 0.93% 짧다.

상세 답: 두 차이 모두 작으며, 꼬리 지연과 전송량 개선이 마지막 완료시간의 일관된 개선을 보장하지 않음을 보인다.

근거: paper/final/submission_manuscript.md — “VIII. 결과와 시스템 설계 결정”

주의할 해석: S3가 모든 지표를 개선한다고 말하지 않는다.

Q54. 프로세스 반복 3회의 의미는?

짧은 답: 동일 시드의 결정성 검사다.

상세 답: 독립 표본 수가 아니라 재실행 결과 동일성을 확인한다.

근거: results/experiments/paired_policy_effects.csv; docs/calibration.md

주의할 해석: n=15로 통계 표본을 부풀리지 않는다.

Q55. 시드 수는?

짧은 답: 합성 부하 하위 집합에서 5개다.

상세 답: 부하별 고정 시드 19, 23, 29, 31, 43의 중앙값을 사용한다.

근거: results/experiments/paired_policy_effects.csv; docs/calibration.md

주의할 해석: Gemma 재생도 5개 시드를 썼다고 말하지 않는다.

Q56. 분석 사이클과 RTL 사이클이 같은가?

짧은 답: 아니다.

상세 답: 분석은 기본 64 MAC/사이클, 현재 RTL은 64 MAC의 요청부터 완료까지 65사이클이어서 발행률 차이가 65배다.

근거: docs/calibration.md; paper/final/submission_manuscript.md — “VII. 구현과 평가 방법”

주의할 해석: 분석 사이클을 FPGA 클록에 직접 환산하지 않는다.

Q57. Python과 RTL 스케줄러 의미가 같은가?

짧은 답: 완전히 같지 않다.

상세 답: 원래 위치 정의, 피해 대기열 후보, 지역성 비용, 배치 폭이 다르다.

근거: docs/model_rtl_contract.md; paper/final/submission_manuscript.md — “VII. 구현과 평가 방법”

주의할 해석: 동일 구현 교차검증이라고 과장하지 않는다.

Q58. 정확히 한 번 처리 조건은?

짧은 답: 입력, 배치, 완료 작업 ID 집합이 같고 중복이 0이다.

상세 답: 누락·중복을 숨긴 지연 개선이 아닌지 확인하는 정상성 관문이다.

근거: docs/model_rtl_contract.md; evidence/waveforms/work_stealing_events.csv

주의할 해석: 전체 DMA 경로 경로 정확히 한 번 처리로 확대하지 않는다.

Q59. DRAMsim3는 무엇을 하는가?

짧은 답: DDR 타이밍 제약을 사이클 수준에서 모델링한다.

상세 답: 채널·뱅크·행 타이밍을 다루지만 공개 보존본은 Gemma 재생과 결합되지 않았다.

근거: docs/dramsim3.md (논문 본문의 핵심 결론과 분리한 보조 분석)

주의할 해석: 보존본을 재현 가능한 종단 간 결과라 하지 않는다.

Q60. DRAMsim3 결과가 에너지에 합산됐는가?

짧은 답: 아니다.

상세 답: 사이클 단위 결합이 없어 Gemma의 토큰당 에너지에 포함하지 않는다.

근거: docs/dramsim3.md; results/power_cost/README.md (보조 분석)

주의할 해석: 보존본을 현재 실행 결과로 말하지 않는다.

Q61. 실제 전력을 측정했는가?

짧은 답: 아니다.

상세 답: Vivado 배치·배선 및 전력 보고서와 제작 보드 보정 측정이 없다.

근거: research/v11_research_freeze.md; results/power_cost/README.md

주의할 해석: 토큰당 에너지를 측정 전력으로 부르지 않는다.

Q62. 토큰당 에너지는 무엇인가?

짧은 답: 가정 범위의 동적 에너지 추정치다.

상세 답: MAC pJ, 링크 pJ/bit, DRAM 동적 에너지 식을 결합하고 리프레시·유휴·PHY·보드를 제외한다.

근거: results/power_cost/README.md (보조 분석)

주의할 해석: 전체 보드 에너지로 말하지 않는다.

Q63. 링크 에너지 민감도 범위는?

짧은 답: 비트당 24/51.2/120 pJ다.

상세 답: 하한·중앙·상한 가정으로 원격 전송량 민감도를 본다.

근거: results/power_cost/energy_category_model.csv; results/power_cost/energy_model_metadata.json (보조 분석)

주의할 해석: 실제 송수신기 측정값으로 말하지 않는다.

Q64. MAC 에너지 민감도 범위는?

짧은 답: INT8 MAC당 1/5/15 pJ다.

상세 답: 공정에 독립적인 설계 민감도이며 구현 전력 보고서가 아니다.

근거: results/power_cost/energy_category_model.csv; results/power_cost/energy_model_metadata.json (보조 분석)

주의할 해석: K26 소자의 보장값으로 인용하지 않는다.

Q65. 메모리 다이 비용 정규화 지표는?

짧은 답: DRAM 패키지 가격을 내부 다이 수로 나눈 산술이다.

상세 답: 베어 다이 견적이나 전체 BOM이 아니라 용량·비용 민감도용 정규화다.

근거: cost/memory_die_price_snapshot.csv; results/power_cost/README.md (보조 분석)

주의할 해석: 구매 가능한 다이 가격이라고 말하지 않는다.

Q66. 가격 조사 시점 자료의 한계는?

짧은 답: 시점·수량·유통사에 따라 변한다.

상세 답: 2026-07-31 수량 1개 기준 Mouser/DigiKey 조사 자료이므로 조달 전 갱신해야 한다.

근거: cost/memory_die_price_snapshot.csv

주의할 해석: 현재 최저가나 양산가로 보장하지 않는다.

Q67. 왜 K26 로컬 DDR4만 쓰지 않는가?

짧은 답: 아직 외부 메모리 채택이 확정되지 않았다.

상세 답: 먼저 로컬 유효 대역폭·경합·전력 기준선을 측정해 외부 채널 분리 이득과 비교해야 한다.

근거: paper/final/submission_manuscript.md — “III. 온디바이스 가속기의 설계 목표”, “VIII. 결과와 시스템 설계 결정”

주의할 해석: 로컬 DDR4가 부족하다고 단정하지 않는다.

Q68. 왜 Gemma 1B가 4 GB에 들어가는데 외부 8 GB인가?

짧은 답: 용량 외의 대역폭·분리 가설을 검증하기 위한 후보이기 때문이다.

상세 답: 문맥 32K의 INT8 용량 2.4301 GiB는 명목 4 GB 안에 들어가므로 용량 논거는 기각된다.

근거: paper/final/submission_manuscript.md — “III. 온디바이스 가속기의 설계 목표”, “X. 논의와 한계”

주의할 해석: 8 GB가 필수라고 말하지 않는다.

Q69. 3B 모델을 실행했는가?

짧은 답: 아니다.

상세 답: 3B는 일반 용량·모델 분석일 뿐 실제 중단 간 실행 증거가 없다.

근거: docs/evidence.md; paper/final/submission_manuscript.md — “X. 논의와 한계”

주의할 해석: 용량 적합을 실행 성공으로 바꾸지 않는다.

Q70. 외부 8 GiB 후보의 물리 구성은?

짧은 답: 분석에서는 네 채널×2 GiB 후보로만 놓았다.

상세 답: 채널당 8 Gb×8 패키지 두 개라는 산술 후보를 사용했지만, 최종 메모리 밀도·랭크·부품 번호·전원·네 개 MIG 구성은 결정하거나 구현하지 않았다.

근거: paper/final/submission_manuscript.md — “IV. K26-Memory FPGA 시스템 구조”; results/capacity/README.md; hardware/kicad/k26_memory_reference/03_DDR3L_Four_Channel_Topology.kicad_sch

주의할 해석: 배선 완료 보드 구성으로 말하지 않는다.

Q71. KiCad 원본은 실제 객체인가?

짧은 답: 그렇다.

상세 답: 텍스트 그림만이 아니라 실제 회로도·PCB 원본과 렌더가 있다.

근거: hardware/kicad; paper/final/figures/paper_f07_kicad_coupon_render.png

주의할 해석: 실제 원본이 곧 제작 준비를 뜻하지 않는다.

Q72. ERC란?

짧은 답: 회로도 전기 규칙 검사다.

상세 답: 핀 유형, 연결과 선언 규칙을 검사하지만 SI/PI나 실동작은 보장하지 않는다.

근거: scripts/verify_k26_kicad.py

주의할 해석: ERC 통과를 기능 검증으로 부르지 않는다.

Q73. DRC란?

짧은 답: PCB 배선 규칙 검사다.

상세 답: 간격·폭 등 설정 규칙을 검사하지만 미배선과 제조·신호 무결성 전체를 대신하지 않는다.

근거: scripts/verify_k26_kicad.py

주의할 해석: 제한 DRC를 제작 승인으로 부르지 않는다.

Q74. PCB는 제작 준비 완료인가?

짧은 답: 아니다.

상세 답: 미배선 신호망 55개와 SI/PI/PDN, 열, EMC 및 FPGA 제약 관문이 남았다.

근거: paper/final/submission_manuscript.md — “IX. PCB 인터페이스 라우팅 쿠폰”;
study/08_kicad_and_physical_scope.md

주의할 해석: 제작을 권장하지 않는다.

Q75. KiCad 쿠폰이 증명하는 것은?

짧은 답: 실제 원본과 범위가 제한된 규칙 검사 가능성이다.

상세 답: 물리 제안의 형태와 일부 규칙을 검증하지만 닫힌 하드웨어 데이터 경로는 아니다.

근거: docs/evidence.md

주의할 해석: 완성 보드 기능으로 확대하지 않는다.

Q76. 55 미배선 신호망의 의미는?

짧은 답: 아직 물리 연결이 완결되지 않았다는 제작 차단 조건이다.

상세 답: 배선, 길이 정합과 후속 DRC가 필요하다.

근거: paper/final/submission_manuscript.md — “IX. PCB 인터페이스 라우팅 쿠폰”

주의할 해석: 단순 시각적 경고로 축소하지 않는다.

Q77. SI/PI/PDN은 각각 무엇인가?

짧은 답: 신호 무결성, 전원 무결성, 전력 분배망이다.

상세 답: 고속 신호 품질과 전원 안정성을 해석·측정하는 물리 검증 단계다.

근거: study/08_kicad_and_physical_scope.md

주의할 해석: ERC/DRC가 대신한다고 말하지 않는다.

Q78. 다음 물리 검증 순서는?

짧은 답: 배선→규칙 검사→SI/PI/PDN→FPGA 타이밍→제작→초기 구동→계측 순서다.

상세 답: 각 단계의 통과 기준을 만족한 뒤 다음으로 간다.

근거: study/08_kicad_and_physical_scope.md

주의할 해석: 검증 전 제작을 먼저 권하지 않는다.

Q79. 보드에서 가장 먼저 측정할 기준선은?

짧은 답: K26 로컬 메모리에서 동일 부하의 대역폭·꼬리 지연·전력을 측정한다.

상세 답: 분석 민감도 기준선은 이미 만들었지만, 외부 메모리 후보와 같은 추적·정확성 조건의 보드 측정이 있어야 채택 여부를 결정할 수 있다.

근거: `paper/final/submission_manuscript.md` — “VIII. 결과와 시스템 설계 결정”, “X. 논의와 한계”

주의할 해석: 최고 사양만으로 기준선을 대신하지 않는다.

Q80. 실제 링크 유효 대역폭을 아는가?

짧은 답: 아니다.

상세 답: 논리 RTL 데이터 흐름은 닫혔지만 GTH 래퍼, 패킷, 크레딧/클록 도메인 교차, MIG와 보드 계측이 없으므로 물리 링크 유효 대역폭은 알 수 없다.

근거: `docs/architecture.md`

주의할 해석: 4레인 후보를 측정 대역폭으로 바꾸지 않는다.

Q81. 제작 후 성공 기준은?

짧은 답: 정확성, 정확히 한 번 처리, 타이밍, 대역폭, 꼬리 지연, 보정 전력이다.

상세 답: 로컬 기준선과 동일 부하에서 결과 해시·ID 집합과 물리 계측을 함께 확인한다.

근거: `study/11_whiteboard_explanations.md`

주의할 해석: 부팅 또는 링크 고정만으로 성공이라 하지 않는다.

Q82. 모델 가중치 없이 어떻게 재현하는가?

짧은 답: 공개 합성 부하·시험 입력과 목록에 고정된 경로를 재현한다.

상세 답: 전체 그래프 추적은 사용자가 적절한 로컬 자료를 제공할 때만 해시를 검증해 생성한다.

근거: `models/ACQUISITION.md`; `Makefile`

주의할 해석: 가중치가 릴리스에 포함됐다고 말하지 않는다.

Q83. 공식 소스 ZIP과 GitHub 자동 ZIP 차이는?

짧은 답: 공식 ZIP은 소스 목록을 포함하고 자동 ZIP은 대체 파일 트리 검사를 쓴다.

상세 답: 둘 다 시험·출판 인덱스의 기본 동작을 확인할 수 있지만 체크섬 기반 재현은 공식 압축 파일이 기준이다.

근거: `README.md`; `scripts/test_source_archive.py`

주의할 해석: 자동 ZIP에 목록이 있다고 가정하지 않는다.

Q84. 재현 명령이 깨끗한 작업 트리를 요구하는 이유는?

짧은 답: 생성이 추적 파일을 바꾸지 않는지 확인하기 위해서다.

상세 답: Git 모드에서는 변경 내역과 작업 트리 상태, 압축 파일 모드에서는 목록·체크섬으로 오염을 검사한다.

근거: scripts/verify_clean_source.py; Makefile

주의할 해석: 단순 명령 성공만 재현 가능이라 부르지 않는다.

Q85. 근거를 답변마다 붙이는 이유는?

짧은 답: 청중이 주장을 원본까지 추적할 수 있게 하기 위해서다.

상세 답: 수치, 그림, 스크립트와 원본 표를 연결하면 기억 오류와 과장을 줄인다.

근거: release/evidence_index.md

주의할 해석: 포인터 없는 수치를 새 결과처럼 말하지 않는다.

Q86. 가장 위험한 발표 실수는?

짧은 답: 분석 수치를 보드 실측처럼 말하는 것이다.

상세 답: 항상 증거 유형과 제외 범위를 수치 앞뒤에 붙인다.

근거: study/09_claim_boundary.md

주의할 해석: '성능이 향상됐다'만 단독으로 말하지 않는다.

Q87. 질문에 답을 모를 때 어떻게 하는가?

짧은 답: 현재 증거로 결정 불가라고 말하고 다음 관문을 제시한다.

상세 답: 필요한 실험, 입력, 지표와 통과 기준을 구체적으로 답한다.

근거: study/12_interview_script.md

주의할 해석: 추정값을 즉석 실측처럼 만들지 않는다.

Q88. 이 연구 자료의 가장 강한 주장과 가장 약한 주장은?

짧은 답: 가장 강한 것은 범위가 고정된 출처·RTL 기능, 가장 약한 것은 물리 성능 추정이다.

상세 답: 그래프 해시와 결과 일치는 직접 확인·RTL 시뮬레이션 증거지만 에너지와 혼합 구조 지연은 가정 의존적이다.

근거: docs/evidence.md

주의할 해석: 모든 결과를 같은 신뢰도로 표현하지 않는다.

Q89. 90초 발표의 마지막 문장은?

짧은 답: 이번 민감도에서는 Gemma 1B는 K26 로컬을 우선하고, 외부 구조는 실제 경합과 확장 요구가 확인될 때 채택한다는 것이다.

상세 답: 계산·메모리 역할 분리, 이동 비용을 포함한 동적 배치, 모델→RTL→KiCad 재현 흐름을 기여로 정리하고 K26 로컬 실측과 GTH/MIG 물리 페루프를 다음 단계로 제시한다.

근거: presentation/final/outline.md, 슬라이드 14

주의할 해석: 완제품 출시 약속으로 끝내지 않는다.

화이트보드 설명

전체 구조 — 90초

왼쪽에 K26의 네 작업대, 오른쪽에 네 출고 창구를 가진 Memory FPGA를 그린다.
TileJob이 계산 위치와 가중치 위치를 연결한다. 1B는 K26 로컬 우선이고 외부는 확장 조건의 후보다.

Work Stealing — 60초

한 작업대의 줄이 길고 옆 작업대가 빈 그림을 그린다. S2는 가장 오래된 일을 가져오고
S3는 기다린 이득에서 부품 운반 비용을 뺀다. 양수일 때만 ownership을 옮긴다.

실제 모델 매핑 — 60초

7,837→183→802를 쓰고 qkv→o→MLP→다음 계층 장벽을 그린다. 다음 토큰은 lm_head
뒤에 열린다. p95는 이 TileJob 분포이지 사용자 요청 시간이 아니다.

논리 RTL과 물리 경계 — 60초

DMA 요청→응답 경계→논리 FIFO→MatVec을 실선으로, GTH/MIG/보드 타이밍을 점선으로
그린다. 대표 타일 3개 결과는 맞지만 물리 대역폭은 아직 모른다.

다음 검증 — 45초

K26 로컬 실측→GTH/CDC/패킷→MIG 한 채널→전체 보드 전력·비용 순서로 닫는다.

면접·심사 답변 스크립트

20초 소개

“K26이 연산하고 외부 Memory FPGA가 가중치를 공급하는 확장 후보 구조를 설계했습니다.
Gemma 실제 형상을 의존성 있는 TileJob으로 바꾸고, 데이터 이동 비용을 포함해
Work Stealing이 유효한 조건을 분석했습니다. Gemma 1B는 K26 로컬 우선이며,
외부 구조는 더 큰 모델과 실제 로컬 경합에서 다시 평가합니다.”

수치 답변 공식

“이 값은 [분석 모델/RTL 시뮬레이션/직접 확인]에서 [조건]으로 얻었습니다.
비교 기준은 [S1/S2/K26 로컬]이고, [보드 실측·사용자 요청 지연 등 제외 범위]로
확대하지 않습니다.”

모르는 질문

“현재 자료로는 결정할 수 없습니다. 다음 실험은 [구체 경로/측정]이고 통과 기준은
[정확성·타이밍·대역폭·전력]입니다.”

셀프 퀴즈

1. 왜 1B가 4GB에 들어가는데 외부 8GB를 연구했는가?
2. 이 연구의 시스템 중심 기여 세 가지는 무엇인가?
3. 토큰당 183개 투영이 802개 TileJob이 되는 이유는?
4. 단계·토큰 의존성을 어떻게 보존했는가?
5. 네 초기 배치가 필요한 이유는?
6. S1, S2, S3의 차이는?
7. 원격 복사 비용은 완료시간에 어떻게 들어가는가?
8. 합성 편향 부하의 p95/p99 결과는?
9. Gemma 기존 산술 배치와 채널 친화 배치 결과는 왜 다른가?
10. TileJob p95를 사용자 요청 지연이라 부르면 왜 안 되는가?
11. 페루프 논리 RTL과 열린 물리 경로를 그려라.
12. KiCad 쿠폰이 전체 보드가 아닌 근거는?
13. K26 로컬과 외부 후보의 다음 실측은 무엇인가?
14. 저비용·저전력 달성을 왜 아직 주장하지 않는가?

흔한 오해

오해 · 바로잡기

--- . ---

1B는 외부 8GB가 반드시 필요하다 · 2.43 GiB 용량 모델이므로 K26 로컬이 우선이다

외부 후보가 로컬보다 빠르다 · 시험한 분석 민감도에서는 로컬 기준선이 더 짧다

Work Stealing이 논문의 주인공이다 · 구조의 남은 불균형을 처리하는 조건부 수단이다

S3는 항상 빠르다 · Gemma 기존 산술 배치에서는 p95와 완료시간이 악화됐다

p95는 사용자 요청 지연이다 · 의존성 해제 뒤 TileJob 완료 분포다

32토큰은 병렬 decode다 · 단계와 토큰을 직렬화한 분석 반복이다

실제 타일 3개 일치는 전체 모델 실행이다 · 제한된 페루프 논리 RTL 정확성이다

페루프 RTL은 물리 GTH/MIG 완료다 · 직렬화·CDC·PHY·보드 타이밍은 후속 범위다

KiCad 렌더는 제작 가능한 보드다 · 일반 경계 라우팅 쿠폰이며 NOT FOR FABRICATION이다

저비용·저전력을 달성했다 · 전체 BOM과 보드 전력이 없어 목표로만 기술한다