Dummy Trench 설계에 따른 SiC Trench MOSFET 의 전계 재분포와 항복 특성 분석

[1] 이동석, [1] 김인화, [1] 김효경, [1,2] 김기현*,
[1] 전북대학교 전자정보공학부, [2] 전북대학교 전자공학부
E-mail: kihyun.kim@jbnu.ac.kr

Abstract

SiC Trench MOSFETs have attracted considerable attention as wide bandgap power devices. However, under high drain bias conditions, the electric field tends to concentrate at the trench bottom, leading to a reduction in breakdown voltage (BV) and degradation of gate oxide reliability. In this study, a novel dummy trench structure is introduced in the termination region to effectively redistribute the electric field away from the trench bottom and gate oxide. The effect of proposed structure was analyzed using TCAD simulations. With the optimized dummy trench configuration, the BV was improved by 135 V, while the on-resistance (R_{on}) and threshold voltage (V_{th}) exhibited only negligible changes. These results demonstrate that the proposed structure is a promising strategy for improving the BV–R_{on} trade-off in next-generation SiC trench MOSFETs.

Keywords: ***Silicon Carbide(실리콘 카바이드), Trench MOSFET(트렌치 모스펫), Gate oxide(게이트 산화막), Reliability(신뢰성), BV(항복 전압)***

1. 서론

SiC 는 Si 대비 넓은 밴드갭과 높은 항복 임계 전계, 우수한 열전도도를 기반으로 고온·고전압 환경에서 누설 전류를 줄이고 높은 전력 밀도를 구현할 수 있는 대표적인 와이드 밴드갭 전력반도체 재료이다[1-2]. 이러한 물성적 이점으로 인해 Si 기반 전력소자 대비 더 낮은 면적 온저항(R_{on})과 높은 항복 전압(BV)을 달성할 수 있어, 전기차 구동 인버터 및 고효율 전력변환 시스템 등 고전압 응용에서 핵심 소자로 활용이 확대되고 있다. 하지만 SiC MOSFET 은 낮은 채널 이동도로 인해 온저항 특성이 나쁘다는 한계를 가지고 있어, 이를 개선하기 위해 SiC 트렌치 MOSFET 구조가 제안되어 왔다[3]. 트렌치 구조는 채널 길이 단축과 셀 밀도 증가를 통해 채널 저항을 효과적으로 감소시키지만 오프 상태에서 드레인에 고전압이 인가될 때 트렌치 바닥 및 코너 부근에 전기장이 집중되기 쉬워 게이트 산화막에 높은 전계가 인가되고, 그 결과 산화막 열화 및 장기 신뢰성 저하와 BV 감소로 이어질 수 있다. 이러한 문제를 완화하기 위한 대표적 접근으로는 트렌치 바닥에 P-shield 층을 형성하여 산화막에 집중되는 전계를 완화하는 방법이 널리 보고되어 왔으며, 실제로 트렌치 바닥 산화막 전계를 유의미하게 저감하는 효과가 확인되었다[3]. 그러나 고전압 구동에서의 전계 집중 현상은 active cell 내부뿐 아니라 edge/termination 영역의 전계 분포에도 크게 좌우되므로, 높은 BV 확보를 위해서는 termination 영역의 최적화 설계가 필수적이다. 본 연구에서는 termination 영역에 dummy trench 구조를 도입하여, 오프 상태에서 active cell 트렌치 바닥 및 게이트 산화막에 집중되는 고전기장을 termination 방향으로 재분포시키는 설계를 제안하였다. 제안 구조의 전계 재분포 효과 및 BV 향상 특성은 TCAD 시뮬레이션을 통해 정량적으로 평가하였으며, DC 특성 분석을 통해 R_{on} 와 V_{th} 변화가 제한적임을 확인함으로써 차세대 SiC trench MOSFET 의 BV– R_{on} trade-off 개선 가능성을 검증하였다.

2. 본론

2.1 더미 트렌치 구조 특성 분석

TCAD 시뮬레이션의 신뢰도를 확보하기 위해, 기존 문헌에 보고된 SiC 트렌치 MOSFET 구조를 기준으로 시뮬레이션 보정(calibration)을 수행하였다. 보정 과정에서는 Shockley–Read–Hall(SRH) 및 Auger 재결합 모델, 페르미–디락 통계, 불완전 이온화 모델, 도핑 의존 이동도 모델, 그리고 Avalanche 항복을 고려한 Okuto–Crowell 모델을 적용하였다. 그 결과, 시뮬레이션 결과는 기존 문헌의 실험 및 시뮬레이션 데이터와 평균 오차율 3.15% 이내로 일치하여, 적용한 물리 모델의 타당성과 신뢰성을 확인하였다 (그림 1).



그림 1 기존 SiC 트렌치 MOSFET 구조에 대한 TCAD 모델 보정(Calibration) 결과

기존 구조와 더미 트렌치 구조의 전기적 특성 비교 결과는 그림 2 에 나타내었다. 제안된 더미 트렌치 구조는 기존 구조 대비 BV 가 약 48 V 향상된 반면, V_{th} 과 R_{on} 의 변화는 매우 미미하였다. 이는 더미 트렌치 구조가 오프 상태에서 전계 분포에 효과적으로 작용하여 항복 특성을 개선하는 반면, 온 상태에서는 채널 전도 특성에 거의 영향을 미치지 않음을 의미한다. 전력 소자의 종합적인 성능 평가를 위해 Baliga 성능 지수(BFOM = 4 x BV^2/R_{on})를 계산한 결과, 기존 구조 대비 7.52 에서 8.40 $kV^2.m\Omega^{-1}.cm^{-2}$ 로 향상되었다. 이는 제안된 구조가 전력 소자에서 핵심적인 BV-R_{on} 트레이드 오프를 효과적으로 완화할 수 있음을 시사한다.

2.2 더미 트렌치 구조의 최적화

더미 트렌치 구조의 전계 완화 효과를 극대화하기 위해, 더미 트렌치의 개수, 깊이, 간격, 폭, 그리고 깊이 다변화(depth-modulated) 구조에 대한 체계적인 최적화 시뮬레이션을 수행하였다. 시뮬레이션 결과, 총 5 개의 더미 트렌치를 적용하고 깊이를 1.5 / 1.6 / 1.5 / 1.6 / 1.5 um 로 교차 배열한 구조에서 가장 큰 BV 향상이 관찰되었다. 해당 구조에서 V_{th}, BV, R_{on} 은 각각 2.62 V, 1850 V, 1.6 mΩ으로 나타났으며, 기존 구조 대비 BV 는 크게 향상된 반면 V_{th} 와 R_{on} 의 변화는 관찰되지 않음을 확인하였다. 이는 깊이 다변화된 더미 트렌치 배열이 전계 피크를 특정 위치에 집중시키지 않고 효과적으로 분산시키기 때문으로 판단된다. BFOM 계산 결과 또한 기존 구조의 7.52 에서 8.36 $kV^2.m\Omega^{-1}.cm^{-2}$ 로 향상된 것을 확인하였다 (그림 2).



그림 2 기존 구조와 더미 트렌치 구조의 전기적 특성 비교 분석

2.3 더미 트렌치 구조의 항복 전압 향상 메커니즘 분석

도출된 최적 구조의 소자를 기반으로 전계 관점에서 항복 전압 향상 메커니즘을 분석하였다. 아래 그림은 기존 구조와 제안된 더미 트렌치 구조의 전계 분포를 비교한 결과를 나타낸다 (그림 3).



그림 3 기존 구조와 제안된 더미 트렌치 구조의 전기장 분포 비교 분석

기존 구조에서는 게이트 하부의 P-shield 영역에 전계가 집중되는 반면, 더미 트렌치 구조에서는 전계는 termination 방향으로 재분포되어 동일한 드레인 전압 조건에서 최대 전기장이 감소함을 확인하였다. 관찰된 최대 전기장은 3.38 MV/cm 에서 2.78 MV/cm 로 감소하였으며 게이트 산화막에 인가되는 전계 역시 2.2 MV/cm 에서 1.8 MV/cm 로 감소하였다. 이러한 전기장 감소는 Avalanche 항복 발생 가능성을 낮추어 BV 향상을 유도한다. 동시에 게이트 산화막에 가해지는 스트레스를 완화함으로써 게이트 산화막 신뢰성 향상에도 기여한다. 이 결과는 더미 트렌치 구조가 BV 향상과 신뢰성 개선을 동시에 달성할 수 있는 근본적인 메커니즘을 명확히 보여준다.

3. 결론

본 연구에서는 기존 SiC 트렌치 MOSFET 의 termination 영역에 더미 트렌치 구조를 적용하여 전력 반도체 성능이 개선된다는 결과를 보고하였다. 더미 트렌치 구조를 도입함으로써 오프 상태에서 전기장이 효과적으로 분산되어, 높은 전계에 의해 유발되는 부정적인 영향을 완화할 수 있음을 확인하였다. 그 결과 최대 항복 전압은 1850 V 까지 향상되었으며, 이는 기존 구조 대비 약 135 V 증가한 값이다. 결론적으로, 제안된 더미 트렌치 구조는 BV 를 효과적으로 향상시키는 동시에 R_{on} 증가를 최소화하고 V_{th} 의 안정성을 유지할 수 있는 설계 전략으로 판단된다. 이는 차세대 고전압 SiC 전력 반도체 응용을 위한 유망한 구조임을 시사한다.

감사의글

This research was supported by the Basic Science Research Program through the National Research Foundation of Korea (NRF) grant funded by the Korean government (MSIT) (RS-2023-00212941(50%), RS-2023-00221295(30%)), by the Institute of Information and Communications Technology Planning and Evaluation (IITP)—Innovative Human Resource Development for Local Intellectualization program grant funded by the Korean government (MSIT) (IITP-2026-RS-2024-00439292, 10%). This research was also supported by the National Research Foundation (NRF) funded by the Korean government (MSIT) (RS-2025-02653773, 10%). The EDA tool was supported by the IC Design Education Center (IDEC), Korea.

참고문헌

1. K. M. Lee, B. G. Park, Estimation of Residual Radioactivity and Radiation Damage in SiC After Neutron Irradiation, *IEEE Trans. Nuclear Sci.*, 67 (7), 1374-1380, 2020.
2. T. Kimoto, J. Cooper, Fundamentals of silicon carbide technology: growth, characterization, devices and applications, *John Wiley & Sons,* 2014.
3. J. Tan, J. A. Cooper Jr., and M. R. Melloch, High-voltage accumulation-layer UMOSFETs in 4H-SiC, *IEEE Electron Device Letters*, 19(12), 487-489, 1998.