# Logic Design Lab Report: Week 7

2017-18538 황선영

## 1. Introduction


이번 lab 에서는 oscillator, RS latch, gated RS latch, master-slave latchs 를 verilog 로 implement 한 다음 그것들의 behavior 를 simulate 했다. 또한 JK flip-flop 과 D lip-flop 을 verilog 로 implement 한 다음 그것들의 behavior 를 simulate 했다.

# 2. Implementation

verilog 를 통하여 구현한다.


## 3. Result

#### -Oscillator




Clock(CLK)를 통해 gate delay 를 주어 일정 시간의 주기를 갖도록 구현했다.

#### -RS latch




S, R 의 값에 따라 Q 가 변화하도록 구현했다. (왜 처음 밸류 빨간색인지 물어보기)

-Gated RS latch





R-S latch 가 불안정한 것을 보완하기 위해 gate 를 추가하였다.

# -Master-slave latchs




master stage 와 slave stage 로 나뉘어 있는 latchs 를 구현하였다. 의도치 않은 노이즈 신호가 그대로 전달되는 현상인 race 현상을 해결할 수 있다.






Hold 기능 때문에 생기는 문제다. R = S = 0 이었다가 순간적으로 S 가 1 로 glitch 를 일으켰다.

-JK flip-flop



Master-Slave f/f 에서 master stage 와 slave stage 에 각각 gated 한 JK f/f 를 구현했다.

-D flip-flop(negatiwe edge-triggered)



RS f/f 에서 R 대신 D', S 대신 D가 입력으로 주어진다.

#### 4. Conclusion / Discussion

Sequential logic element 들을 직접 verilog 로 구현하여 이해하였다.