
Logic Design Lab Report: Week 11

2017-18538 황선영

1. Introduction

이번 lab 에서는 '010' sequence detector 를 verilog 를 이용하여 implement 하고 simulate 했다. '010'의 끝에서 output 이 1 이 되고, 나머지에서는 output 이 0 이 된다. Clock 의 posedge 에서만 state 가 바뀌도록 구현했고, Mealy machine 으로 구현했다.

2. Implementation



먼저 '010' sequence detector 의 state transition diagram 은 다음과 같다. 이 diagram 을 가지고 behavioral description 방식으로 detector 를 구현했다.

3. Result

Test bench 를 가지고 실행하면 incorrect 한 결과가 0 이면 맞는 결과다.

4. Conclusion / Discussion

이번 랩 시간에는 state transition diagram 을 직접 그려보고 Verilog 를 이용하여 sequence detector 를 구현할 수 있었다.