





Технология переноса программ численного моделирования с GPU на Intel Xeon Phi

На примере программы для моделирования динамики плазмы методом частиц в ячейках

А.В.Снытников

Лаборатория Параллельных Алгоритмов Решения Больших Задач Институт Вычислительной Математики и Математической Геофизики СО РАН

	Rank	Name	Computer	Site	Manufa cturer	Countr y	Total Cores	Rmax	Rpeak
	1	Tianhe-2 (MilkyWa y-2)	TH-IVB-FEP Cluster, Intel Xeon E5-2692 12C 2.200GHz, TH Express-2, Intel Xeon Phi 31S1P	National Super Computer Center in Guangzhou	NUDT	China	312000	3386270	549024 00
	2	Titan	Cray XK7, Opteron 6274 16C 2.200GHz, Cray Gemini interconnect, NVIDIA K20x	DOE/SC/Oak Ridge National Laboratory	Cray Inc.	United States	560640	1759000 0	271125 50
	3	Sequoia	BlueGene/Q, Power BQC 16C 1.60 GHz, Custom	DOE/NNSA/L LNL	IBM	United States	157286 4	1717322 4	201326 59.2
	4		K computer, SPARC64 VIIIfx 2.0GHz, Tofu interconnect	RIKEN Advanced Institute for Computational Science (AICS)	Fujitsu	Japan	705024	1051000	112803 84
	5	Mira	BlueGene/Q, Power BQC 16C 1.60GHz, Custom	DOE/SC/Argo nne National Laboratory	IBM	United States	786432	8586612	100663 30

Rank	Name	Computer	Site	Manufa cturer	Country	Total Cores	Rmax	Rpeak
6	Trinity	Cray XC40, Xeon E5- 2698v3 16C 2.3GHz, Aries interconnect	DOE/NNSA/LA NL/SNL	Cray Inc.	United States	30105	81009	11078 861
7	Piz Daint	Cray XC30, Xeon E5-2670 8C 2.600GHz, Aries interconnect, NVIDIA K20x	Swiss National Supercomputing Centre (CSCS)	Cray Inc.	Switzerlan d	11598 4	62710 00	77888 52.8
8	Hazel Hen	Cray XC40, Xeon E5- 2680v3 12C 2.5GHz, Aries interconnect	HLRS - Höchstleistungs rechenzentrum Stuttgart	Cray Inc.	Germany	18508 8	56401 70	74035 20
9	Shaheen II	Cray XC40, Xeon E5- 2698v3 16C 2.3GHz, Aries interconnect	King Abdullah University of Science and Technology	Cray Inc.	Saudi Arabia	19660 8	55369 90	72351 74
10	Stamped e	PowerEdge C8220, Xeon E5-2680 8C 2.700GHz, Infiniband FDR, Intel Xeon Phi SE10P	Texas Advanced Computing Center/Univ. of Texas	Dell	United States	46246 2	51681 10	85201 11.6

Актуальность

- Желание иметь возможность использовать наиболее мощные гибридные суперЭВМ, а такие сейчас строятся (в том числе) на базе Intel Xeon Phi
- Доклад А.О.Лациса "Что же делать с этим многообразием суперкомпьютерных миров?" на конференции "Научный сервис в сети Интернет-2014"
- Личные беседы с экспертами (В.П.Гергель, В.В.Воеводин) в ходе конференции RSD-2015: "задача переноса с одной архитектуры на другую очень актуальна"
- Большое количество различных суперкомпьютерных архитектур приводит к необходимости разрабатывать отдельный вариант программы под каждую из них

В то же время...

- Наиболее распространенные в настоящее время суперкомпьютерные архитектуры строятся на основе одних и тех же принципов
 - т.е. кластеры с использованием ускорителей вычислений
 - или просто кластеры
- Таким образом задача создания инструмента для облегченного (упрощенного), хотя и не автоматического перехода между двумя разными суперкомпьютерными архитектурами
- представляется осуществимой

Новизна, или

Предшествующие работы в этом направлении

- Существуют по крайней мере два варианта реализации шаблонов (<u>Skeleton</u>) для метода частиц в ячейках
 - Decyk et al., Comp.Phys.Comm., 1995,
 - В.Э.Малышкин, А.Г.Цыгулин, «Автометрия», 2003.
- В зарубежных исследованиях в меньшей степени стоит вопрос о необходимости обеспечить возможность считать на любом доступном оборудовании
- Новизна данной работы заключается в
 - Создании полуавтоматического средства переноса программ
 - Которое с одной стороны, было бы эффективным
 - С другой стороны, обеспечивало бы полный контроль над процессом переноса для прикладного програмиста (как инструмент для внутреннего пользования)

Принципиальные вопросы

- Необходимо решить вопрос о переносе между наиболее распространенными типами суперкомпьютерных архитектур
 - Кластера на основе Nvidia Kepler
 - Кластера на основе Intel Xeon Phi
 - Кластера на основе Intel Xeon или Sun UltraSPARC
- Рассматривается перенос программы с GPU на Intel Xeon Phi (не наоборот!!!)
- Не рассматривается (**пока!**) вопрос оптимизации под ту или иную архитектуру

Основные проблемы переноса с CUDA на MIC

- Компиляция ядер CUDA
- и в особенности вызовов ядер CUDA без компилятора Nvidia
- Пропуск операций копирования между различными видами памяти в CUDA
- Определение типов данных и ключевых слов, входящих в расширение языка C, используемое в CUDA

NVIDIA Kepler

CUDA

- CUDA (англ. Compute Unified Device Architecture) программноаппаратная архитектура параллельных вычислений, которая позволяет существенно увеличить вычислительную производительность благодаря использованию графических процессоров фирмы Nvidia.
- CUDA SDK позволяет программистам реализовывать на специальном упрощённом диалекте языка программирования Си алгоритмы, выполнимые на графических процессорах Nvidia, и включать специальные функции в текст программы на Си. Архитектура CUDA даёт разработчику возможность по своему усмотрению организовывать доступ к набору инструкций графического ускорителя и управлять его памятью.
- Одним из основных компонентов CUDA являются т.н. ядра функции, запускаемые с основного процессора (CPU) на графическом ускорителе (GPU), выполняются в многопотоковом режиме (до нескольких десятков тысяч потоков)
- Принципиальным моментом является одновременное использование нескольких различных видов памяти

MIC



- Intel MIC (англ. Intel Many Integrated Core Architecture) архитектура многоядерной процессорной системы, разработанная Intel
- В основе архитектуры Intel MIC лежит классическая архитектура x86, на ускорителе исполняется ОС Linux.
- Для программирования MIC предполагается использовать OpenMP, OpenCL,[45] Intel Cilk Plus, специализированные компиляторы Intel Fortran, Intel C++. Также предоставляются математические библиотеки.

Технология переноса программ

- Архитектурно-зависимые участки кода
 - Сводятся к минимуму
 - Оформляются в виде процедур
 - Выносятся во внешнюю подключаемую библиотеку
- Таким образом в тексте программы присутствует некий обобщенный вызов процедуры, который приобретает конкретную форму при компиляции в зависимости
 - От компилятора
 - От архитектуры

Основные уравнения

$$\frac{\partial f_{i,e}}{\partial t} + \vec{v} \frac{\partial f_{i,e}}{\partial \vec{x}} + \vec{F} \frac{\partial f_{i,e}}{\partial \vec{v}} = 0$$

$$\nabla \times \vec{B} = 4\pi \vec{j} + \frac{1}{c} \frac{\partial \vec{E}}{\partial t}$$

$$\nabla \times \vec{E} = -\frac{1}{c} \frac{\partial \vec{B}}{\partial t}$$

$$\nabla \vec{E} = 4\pi \rho$$

$$\nabla \vec{B} = 0$$



• Требуется найти: зависимость f_e от времени



$$\vec{p} = \gamma \vec{v}, \gamma^{-1} = \sqrt{1 - v^2}$$

$$\vec{F} = q_{i,e} \left(\vec{E} + \frac{1}{c} [\vec{v}, \vec{B}] \right)$$

$$\vec{j} = \sum_{i,e} q_{i,e} \int f_{i,e} \vec{v} d\vec{v}$$

$$\rho = \sum_{i,e} q_{i,e} \int f_{i,e} d\vec{v}$$

Начальные условия

$$\rho_e = 1000, \rho_b = 1$$

$$\rho = \rho_e + \rho_b$$

•Импульсы электронов плазмы: p_x, p_y, p_z — максвелловское распределение, $\sigma = T_e = 1.0$

$$f = \exp\left(\frac{-p^2}{\sigma}\right)$$

→Импульсы ионов плазмы:0

→Импульс электронов пучка: $p_x = 50 \ p_y = p_z = 0$

Аномальная электронная теплопроводность



- В экспериментах на установке ГОЛ-3 (ИЯФ СО РАН) вследствие релаксации мощного электронного пучка наблюдается понижения электронной теплопроводности
- Коэффициент электронной теплопроводности уменьшается в 10^2 - 10^3 раз по сравнению с классическим значением для плазмы с такой плотностью и температурой
- Это позволяет лучше нагревать плазму и дольше удерживать ее в нагретом состоянии вследствие намного меньшего теплового потока на стенки установки


Эйлеров этап метода частиц в ячейках:


вычисление полей

Схема Ленгдона-Лазинского

$$\frac{B^{m+1/2} - B^{m-1/2}}{\tau} = -\operatorname{rot}_{h} E^{m}$$

$$\frac{E^{m+1} - E^{m}}{\tau} = \operatorname{rot}_{h} B^{m+1/2} - j^{m+1/2}$$





$$\rho = \sum_{p} q_p v_p^{m+1/2} \overline{R}(x_p, x_i)$$

$$\frac{\rho^{m+1}-\rho^m}{\tau}+\operatorname{div}_h j^{m+1/2}=0$$

$$\begin{split} \operatorname{div}_h B = & \frac{B_{x,i+1/2,k,l} - B_{x,i-1/2,k,l}}{h_x} + \frac{B_{y,i,k+1/2,l} - B_{y,i,k-1/2,l}}{h_y} + \frac{B_{z,i,k,l+1/2} - B_{z,i,k,l-1/2}}{h_z} \\ \operatorname{rot}_h B = & \frac{\left| \frac{B_{z,i,k,l-1/2} - B_{z,i,k-1,l-1/2}}{h_y} - \frac{B_{y,i,k-1/2,l} - B_{y,i,k-1/2,l}}{h_z} \right|}{h_z} \\ \frac{B_{x,i-1/2,k,l} - B_{x,i-1/2,k,l-1}}{h_z} - \frac{B_{z,i,k,l-1/2} - B_{z,i-1,k,l-1/2}}{h_x} \\ \frac{B_{y,i,k-1/2,l} - B_{y,i-1/2,k,l}}{h_x} - \frac{B_{x,i-1/2,k,l} - B_{x,i-1/2,k-1,l}}{h_x} \\ R(x) = & \begin{cases} \frac{1}{h} \left(1 - \frac{|x|}{h}\right), & |x| \leq h \\ 0, & |x| > h \end{cases} \end{split}$$

РІС-ядро

Вшивков В.А. и др.,

Эйлеров этап метода частиц в ячейках: **движение частиц**



В методе частиц в ячейках среда разбивается на модельные частицы, траекториями движения которых являются характеристики кинетического уравнения Власова


$$\frac{\partial p_{i,e}}{\partial t} = \kappa (E + [v, B]),$$

$$\frac{\partial r_{i,e}}{\partial t} = v_{i,e}.$$

$$p_{i,e} = \frac{v_{i,e}}{\sqrt{1 - v_{i,e}^2}}, \quad \kappa_e = -1, \quad \kappa_i = m_e/m_i$$

Основные параметры





$$x \in [0,L], \quad y,z \in [0,nh_x]$$

$$k = 2\pi/L \longrightarrow W \sim e^{2\gamma t}, \gamma = \frac{1}{2} \frac{\partial \ln W}{\partial t}$$

$$f(v) = \frac{1}{\Delta v \sqrt{2\pi}} \exp{-\frac{(v - v_0)^2}{2\Delta v^2}}$$
 $\frac{n_b - \text{плотность пучка}}{2(\Delta v)^2 - \text{температура пучка}}$

Гидродинамический режим $(k \Delta v \ll \gamma)$ $n_b = 2 \cdot 10^{-3}$, $\Delta v = 0.035$

Переходный режим

 $n_b = 10^{-3}, \quad \Delta v = 0.14$

Кинетический режим $(k \Delta v \gg \gamma)$

 $n_b = 2 \cdot 10^{-4}, \ \Delta v = 0.14$

Счетные параметры:


Длина области L=1.2566, 1.1424

Сетка по пространству 100х4х4

Временной шаг τ = 0.001

Число частиц в ячейке lp = 50...20000

Число процессоров np = 16...256



Сведение к минимуму архитектурно- зависимых участков кода

- В коде имеется 15-20 вызовов небольших вычислительных фрагментов,
 - выполняющих обработку узлов сетки, модельных частиц, границ расчетной области
 - оформленных в виде ядер CUDA
 - таким образом, не подлежащих компиляции в помощью компилятора Intel и пр.
- Идея: сделать такой "непроходной" участок кода по крайней мере единственным

Универсальная процедура запуска

```
int Kernel Launcher(
Cell<Particle> **cells.KernelParams *params.
unsigned int grid size x, unsigned int grid size y, unsigned int grid size z,
                           unsigned int block size x, unsigned int block size y, unsigned int block size z,
                           int shmem size.
                           SingleNodeFunctionType h snf, char *name)
struct timeval tv1,tv2;
#ifdef CUDACC
             dim3
blocks(grid size x,grid size y,grid size z),threads(block size x,block size y,block size z
             gettimeofdav(&tv1,NULL);
             GPU Universal Kernel<<<bloom><!-- Comparison of the Compariso
             DeviceSynchronize();
             gettimeofday(&tv2,NULL);
#else
              char hostname[1000];
              gethostname(hostname, 1000);
#ifdef OMP OUTPUT
             printf("function %s executed on %s \n", name, hostname);
#endif
             gettimeofday(&tv1,NULL);
              omp set num threads(OMP NUM THREADS);
#pragma omp parallel for
              for(int i = 0;i < grid size x;i++)</pre>
                                                                              h snf(cells,params,i,j,k,i1,j1,k1);
```

Работа с расширениями языка С (CUDA C/C++)

- Специальные типы данных: int3, double3, dim3,...
 - доопределить, при возможности скопировать файл cuda.h
- Специальные ключевые слова: ___global___, __device___, ...
 - замаскировать с помощью директив условной компиляции
- Функции CUDA API: копирование из одного типа памяти в другой, обработка ошибок и пр.
 - Оформить в виде универсальной процедуры,
 пригодной для компиляции на обоих архитектурах

Конкретный механизм реализации *технологии переноса программ*

- Процедурные переменные С/С++
- Директивы условной компиляции
- Универсальный набор параметров счетных процедур

Процедурные переменные С/С++

```
typedef void (*SingleNodeFunctionType)(GPUCell<Particle> **cells,KernelParams *params,
        unsigned int bk nx, unsigned int bk ny, unsigned int bk nz,
        unsigned int nx, unsigned int ny, unsigned int nz
                                                    Тип универсальной счетной процедуры
   device void GPU eme SingleNode(
                   Cell<Particle> **cells.
                   KernelParams *params,
                   unsigned int bk nx.unsigned int bk ny.unsigned int bk nz.
                   unsigned int tnx, unsigned int tnz
                                     Press 'F2' for focus
    unsigned int nx = bk nx*params->blockDim x + tnx;
    unsigned int ny = bk ny*params->blockDim y + tny;
    unsigned int nz = bk nz*params->blockDim z + tnz;
    Cell<Particle> *c0 = cells[0];
    emeElement(c0.params->i s+nx.params->l s+ny.params->k s+nz.params->E.params->H1.params->H2.
            params->J,params->cl,params->c2,params->tau,
                                                       Пример процедуры с унифицированной
            params->dx1,params->dy1,params->dz1,
            params->dx2,params->dy2,params->dz2);
                                                       сигнатурой: вычисление электрического
                                                       поля в узле сетки
 void emeElement(Cell<Particle> *c,int i,int l,int k,double *E,double *H1, double *H2,
         double *J, double c1, double c2, double tau,
         int dx1, int dy1, int dz1, int dx2, int dy2, int dz2
                                                               Реальную работу выполняет
    int n = c->getGlobalCellNumber(i,l,k);
   int n1 = c->getGlobalCellNumber(i+dx1,l+dy1,k+dz1);
                                                               эта процедура
   int n2 = c->getGlobalCellNumber(i+dx2,l+dy2,k+dz2);
   E[n] += c1*(H1[n] - H1[n1]) - c2*(H2[n] - H2[n2]) - tau*J[n];
```

Директивы условной компиляции

```
int MemoryCopy(void* dst,void *src,size t size,int dir)
    int err = 0:
#ifdef CUDACC
    cudaMemcpyKind cuda dir;
    if(dir == HOST TO DEVICE) cuda dir = cudaMemcpyHostToDevice;
    if(dir == HOST TO HOST) cuda dir = cudaMemcpyHostToHost;
    if(dir == DEVICE TO HOST) cuda dir = cudaMemcpyDeviceToHost;
    if(dir == DEVICE TO DEVICE) cuda dir = cudaMemcpyDeviceToDevice;
    return err = (int)cudaMemcpy(dst,src,size,cuda dir);
#else
    memcpy(dst,src,size);
#endif
    return err;
```

Универсальный набор параметров

```
typedef struct {
double d ee; //electric energy
double *d Ex,*d Ey,*d Ez; // electric field
double *d Hx, *d Hy, *d Hz; // magnetic field
double *d Jx,*d Jy,*d Jz; // currents
double *d Rho;
int nt;
                                         // timestep
int *d stage;
                                         // checking system (e.g. for flow-out
particles)
int *numbers:
                                          // number of particles in each cell
double mass, q mass;
double *d ctrlParticles;
int jmp;
//
                                              for periodical FIELDS
int i s,k s;
                                     //
double *E;
                                         //the field
int dir;
                                         // the direction being processed
int to,from;
                                         // the range along the direction
//
                                              for periodical CURRENTS
int dirE;
                                     // directions
int N;
                                 // variables
                                             electric field solver
//
int l s;
                                // variables
double *H1,*H2;
                                          // magnetic fields (orthogonal)
double *J:
                                         // current
double c1.c2.tau;
                                         //grid steps squared
int dx1, dy1, dz1, dx2, dy2, dz2;
                                         //shifts
//
                                              magnetic field solver
double *Q;
                                         // magnetic field at half-step
double *H;
                                         // magnetic field
double *E1,*E2;
                                         // electric fields (orthogonal)
int particles processed by a single thread;
unsigned int blockDim x,blockDim y,blockDim z; // block for field solver
} KernelParams;
```


Перенос vs Оптимизация

- Насколько серьезно отличается архитектура CUDA от MIC и, соответственно, насколько отличаются стратегии оптимизации?
 - Основным вопросом в обоих случаях является локальность данных
 - Векторизация циклов для МІС во всяком случае, не ухудшит производительность CUDA
- Какие элементы технологии переноса могут ухудшить производительность
 - Процедурные переменные не поддерживаются при CUDA Compute Capability < 3.5
 - Имитация вызова ядер CUDA с помощью директив ОрепМР для MIC требует дополнительных индивидуальных настроек для достижения высокой производительности


Масштабирование

Эффективность распараллеливания (в слабом смысле)

суперЭВМ RSC PetaStream, МСЦ РАН




Оценка производительности ~250 операций на модельную частицу



Производительность

Время расчета движения частиц, сек.



- 6.4 млн. частиц (в среднем 3.5-4 тыс. в одной ячейке)
- Процессор Intel Xeon имеет 6 ядер (Intel Xeon Phi 61)
- т.е. всего в 10 раз больше ядер, причем существенно менее мощных
- т.о. ускорение в 3 раза это приемлемо

Благодарность

- Профессору, д.ф.-м.н. В.А.Вшивкову
- Доценту, к.т.н. А.А.Романенко
- к.ф.-м.н. И.Г.Черных

Основные принципы технологии Или как писать программу, чтобы она легко переносилась?


- 1)Оформлять все фрагменты программы, обрабатывающие узлы сетки, частицы, элементы базиса, собств. функции и пр. в виде небольших процедур с унифицированной сигнатурой
- 2) Вызывать эти процедуры не в ядрах CUDA или в циклах OpenMP, а с помощью универсальной процедуры запуска
- 3)Архитектурно-зависимые функции (копирование данных, определение ошибки и пр.) вызывать не напрямую, а через библиотеку подстановок archAPI.h

Заключение

- Разработана технология переноса программ между различными суперкомпьютерными архитектурами
- Благодаря разработанной технологии, программа моделирования динамики плазмы была в короткие сроки (< 1.5 дня) перенесена с кластера на основе GPU (Kepler K40) на кластер на основе Intel Xeon Phi
- Технология переноса не противоречит достижению оптимальной производительности

О возможности проведения крупномасштабных расчетов в моделировании плазмы с помощью ускорителя Kepler

- Движение модельных частиц является наиболее времяемкой частью расчета (до 90 % времени)
- В то же время именно эта часть алгоритма наиболее заметно ускоряется при переходе на GPU
- •В перспективе это дает возможность провести трехмерное моделирование кинетического режима развития неустойчивости (требуется сетка от 100^3 узлов и не менее 1000 модельных частиц в ячейке)



расчет поля

движение частиц

Сейчас каждый узел кластера содержит

- 2 6-ядерных Intel Xeon
- 3 карты Nvidia Tesla Поэтому рассматривается ускорение относительно 4 ядер Intel Xeon