آزمایش شماره ۲

طراحی یک ثبات انتقال یا ۸ shift register بیتی با ۴ حالت کاری که به شرح زیر طبق مد کاری ورودی عمل می کند، مدنظر است. مدار یک ورودی فعال کننده داشته و در صورت عدم فعال بودن آن، هیچ کاری انجام نمی شود. اما در صورت فعال بودن، با توجه به clk ورودی و مد کاری یکی از موارد زیر انجام می گردد:

- ۱) Parallel load، ورود داده ۸ بیتی به درون ثبات
- ۲ Shift left ریتی، ۲ بیت داده سریالی از سمت راست وارد می شود.
 - ۳) Shift right یک بیتی، یک بیت از سمت چپ وارد می شود.
 - Rotate to left (۴ بیت

برای تست عملکرد، یک تستبنچ مناسب نیز بنویسید که اجرای مدهای متفاوت را نشان دهد.

نکته: ثبات انتقال به صورت پایه یک ثبات است و همیشه مقداری را در خود ذخیره دارد. در طرح بالا، مقدار خروجی ثبات با محتویات آن یکسان است و عملیات خواسته شده بر روی محتویات ثبات انجام می شود.

مواردی که بایستی ارسال شوند:

- ۱) کدهای VHDL (از ارسال فایلهای نامربوط جداً خودداری شود)
- ۲) تصاویر کافی از شکل موجهای تولیدی که درستی چهار عملیات خواسته شده و همچنین عدم انجام
 عملیات را با توجه به مقدار فعال کننده ورودی نشان دهد.

(اگر در انجام و ارسال موارد خواسته شده در آزمایشها هر نوع "کپی غیر مجاز" تشخیص داده شود، منجر به ازدست دادن کل نمره خواهد شد.)