

DIGITAL SYSTEMS 2 - REPORT

Anita Ghandehari 810195533

Soheil Shirvani 810195416



فهرست مطالب:

2	توضيح آزمايش
3	مسیر داده در پردازنده
4	مشخصات پردازنده
5	مجموعه دستورات پردازنده
7	انواع ثبات ها در پردازنده
8	مرحله وا کشی دستور Instruction Fetch
9	مرحله کد گشایی Instruction Decode
10	كنترلر
11	Condition Control
13	مرحله اجرا Execute
16	مرحله حافظه Memory
17	مرحله باز نشانی Write Back
18	واحد Status Register
19	واحد تشخیص هازارد Hazard Detection
21	واحد انجام رو به جلو Forwarding
22	نتایج آزمایش
23	
25	شبیه سازی در نرم افزار Quartus
27	
28	برخی از مشکلات پیش آمده

توضيح آزمايش:

در این آزمایش ما سعی داریم تا یک پردازنده ی آرم را با کد وریلاک پیاده سازی کنیم و آن را تست و سیمولیت کنیم.

این پردازنده یک پایپلاین 5 استیج ای است که انها به ترتیب شامل:


- 1) Instruction Fetch (IF)
- 2) Instruction Decode (ID)
- 3) Execute Unit (EXE)
- 4) Memory Unit (MEM)
- 5) Write Back Unit (WB)

است که هر کدام از این استیج ها دارای یک قسمت شامل ثبات های بعد از آن نیز هست و دارای 3 ماژول مجزا شامل:


- 1) Hazard Unit
- 2) Status Register Unit
- 3) Forwarding Unit

و همین طور دارای یک Controller که در استیج ID قرار دارد و یک Datapath کامل است.

در شکل های زیر می توانیم Datapath کلی مدار را نیز مشاهده کنیم:



1 Figure شکل Datapath مدار بدون Trigure



2 Figure شکل Datapath مدار با Datapath

حال برای هر کدام از واحد ها به اختصاص توضیح مربوطه را می دهیم. و از مشخصات دیگر پردازنده میتوان:

مشخصات يردازنده

۱- پهنای خط داده: ۳۲ بیت

۲- تعداد مراحل خط لوله: ۵ مرحلهای

۳- تعداد دستورات: ۱۳ دستور

۴- میزان تاخیر انشعاب: ۲ مرحله

۵- ۱۶ ثبات همه منظوره (ثبات ۱۵ به منظور PC استفاده می شود و ثبات ۱۴ نیز به عنوان Link Register -۵

۶- آدرس دهی برحسب بایت و فضای آدرس دستورات (Instructions) و داده (Data) تفکیک شده می باشد.
 (آدرس ۰ تا ۲۰۲۳ به Program ROM اختصاص دارد و آدرس ۲۰۲۴ به بعد به RAM تعلق دارد.)

۷- تمامی پرشها از نوع محلی تعریف شده است و پس از پرش مقدار رجیستر شمارنده دستور به شکل زیر خواهد بود.

PC=PC+ (signed immed 24<<2) +4

قابلیت تشخیص و جلوگیری هازاد دادهای (Hazard Detection Unit) دارد و واحد ارسال به جلو (Forwarding Unit) ندارد.

نام برد. و مجموعه دستورات آن:

							Bits			
	R-type structions	Description	31:28	27:26	25	24:21	20	19:16	15:12	11:00
1112	structions		Cond.	Mode	I	OP-Code	S	Rn	Rd	shifter operand
0	NOP	No Operation	1110	00	0	0000	0	0000	0000	0000000000
1	MOV	Move	cond	00	I	1101	S	0000	Rd	shifter operand
2	MVN۱۲	Move NOT	cond	00	I	1111	S	0000	Rd	shifter operand
3	ADD	Add	cond	00	I	0100	S	Rn	Rd	shifter operand
4	ADC	Add with Carry	cond	00	I	0101	s	Rn	Rd	shifter operand
5	SUB	Subtraction	cond	00	I	0010	S	Rn	Rd	shifter operand
6	SBC	Subtract with Carry	cond	00	I	0110	s	Rn	Rd	shifter operand
7	AND	And	cond	00	I	0000	S	Rn	Rd	shifter operand
8	ORR	Or	cond	00	I	1100	S	Rn	Rd	shifter operand
9	EOR	Exclusive OR	cond	00	I	0001	S	Rn	Rd	shifter operand
10	CMP	Compare	cond	00	I	1010	1	Rn	0000	shifter operand
11	TST ^{\\\\\}	Test	cond	00	I	1000	1	Rn	0000	shifter operand
12	LDR	Load Register	cond	01	0	0100	1	Rn	Rd	offset_12
13	STR	Store Register	cond	01	0	0100	0	Rn	Rd	offset_12
14	В	Branch	cond	10	1	0		signed	_immed_2	24

3 Figure: ليست دستورات

که در آن:

Mode: دسته دستور را تعیین می کند. تمامی دستورات محاسباتی در دسته 00 قرار می گیرند. دستورات حافظه در دستهی 01 و دستورات پرش در دسته 10 قرار دارند. در این پردازنده ها دستورات ارتباط با پردازنده ی کمکی^{۱۴} نیز در نظر گرفته شده است که Mode آن برابر 11 است.

OP-Code: کد دستورالعمل برای تعیین نوع دستور است. Mode به همراه OP-Code برای تشخیص دستورات در نظر گرفته می شود.

I: نشاندهنده فوری بودن عملوند دوم است، در صورت یک بودن داده دوم فوری در نظر گرفته میشود.

S: در صورت یک بودن S دستورات محاسباطی پس از اجرا ثبات وضعیت (state register) به روز می کنند.

Cond: در پردازندههای ARM تمامی دستورات به صورت شرطی اجرا میشوند. در جدول ۳ لیست حالت های اجرای دستورات ذکر شده است. در صورتی که یک دستور به صورت غیرشرطی اجرا شود مقدار بیتهای شرط برابر 1110 خواهد بود. در صورتی که <u>شرط برقرار نباشد دستور همانند NOP هیچ کاری انجام نخواهد داد.</u> مقدار 1111 نیز در نسلهای مختلف پردازنده های ARM به صورت متفاوتی اجرا می شود که در پردازنده مورد نظر در آزمایشگاه نیازی به پیاده سازی آن نیست.

Opcode [31:28]	Mnemonic extension	Meaning	Condition flag state
0000	EQ	Equal	Z set
0001	NE	Not equal	Z clear
0010	CS/HS	Carry set/unsigned higher or same	C set
0011	CC/LO	Carry clear/unsigned lower	C clear
0100	MI	Minus/negative	N set
0101	PL	Plus/positive or zero	N clear
0110	VS	Overflow	V set
0111	VC	No overflow	V clear
1000	НІ	Unsigned higher	C set and Z clear
1001	LS	Unsigned lower or same	C clear or Z set
1010	GE	Signed greater than or equal	N set and V set, or
			N clear and V clear $(N == V)$
1011	LT	Signed less than	N set and V clear, or
			N clear and V set (N != V)
1100	GT	Signed greater than	Z clear, and either N set and V set, or N clear and V clear $(Z == 0, N == V)$
1101	LE	Signed less than or equal	Z set, or N set and V clear, or
			N clear and V set $(Z == 1 \text{ or } N != V)$
1110	AL	Always (unconditional)	
1111		See Condition code 0b1111	

4 Figure: کد دستورات شرطی

که در آن:

Rd: نشاندهنده ادرس ثبات مقصد است. این ادرس در دستور STR به عنوان یکی از مقداری که باید در حافظه ذخیره شود مورد استفاده قرار می گیرد.

Rn: همواره به عنوان یکی از عملوندهای دستورات مورد استفاده قرار می گیرد.

و برای shifter operand مدل زیر را داریم:

1) 32 بيت شيفت عدد فورى (32-bit immediate):

در این حالت مقدار بیت I برابر یک است. عدد ۸ بیتی immed_8 در یک ظرف ۳۲ بیت قرار می گیرد سپس به اندازه دو برابر rotate_imm برابر rotate_imm به راست چرخانده می شود (شکل ۱).

31	28	27	26	25	24 21	20	19 1	6 15	5 12	2	11 8	7	0
	cond	0	0	1	opcode	s	Rn		Rd		rotate_imm	immed_8	

2) شيفت فورى (immediate shift):

در این حالت بیت I و بیت چهارم دستورالعمل نیز برابر صفر است. عملوند دوم از رجیستر خوانده می شود. سپس عدد خوانده شده براساس حالت شیفت (shift) به مقدار shift_imm شیفت داده می شود (شکل ۳). حالت های شیفت در جدول زیر قرار دارد.

وضعيت شيفت	توضيحات	مقدار
LSL	Logical shift left	00
LSR	Logical shift right	01
ASR	Arithmetic shift right	10
ROR	Rotate right	11

31	28	27	26	25	24	21	20	19	16	15	12	11	7	6	5	4	3		0
	cond	0	0	0		opcode	s	Rn		Rd		shift_imm		sh	ift	0		Rm	

3) شيفت ثباتي (Register Shift):

در این حالت بیت I برابر صفر است و عملوند دوم از رجیستر خوانده می شود. پس از آن عدد خوانده شده براساس حالت شیفت (shift) به مقدار رجیستر Rs شیفت داده می شود (شکل ۴). در پردازنده مورد استفاده در آزمایشگاه نیازی به پیاده سازی این حالت نیست.

31	28	27	26	25	24 21	20	19 1	6 15	12	11	8	7	6	5	4	3	0
	cond	0	0	0	opcode	s	Rn		Rd	Rs		0	shi	ift	1	R	m

و همین طور پردازنده ی آرم دارای دو نوع ثبات است که شامل:

1) ثبات های عمومی:

Register File در پردازنده ARM شامل ۱۶ ثبات ۳۲ بیت می شود که کاربردهای زیر را دارند:

- ثبات ۰ تا ۱۲ ثباتهای عمومی پردازنده میباشند که در همه کاربردها استفاده میشوند.
- ثبات ۱۳ به عنوان اشاره گر پشته ۱۶ مورد استفاده قرار می گیرند. دستورات پشته مانند pop و push از این ثبات استفاده می کنند.
- ثبات ۱۴ به عنوان آدرس بازگشت پس از دستور BL استفاده می شود. دستور BL یا Branch and Link معادل دستور
 Call در پردازنده های دیگر است.
- ثبات ۱۵ به عنوان شمارنده برنامه مورد استفاده قرار می گیرد. در معماری ارائه شده در آزمایشگاه برای سادگی این رجیستر به مرحله واکشی دستور ۱۲ منتقل شده است.

2) ثبات وضعیت:

در پردازنده ARM یک ثبات برای نگهداری وضعیت کلی پردازنده در نظر گرفته شده است. این رجیستر Mode اجرای پردازنده و فضعیت اجرای دستورات در پردازنده را بیان می کند 1 . بیتهای N (منفی بودن)، Z (صفر بودن)، C (رقم نقلی) و V (سرریز 1) برای بررسی شرط مورد استفاده قرار می گیرد. در پیاده سازی پردازنده مورد نظر آزمایشگاه معماری کامپیوتر فقط بیتهای 1 1 2 3 4 5

31	30	29	28	27	26 25	24	23	20	19 16	15	10	9	8	7	6	5	4	0
N	z	C	v	Q	Res	J	RESERVE	D	GE[3:0]		RESERVED	Е	A	I	F	Т	M[4:0]	

حال برای هر قسمت از مدار توضیحات مربوطه به همراه کد آن داده می شود.

توضيح قسمت IF:

این واحد وظیفه ی تولید PC که نشان دهنده ی شماره ی دستور ما و دادن دستور به بعد به مدار را دارد. این واحد دارای یک ثبات برای PC است که بعد از اجرای هر دستور در صورت نبود پرش، 4 + PC = PC می شود تا بتواند دستور دارای یک ثبات برای PC است که بعد از اجرا باشد مقدار Branch Address درون آن قرار می گیرد تا به دستور مربوطه پرش کند. سپس این مقدار وارد یک حافظه دستور می شود که تمامی دستورات در آن قرار می گیرند. آدرس مربوطه پرش کند. سپس این مقدار PC ما است. برای ایجاد 4 + PC نیاز به یک جمع کننده بدون کلاک و برای تعیین پرش بودن یا نبودن (برای انتخاب مقدار PC برای هر دستور ایز به یک مولتی پلکسر داریم که مقدار انتخاب آن از Freeze می آید. همچنین ثبات PC ما یک دستور Freeze نیز دارد تا در صورت نیاز بتواند PC را تغییر ندهد و در شوند. در حالت اول می توانیم مقادیر انتخاب مولتی پلکسر (Branch_Taken)، Freeze را صفر قرار دهیم و دستوراتی را از حافظه دستورات خوانده و اجرا کنیم. در این صورت توانسته ایم این واحد را تست کنیم. این قسمت مقدار PC و مین طور 22 بیت دستور خوانده شده از حافظه دستورات را به استیچ بعد خروجی می دهد و درحالی که ورودی های را سیگنال های Freeze ،Branch_Taken و Freeze ،Branch_Taken و بعدا توضیح داده آن سیگنال های مربوط به آن:

```
Register #(.WORD_LENGTH(`ADDRESS_LEN)) PC_Module(
    .clk(clk), .rst(rst), .ld(~freeze_in),
    .in(pc_in), .out(pc_out)
);
```

6 Figure: کد مربوط به ثبات

```
// #### Instruction Memory ####

InstructionMemory Instruction_Mem(.clk(clk), .rst(rst), .address(pc_out),

.WriteData(instruction_write_data), .MemRead(1'b1),

.MemWrite(1'b0), .ReadData(ReadData)
);

**Figure State **Company**

**ReadData**

**ReadDat
```

// assign pc_out = PC_middle + 4;
Incrementer #(.WORD_LENGTH(`ADDRESS_LEN)) PC_Incrementer(
 .in(pc_out), .out(PC_middle)
);

Figure 5: کد مربوط به جمع کننده برای PC

```
// PC+4 Or Branch Address
MUX_2_to_1 #(.WORD_LENGTH(`ADDRESS_LEN)) PC_Mux(
    .first(PC_middle), .second(BranchAddr_in),
    .sel_first(~Branch_taken_in), .sel_second(Branch_taken_in),
    .out(pc_in)
);
```

7 Figure : کد مربوط به انتخاب PC یا آدرس پرش

که این قسمت شامل ثبات های بعد از آن یعنی IF_Reg نیز می شود که در واقع خروجی همین استیج یعنی دستور اولیه Instruction و مقدار PC است (یک سیگنال Flush) نیز از این استیج عبور می کند که در قسمت بعدی توضیح داده خواهید شد که کد آن به شکل زیر می شود:

9 Figure كد مربوط به قسمت 9Figure

توضيح قسمت Dا:

این واحد وظیفه دریافت دستور از مرحله IF دیکود کردن دستور را دارد. در این مرحله سیگنال های کنترلی تولید و مقادیر رجیستر ها خوانده می شوند. لازم به ذکر است در این مرحله دستور به طور کامل کدگشایی می شود و دیگری نیاز به Op-code نیست.

در بخش اول پیاده سازی این بخش ابتدا یک Register File را پیاده سازی کردیم. در این Register و یک Register بیتی وجود دارند. این Register File دارای دو پورت خواندن ناهمگام و یک پورت نوشتن همگام با لبه پایین رونده clock می باشد. شیوه پیاده سازی Register File در شکل زیر آورده شده است.

```
module RegisterFile (
  input clk, rst,
  input[`REGISTER_LEN - 1:0] result_wb,
  input [`REG_ADDRESS_LEN - 1:0] src1, src2, dest_wb,
  input writeBackEn,
  output [`REGISTER_LEN - 1:0] reg1, reg2
);
  integer counter = 0;
  reg[`REGISTER_LEN - 1:0] data[0:`REGISTER_MEM_SIZE - 1];

  assign reg1 = data[src1];
  assign reg2 = data[src2];

  always @(negedge clk, posedge rst) begin
  if (rst) begin
   for(counter=0; counter < `REGISTER_MEM_SIZE; counter=counter+1)
    data[counter] <= 0;
  end
  else if (writeBackEn) data[dest_wb] = result_wb;
  end
endmodule</pre>
```

10Figure: کد مربوط به قسمت 10Figure

همچنین یک مالتی پلکسر در ورودی Register File وجود دارد که از بین بیت های (0-4) یا (12-15) ورودی با توجه به سیگنال mem_write یکی را به عنوان آدرس دوم به Register File می دهد. کد این بخش در زیر آمده است:

```
MUX_2_to_1 #(.WORD_LENGTH(4)) reg_file_src2_mux(
    .first(Instruction_in[15:12]),    .second(Instruction_in[3:0]),
    .sel_first(mem_write),    .sel_second(~mem_write),
    .out(reg_file_src2));
```

در بخش بعدی واحد کنترلر را پیاده سازی کردیم. این کنترلر با توجه به Opcode, Mode, S سیگنال های تولیدی به شرح زیر های کنترلی مورد نیاز برای همه بخش ها پردازنده را تولید می کند. سیگنال های تولیدی به شرح زیر است:

```
الف) Execute Command (ريز دستورهای واحد حساب و منطق مطابق جدول ۵ از دستور کار ARM).
```

- ب) سیگنالهای مرحله حافظه شامل خواندن از حافظه mem_read و نوشتن در حافظه mem_write.
 - ج) سيگنال مربوط به فعال سازى مرحله باز نشانى WB_Enable.
 - د) سیگنال مربوط به دستورات Immediate بودن یا نبودن (Imm).
 - هـ) سيگنال مربوط به دستور پرش B
- و) سیگنال مربوط به به روزرسانی ثبات وضعیت. این سیگنال در تمامی دستورات محسابی منطقی(mode=0) برابر ورودی S خواهد بود.

با توجه به موارد بالا، مشخص است که دستور به طور کامل دیکود می شود و در قسمت های بعدی از سیگنال های کنترلی تولید شده استفاده می شود و دستور در بخش های بعدی وارد نشده است. در شکل زیر بخشی از پیاده سازی Control Unit را مشاهده می کنید:

```
always @(mode, opcode, s) begin
   mem_write_reg = `DISABLE;
   mem_read_reg = `DISABLE;
   wb_enable_reg = `DISABLE;
   branch_taken_reg = `DISABLE;
   ignore_hazard_reg = `DISABLE;
                       wb_enable_reg = `ENABLE;
                       execute_command_reg = `MOV_EXE;
                       execute_command_reg = `MOVN_EXE;
                       wb_enable_reg = `ENABLE;
                       execute_command_reg = `ADD_EXE;
                       wb_enable_reg = `ENABLE;
                       execute_command_reg = `ADC_EXE;
                   `SUB : begin
                       wb_enable_reg = `ENABLE;
                       execute_command_reg = `SUB_EXE;
```

11Figure: بخشی از کد مربوط به قسمت 11Figure

همان طور که در پیاده سازی نیز مشخص است که با توجه به opcode و mode هرکدام از سیگنال های کنترلی مربوط به همان دستور به خصوص تولید می شود.

در بخش بعدی به پیاده سازی بخش Condition check پرداخته شده است. در این بخش ابتدا بیت های بخش cond از دستور ورودی بررسی می شود و با استفاده از Status Register برقراری شرط مورد نظر بررسی می شود. در شکل زیر بخشی از پیاده سازی مربوط به این بخش را مشاهده می کنید.

همچنین یک مالتی پلکسر با توجه به مقدار OR دو سیگنال Hazard و not خروجی condition check یا 10 داده خروجی 10 بیت صفر.

```
module ConditionalCheck (
                                                       `COND_VS : begin
   input [`COND_LEN - 1:0] cond,
   input [3:0] statusRegister,
   output wire condState
                                                       `COND VC : begin
 assign {z, c, n, v} = statusRegister;
                                                       `COND HI : begin
 reg tempCondition;
 assign condState = tempCondition;
 always @(*) begin
      case(cond)
          `COND EQ : begin
               tempCondition <= z;</pre>
          `COND NE : begin
               tempCondition <= ~z;
                                                       `COND GT : begin
          `COND CS HS : begin
               tempCondition <= c;</pre>
          `COND CC LO : begin
               tempCondition <= ~c;</pre>
                                                       `COND AL : begin
          `COND MI : begin
               tempCondition <= n;</pre>
```

12Figure: بخشی از کد مربوط به قسمت 12Figure

تمامی سیگنال ها و داده های خروجی از استیج ID مطابق با Figure1 وارد رجیستر های مربوط به پایپ لاین بین دو استیج ID و EXE می شوند. بخش از کد این بخش در زیر آمده است:

```
Register_Flush #(.WORD_LENGTH(`ADDRESS_LEN)) reg_PC_in(.clk(clk), .rst(rst), .flush(flush),
    .ld(~freeze), .in(PC_in), .out(PC_out));

Register_Flush #(.WORD_LENGTH(1)) reg_mem_read_en_in(.clk(clk), .rst(rst), .flush(flush),
    .ld(~freeze), .in(mem_read_en_mux), .out(mem_read_en_out));

Register_Flush #(.WORD_LENGTH(1)) reg_mem_write_en_in(.clk(clk), .rst(rst), .flush(flush),
    .ld(~freeze), .in(mem_write_en_mux), .out(mem_write_en_out));

Register_Flush #(.WORD_LENGTH(1)) reg_wb_enable_in(.clk(clk), .rst(rst), .flush(flush),
    .ld(~freeze), .in(wb_enable_mux), .out(wb_enable_out));
```

همچنین لازم به ذکر است در این بخش در صورت فعال بودن سیگنال Flush دستورات در رجیستر ورودی به مرحله بعد flush می شوند. این سیگنال توسط کنترلر تولید می شود و برای جلوگیری از اجرای ترتیب نادرست از دستورات با توجه به دستور Branch، رجیستر های خروجی استیج های IP به طور کامل flush می شوند.

توضيح قسمت EXE:

اجرای تمامی دستورات منطقی در این بخش از پردازنده اجرا می شود. به علاوه آدرس درست پرش، آدرس ذخیره یا خواندن دستورات از حافظه داده نیز در بخش انجام می شود. یکی از مهم ترین بخش ها در این قسمت واحد ALU میباشد. این واحد وظیفه اصلی محاسباتی در این بخش را بر عهده دارد. این ماژول دارای دو ورودی داده و یک خروجی داده می باشد. همچنین 4 بیت(Execute Command) تولید شده در کنترلر در بخش ID برای تعیین کردن عملیات ALU وارد آن می شوند. همچنین بیت C از register نیز به عنوان ورودی به ALU داده می شود. در شکل زیر بخشی از پیاده سازی این ماژول را میبینید:

```
always @(*) begin
    cout = 1'b0;

v = 1'b0;

case(alu_command)
    'NOV_EXE:
        alu_out_temp = alu_in2;
    'NOVM_EXE:
        alu_out_temp = ~alu_in2;

'ADO_EXE:
        begin
        {cout, alu_out_temp} = alu_in1 + alu_in2;
            v = ((alu_in1\[^REGISTER_LEN - 1] = alu_in1\[^REGISTER_LEN - 1]));
        end

'ADC_EXE:
        begin
        {cout, alu_out_temp\[^REGISTER_LEN - 1] != alu_in1\[^REGISTER_LEN - 1]));
        end

'ADC_EXE:
        begin
        {cout, alu_out_temp\[^REGISTER_LEN - 1] != alu_in1\[^REGISTER_LEN - 1]));
        end

'SUB_EXE:
        begin
        {cout, alu_out_temp\[^REGISTER_LEN - 1] != alu_in1\[^REGISTER_LEN - 1]));
        end

'SUB_EXE:
        begin
        {cout, alu_out_temp\[^REGISTER_LEN - 1] != alu_in2\[^REGISTER_LEN - 1]));
        end

'SBC_EXE:
        begin
        {cout, alu_out_temp\[^REGISTER_LEN - 1] != alu_in1\[^REGISTER_LEN - 1]));
        end

'SBC_EXE:
        begin
        {cout, alu_out_temp\[^REGISTER_LEN - 1] != alu_in1\[^REGISTER_LEN - 1]));
        end

'SBC_EXE:
        begin
        {cout, alu_out_temp\[^REGISTER_LEN - 1] != alu_in1\[^REGISTER_LEN - 1]));
        end

cout, alu_out_temp\[^REGISTER_LEN - 1] != alu_in1\[^REGISTER_LEN - 1]));
        end

cout, alu_out_temp\[^REGISTER_LEN - 1] != alu_in1\[^REGISTER_LEN - 1]));
        end

cout, alu_out_temp\[^REGISTER_LEN - 1] != alu_in1\[^REGISTER_LEN - 1]));
        end

cout, alu_out_temp\[^REGISTER_LEN - 1] != alu_in1\[^REGISTER_LEN - 1]));
        end

cout, alu_out_temp\[^REGISTER_LEN - 1] != alu_in1\[^REGISTER_LEN - 1]));
        end

cout, alu_out_temp\[^REGISTER_LEN - 1] != alu_in1\[^REGISTER_LEN - 1]));
        end

cout, alu_out_temp\[^REGISTER_LEN - 1] != alu_in1\[^REGISTER_LEN - 1]));
        end

cout, alu_out_temp\[^REGISTER_LEN - 1] != alu_in1\[^REGISTER_LEN - 1]));
        end

cout, alu_out_temp\[^REGISTER_LEN - 1] != alu_in1\[^REGISTER_LEN - 1]));
        end

cout, alu_out_temp\[^REGISTER_LEN - 1] != alu_in1\[^REGISTER_LEN - 1]));
        end

cout, alu_out_temp\[^R
```

13Figure: بخشی از کد مربوط به قسمت 113Figure

علاوه بر ALU نقش ماژول Val2 Generator نیز بسیار حائز اهمیت می باشد. این ماژول وظیفه تولید ورودی دوم ALU را دارد. این ماژول با توجه به سیگنال های تولیدی در استیج ID ورودی دوم مورد نیاز ALU را تولید می کند. در این ماژول در دستورات مختلف عملکردی به شرح زیر دارد:

- در دستورات LDR و STR برابر بت 12 بیت offset می باشد، که از واحد ID وارد واحد EXE می شود
- در دستورات 32 بیت عدد فوری بر اساس براساس shift-operand داده immediate را تولید می
 کند.
 - در دستورات شیفت فوری داده ورودی Rm را شیفت می دهد.

این ماژول 3 ورودی: Rm, shift-operand , immd, is_mem_command را دریافت میکند و با $mem_v = mem_v = mem_v$ مقدار $mem_v = mem_v = mem_$

کد این بخش از واحد EXE را در شکل زیر مشاهده می کنید:

```
assign is_mem_command = mem_r_en_in | mem_w_en_in;
Val2Generator val2_generator(.Rm(alu_mux_src2), .shift_operand(shift_operand), .immd(immd),
    .is_mem_command(is_mem_command), .val2_out(val2)
);
```

14Figure: كد مربوط به قسمت توليد ورودی دوم

همچنین در شکل زیر کد ماژول Val2 Generator را مشاهده می کنید:

15Figure: که مربوط Val2 Generator

همچنین در این قسمت یک Adder پیاده سازی شده است که وظیفه آن جمع مقدار PC با مقدار signed_immd_24 می باشد.

کد مربوط به این بخش را در شکل زیر مشاهده می کنید:

16Figure: کد مربوط به Adderدر بخش

علاوه بر موارد ذکر شده دو مالتی پلکسر برای بخش forwarding نیز پیاده شده است که توضیحات مربوط به آن ها در قسمت forwarding موجود می باشد.

همچنین همانند قسمت های گذشته تمامی خروجی های این قسمت مطابق با Figure 1 در رجیستر های بین دو استیج دخیره می شوند.

توضيح قسمت MEM:

در این قسمت حافظه داده ها در پردازنده پیاده سازی شده است. این حافظه با دریافت سیگنال های mem_ven_i و mem_ren_i از حافظه داده می خواند یا می نویسد. این حافظه از آدرس mem_ven_i شروع شده و در هر مرحله 32 بیت داده یا 4 بایت داده خوانده یا نوشته می شود. همچنین در این حافظه امکان دسترسی به تک بایت وجود ندارد. حجم این حافظه mem_ven_i بایت و امکان خواندن و نوشتن تنها در آدرس ها با مضارب 4 وجود دارد. در این حافظه 4 ورودی دارد:

alu_res_in: که برای تعیین آدرس خواندن و یا نوشتن می باشد. Val_Rm: این ورودی مقداری است که باید در حافظه نوشته شود.

mem_r_en_in: سیگنال برای خواندن از حافظه.

mem_w_en_in: سیگنال برای نوشتن در حافظه.

در شکل زیر بخش از کد بیاده سازی حافظه را مشاهده می کنید:

```
| Rodule Memory(CIM, rst, address, MriteData, MemRead, Memirite, ReadData);
| Input[ 'InstructIou_Lie - 1:9] WriteData; | Input[ 'InstructIou_MEM_Lie - 1:9] WriteData; | Input[ 'InstructIou_MEM_Lie - 1:9] WriteData; | Input[ 'InstructIou_MEM_Lie - 1:9] Write InstructIou_MEM_Lie - 1:9] write | InstructIou_MEM_Lie - 1:9] data[addresside, and addresside, and addressi
```

17Figure: که مربوط به Memory

همان طور که در شکل 17 مشخص است، پیاده سازی به شکلی می باشد که امکان دسترسی به تک بایت در حافظه وجود ندارد و در هر مرحله 4 بایت در حافظه نوشته یا از آن خوانده می شود. همچنین خروجی حافظه ، des و مقدار alu_Res و ارد رجیستر پایپ لاین در بین دو استیج Memory و WB میشود.

توضيح قسمت WB:

در این بخش یک مالتی پلکسر پیاده سازی شده است که با توجه به مقدار mem_read_enable انتخاب می کند از بین مقادیر alu_result و data_memory کدام یک به استیج ID منتقل شود. پیاده سازی این بخش در شکل زیر مشاهده می کنید:

```
module WB_Stage(
 input rst,
 input mem_read_enable,
 input wb_enable_in,
 input [`REGISTER_LEN - 1:0] alu_result,
 input [`REGISTER_LEN - 1:0] data_memory,
 input [`REG_ADDRESS_LEN - 1:0] wb_dest_in,
 output wire wb_enable_out,
 output wire [`REG_ADDRESS_LEN - 1:0] wb_dest_out,
 output wire [`REGISTER_LEN - 1:0] wb_value
 MUX_2_to_1 #(.WORD_LENGTH(`REGISTER_LEN)) wb_stage_mux(
   .first(data_memory), .second(alu_result),
   .sel_first(mem_read_enable), .sel_second(~mem_read_enable),
   .out(wb_value));
 assign wb_dest_out = wb_dest_in;
 assign wb_enable_out = wb_enable_in;
```

18Figure: کد مربوط به

توضیح ماژول Status Register:

این ماژول مسئول مگه داری Status های ما است. به دلیل اینکه تمام دستورات نمی توانند Status را تغییر دهند یک سیگنال لود برای آن قرار داده شده است که هر وقت S و یا همان STATUS در دستور فعال بود بتوان مقادیر

Status جدید که از مرحله EXE به آن می رسد را تغییر دهد. تمامی حالات Status در توضیح آزمایش و دستورات گفته شده است. در این آزمایش ما فقط از Status 4 استفاده می کنیم. این موارد در دستورات شرطی که انجام شدن یا نشدن انها با توجه به مقدار یکی از این Status ها است نیاز است و تغییر آن فقط در زمان هایی که دستور های خاصی که S ان ها 1 است انجام می پذیرد. بقیه مدار مانند یک ثبات عادی کار می کند که در صورت وجود لود مقدار ورودی را در خروجی می برد.

کر مربوط به این قسمت در شکل زیر آمده است که چون کد ساده ای است توضیحات بالا برای آن امده است.

```
`include "Defines.v"
   module Status Register (
        input clk, rst,
        input ld,
        input [3:0] data_in,
        output reg [3:0] data_out
    );
11
12
      always@(negedge clk, posedge rst)
13
      begin
        if (rst) data out <= 0;
        else if (ld) data_out <= data in;
15
      end
17
    endmodule
```

توضيح ماژول Hazard:

ما در پردازنده ها در کل 3 نوع مخاطره (Hazard) داریم.

الف) مخاطره ساختاری: این مخاطره در بطن ساختار خط لوله وجود دارد به همین دلیل ساختاری نا گرفته است. این مخاطره بین مرحله WB و ID به دلیل همزمانی خواندن و نوشتن از ثبات های عمومی ناشی می شود. برای رفع این مخاطره نوشتن در ثباتهای عمومی را به لبه پایین رونده منتقل کردیم. بنابراین این مخاطره در پردازنده رفع شده است.

ب) مخاطره کنترلی: این مخاطره ناشی از دستورات پرش است. در صورتی که دستور پرش وارد خط لوله شود به دلیل تأخیر در تشخیص و محاسبه آدرس پرش دو دستور به اشتباه وارد خط لوله می شود. برای رفع این مشکل سیگنال های Flush به پردازنده افزوده شد. بنابراین این محاطره نیز رفع شده است.

ج) مخاطره داده ای: مخاطره دادهای به صورت زیر دستهبندی می گردد:

- 1- خواندن پس از نوشتن (RAW): مخاطره خواندن بعد از نوشتن در حالتی رخ میدهد که یک دستور، رجیستری که هنوز محاسبه یا ذخیره نشده است را فراخوانی مینماید. در این حالت میبایست دستورات جدید تا محاسبه یا ذخیره شدن آن رجیستر متوقف گردند. در مثال زیر دستور ۲ نیاز به رجیستر R2 دارد که دستور ۱ آنرا محاسبه می نماید، بنابراین تا ذخیره یا محاسبه شدن مقدار R2 دستور ۲ باید متوقف گردد.
 - SUB R2,R0,R1
 - 2. AND R3,R2,R1
- ۲- نوشتن پس از خواندن (WAR): در مثال زیر رجیستر R1 در حالاتی ممکن است قبل از خوانده شدن توسط دستور ۱ مقدار آن به وسیله دستور ۲ تغییر کند. به این رخداد هازارد دادهای از نوع WAR گفته می شود.
 - 1. SUB R2,R0,R1
 - 2. AND R1,R3,R4
- ۳- نوشتن پس از نوشتن(WAW): هازارد دادهای نوشتن پس از نوشتن نیز همچون هازرد WAR در پردازندههای In-Order رخ نمیدهد. این نوع مخاطره ممکن است در پردزنده های Out-of-order رخ دهد و ترتیب نوشتن در رجیستر مقصد تغییر کند.

برای رفع هازارد RAW ماژول Hazard Detection Unit همانند شکل زیر به پردازنده ARM اضافه نمایید. در این واحد، منابع PXE و ARM به صورت مجزا مقایسه می شود و در صورت برابر بودن یکی از منابع با Src2 در مرحله ID با مقصدهای مراحل EXE و MEM به صورت مجزا مقایسه می شود و در صورت برابر بودن یکی از منابع با مقصدها، سیگنال کنترلی Hazard_Detected_Signal را برابر ۱ قرار می دهد. این سیگنال باید دستورات درون IF و رجیسترهای پس از آن را متوقف نماید و حبابی را به خط لوله تزریق نماید. برای ایجاد حباب کافی است تمامی سیگنال های حیاتی پردازنده صفر گردد. برای پیاده سازی این مرحله به ترتیب زیر عمل کنید:

حالت هایی که هازارد RAW رخ می دهد به شرح زیر است:

- برابری srcl با مقصد EXE در صورت یک بودن WB_EN در مرحله اجرا
- برابری srcl با مقصد MEM در صورت یک بودن WB_EN در مرحله حافظه
- برابری src2 با مقصد EXE در صورت یک بودن WB_EN در مرحله اجرا و دو منبعی بودن دستور
- برابری src2 با مقصد MEM در صورت یک بودن WB_EN در مرحله حافظه و دو منبعی بودن دستور

براى ايجاد اين ماژول همانند بالا دستورات را كنترل مي كنيم.

ورودی های این ماژول ثبات مقصد در استیج EXE، سیگنال نوشتن در استیج EXE، ثبات مقصد ار استیج MEM و سیگنال نوشتن در استیج MEM است و همین طور منبع های ثبات های ما که همان scr1 و src2 هستند. همان طور که گفته شده ما می خواهیم RAW را بر طرف می کنیم، می دانیم این hazard زمانی رخ می دهد که دستور ما Store باشد و یا بیت Immediate دستور ما 1 باشد (شامل دستوراتی که تنها دارای یک منبع هستند). برای زمان store بیت نوشتن در مموری یا MEM_W و برای زمان Immediate بیت ا 0 است که نات آن را استفاده می کنیم. با OR کردن این 2 بیت می فهمیم دستور ما احتمال hazard دارد و آن را با حالت های بالا چک می کنیم. کد مربوط به آن:

```
assign internal_hazard_with_forwarding = ((src1_address == exe_wb_dest) && (exe_wb_en == 1'b1)) ? 1'b1

: ((src2_address == exe_wb_dest) && (exe_wb_en == 1'b1) && (have_two_src == 1'b1)) ? 1'b1

: 1'b0;

assign hazard_detected = (ignore_hazard == 1'b1) ? 1'b0

: (with_forwarding == 1'b1) ? internal_hazard_with_forwarding & EXE_mem_read_en
```

است که تمامی حالت های hazard را با هم چک می کند.

در این حالت، زمانی که هر کدام از اتفاقات گفته شده رخ دهد این واحد می تواند پایپ کلی پردازنده را متوقف کند. این کار توسط خروجی همین واحد که در واقع همان سیگنال Freeze که در استیج IF و ID گفته شد است. در صورت یک بودن این سیگنال ثبات ها تغییر نمی کنند و کنترلر تمامی سیگنال های کنترلی را 0 خروجی می دهد.

پردازنده می تواند در حالت Hazard که همین حالت است و یا حالت Forwarding که در قسمت بعد توضیح داده می شود کار کند. در حالت Hazard سیستم کند تر کار می کند چرا که در صورت وقوع RAW، پایپ ها می ایستند و منتظر می مانند تا محاسبات قبلی انجام شوند ولی در حالت Forwarding این اتفاق نمی افتد که در حالت بعد توضیح داده می شود.

توضیح ماژول Forwarding:

در این قسمت می خواهیم همان hazard هایی که در قسمت قبل با Hazard Detection بر طرق کردیم با واحد Forwarding انجام دهیم. فرق این قسمت با قبلی آن است که در حالت قبل ما در صورت بروز Hazard ما تمام پایپ را متوقف می کنیم تا محاسبات انجام شوند و منبع های مورد نیاز نوشته شوند ولی در این قسمت می خواهیم بدون توقف پایپ ها منبع مورد نیاز را از استیج بعدی به استیج های قبلی انتقال دهیم و بتوانیم سریع تر به ان ها دسترسی پیدا کنیم.

برای این قسمت ما از داده های رو به جلو برای دو قسمت می توانیم استفاده کنیم، یکی زمانی که store اتفاق می افتد ما به جای توقف پایپ با استفاده از Hazard Detection، می توانیم از نتیجه واحد ALU در استیج مموری و ثبات مقصد در استیج باز نشانی استفاده کنیم به این صورت که یک مولتی پلکسر به استیج EXE اضافه می کنیم و سیگنال انتخاب آن را با استفاده از همین واحد درست می کنیم. این مولتی پلکسر آدرس حافظه در استیج MEM را می سازد.

برای قسمت بعد زمانی که حالت Immediate داریم و RAW رخ داده است می توانیم به جای توقف پایپ، یک مولتی پلکسر دیگر به استیج EXE اضافه می کنیم تا بتوانیم داده ی آن را از استیج بعد به آن منتقل کنیم. در این مولتی پلکسر داده یا از نتیجه واحد ALU در استیج مموری یا ثبات مقصد در استیج باز نشانی و یا در صورت عادی و همان منبع 2 دستور است. که انتخاب آن نیز از همین واحد ساخته می شود. این مولتی پلکسر منبع دوم واحد ALU را می سازد و در صورت برابر بودن با ثبات مقصد در استیج Write Back باید ثبات مقصد کر استیج در استیج در استیج که در استیج مموری سیگنال نوشتن فعال باشد (MEM_WB_EN) و ثبات مقصد در استیج

در این قسمت در صور بی که در استیج مموری سیکنال بوستن قعال باسد (۱۷۱۵–۱۷۷۱) و بیات مقصد در استیج مموری با ثبات منبع 1 که همان منبع 1 خروجی از فایل ثبات ها در استیج EXE است برابر باشد باید خروجی واحد ALU را که از استیج MEM آمده است بر داریم. در این جالت سیگنال انتخاب مولتی پلکسر اول را انتخاب می کنیم. برای مولتی پلکسر دوم، همانند قبل است و زمانی که شروط بالا برابر با منبع 2 از ثبات فایل در استیج EXE به جای منبع 1 بود باید داده واحد ALU از مموری برداشته شود و در صورت برابر بودن با ثبات مقصد در استیج Write Back باید ثبات مقصد در استیج Write Back باید ثبات مقصد در استیج Write Back باید ثبات مقصد در استیج این قسمت:

نتایج آزمایش:

در این قسمت می خواهیم به نتایج این آزمایش بپردازیم.

برای این کار یک تست بنچ می نویسیم و ورودی های آن ریست مدار و سیگنال داشتن forwarding و یا hazard است. دستورات تست را درون حافظه دستورات در مرحله واکشی می نویسیم. دستورات مانند زیر می شوند:


```
| If (rat ) begin | Resolution | Resolution
```

حال این مدار را یک بار در Modelsim و یک بار در Quartus اجرا می کنیم و نتایج را مشاهده می کنیم. برای مشاهده نتایج در Modelsim نتیجه آخری در ثبات ها و حافظه را نشان می دهیم و تعداد clock هایی که طول کشیده تا دستورات کامل شوند را برای هر دو حالت نمایش می دهیم. و در Quartus مدار RTL تولید شده به همراه تعداد المان های منطقی و resource استفاده شده توسط مدار را نشان می دهیم.


نتایج شبیه سازی آزمایش در نرم افزار Modelsim: همان طور که میدانیم باید جواب هر دو
 حالت با هم یکی باشد که در عکس ها هم آمده و درست است.

در حالت داشتن Hazard Detection Unit:

مقادیر ثبات ها در انتها و تغییرات آخر انها به شکل:




مقادیر نهایی در حافظه:




همان طور که در شکل هم دیده می شود مدار بعد از 56800 ns همان طور که در شکل هم دیده می شود مدار بعد از $\frac{56800}{2*100} = 284$ تمام در این مدار $\frac{56800}{2*100} = 284$ در نتیجه: $\frac{56800}{2*100} = 284$ نمان مدار تمام شود. این زمان رای حالت Hazard Detection است.

در حالت داشتن Forwarding Unit:

مقادیر ثبات ها در انتها و تغییرات آخر انها به شکل:




و مقادیر ذخیره شده در حافظه به شکل:




همان طور که در شکل هم دیده می شود مدار بعد از 39600 تمام دستورات را به اتمام می رساند. زمان کلاک ما در این مدار 100*2 بوده است که در نتیجه: $\frac{39600}{2*100} = 198$ زمان می برد تا forwarding است.

• حال همین مدار ها را در Quartus شبیه سازی می کنیم و داریم: در حالت اول برای مدار با Hazard Detection داریم:

نتایج بعد از اجرای کد درون نرم افزار:




مدار دیده شده توسط نرم افزار:




به علت اینکه خروجی برای مدار نهایی از مرحله ID گذاشتیم مدار ID جلو تر کشیده شده است. ولی همان طور که می دانستیم اول IF و ID و بقیه مدار بود که درست است. علاوه بر آن همان طور که می دانستیم IF خروجی ای به IF و ID می دهد که درست است. بقیه مدار و سیگنال ها نیز با مقایسه با حالت اولیه می بینیم که همگی همان و درست است.

و در حالت فورواردینگ داریم:

نتایج بعد از اجرای کد درون نرم افزار:



مدار دیده شده توسط نرم افزار:



به علت اینکه خروجی برای مدار نهایی از مرحله ID گذاشتیم مدار ID جلو تر کشیده شده است. ولی همان طور که می دانستیم اول IF و ID و بقیه مدار بود که درست است. علاوه بر آن همان طور که می دانستیم Forwarding خروجی های به EXE می دهد که در واقع انتخاب مولتی پلکسر ها است که درست است. ورودی های این واحد نیز از قسمت های MEM, EXE آمده است که درست است. بقیه مدار و سیگنال ها نیز با مقایسه با حالت اولیه می بینیم که همگی همان و درست است.

برای مقایسه دو حالت جدول زیر را داریم:

Total Clock	Total Logic	Total Register
	Element	

Hazard	284	5177 (8%)	2841
Detection Unit			
Forwarding	194	5367 (8%)	2649
Unit			

Speed
$$Up = \frac{284}{194} = 1.46$$

همان طور که انتظار داشتیم در حالت دو به جلو سرعت مدار تقریبا 1.5 برابر حالت هازارد بود. ولی این سرعت باعث گرفتن مقدار بیشتری از المان های منطقی نیز بوده است چرا که همان طور که دیده می شود مقدار المان های منطقی در حالت رو به جلو بیشتر است که نشان از بیشتر گرفتن ریسورس کل مدار می شود. در اینجا ما مقداری ریسورس بیشتر رو فدای سرعت بالاتر کرده ایم که می زان تسریع نشان می دهد این trade-off به خوبی انجام شده است چرا که سرعت مناسبی دریافت کرده ایم.

مشكلات پيش آمده:

برخی از مشکلات پیش آمده به شرح زیر است:

- 1. زمانی که می خواستیم قسمت *ID* را به قسمت قبل وصل کنیم و تست کنیم با مشکلات زیادی رو به رو شدیم. این قسمت برای گروه ما بیشترین ایراد را داشت که بیشترین قسمت آن قسمت *Controller* آن بوده است. چرا که در حالت اول برخی از دستورات را کاملا آشنا نبودیم و کمی طول کشید تا سیگنال های کنترلی همه را بدون ایراد درست کنیم.
- مشکل دیگر زمانی بود که می خواستیم مدار نهایی را تست کنیم. این مدار که در هر مرحله تست شده بود زمانی که با کل دستورات تست شد غلط های زیادی از جمله رجیستر نشده بودن 1 سیگنال کنترلی، تغییر نکردن درست آدرس و ... بود. بیشترین زمان در انجام پروژه برای این قسمت بود چرا که باید مرحله به مرحله کا کد را چک می کردیم و پیدا می کردیم هر کدام از دستورات در کدام مرحله دچار مشکل می شوند. همین طور برخی از سیگنال ها در مرحله آخر مقدار X می گرفتند که به معنی وصل نبودن بودند. زمان زیادی در این قسمت صرف شد تا مدار بتواند برای بار اول کار کند.
- 3. مشکل دیگر زمانی بود که می خواستیم بعد از نوشتن مدار رو به جلو آن را با کل مدار تست کنیم. در ابتدا فکر کردیم شاید مشکل از قسمت قبل هم بوده باشد در حالی که با تست کردن دوباره مرحله به مرحله برای پیدا کردن مشکل فهمیدیم که مولتی پلکسر هایی که در این مرحله به مدار اضافه شده بودند مشکل داشتند. زمانی نسبتا خوبی برای درست کردن این مشکل گرفت که در آخر موفق به درست کردن آن شدیم.
- 4. یکی از مشکلات جالب زمان Compile با Quartus داشتیم. در این زمان تمام A یکی از مشکلات جالب زمان و نمی دانستیم دلیل آن چیست. بعد از تحقیق متوجه شدیم به این دلیل است که نرم افزار خود Optimization هایی روی مدار انجام می دهد و چون مدار ما هیچ خروجی ای از مدار نداشت مدار را درست نمی کرد. به همین دلیل، یک خروجی از رجیستر فایل برای مدار نهایی در نظر گرفتیم که آن خروجی SRC2 برای این ماژول بود. بعد از وصل کردن آن به یکی از پین های FPGA مدار ساخته شد و توانستیم خروجی مقایسه کنیم.
 - 5. مشكلات ديگرى نيز در مراحل وجود داشت ولى سخت ترين آنها با شرح بالاست