# الجمهورية الجزائرية الديمقراطية الشعبية REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE

وزارة التكوين والتعليم السمهنيين Ministère de la Formation et de l'Enseignement Professionnels

Centre National de l'Enseignement Professionnel à Distance (CNEPD)



## COURS DE SYSTÈME D'EXPLOITATION

## SÉRIE 05

# **OBJECTIFS PÉDAGOGIQUES:**

À la fin de la série le stagiaire doit être capable de :

- Connaître l'utilité et l'organisation des périphériques d'entrée/sortie;
- Connaître le principe de fonctionnement des périphériques d'entrée/sortie:
- Connaitre les différents modes d'entrée/sortie.

#### PLAN DE LA LEÇON:

#### INTRODUCTION

- I- ORGANISATION DES DISPOSITIFS D'ENTRÉES ET **SORTIES**
- II- CONTROLE DES ENTRÉES ET SORTIES
- III- PORTS DES ENTRÉES ET SORTIES
- IV- LES DIFFERENTS MODES D'ENTRÉES ET SORTIES **PHYSIQUES** 
  - 1- Les entrées-sorties synchrone.
  - 2- Les entrées-sorties asynchrone.
  - 3- Les entrées-sorties par accès direct à la mémoire (DMA).
  - 4- Les entrées-sorties tamponnées.

### **QUESTIONS DE COURS**

#### **INTRODUCTION:**

La gestion des périphériques représente peut-être le défi le plus considérable d'un système d'exploitation. Ce dernier doit contrôler tout un ensemble de périphériques avec des différences multidimensionnelles. Rapidité du périphérique, volume des informations, service proposé, direction du flux d'informations et protocoles de communications sont autant de grandeurs aux éventails très larges. Outre cette diversité, le système d'exploitation doit pouvoir traiter un grand nombre de périphériques, ce traitement doit se dérouler dans un environnement parallélisé. Les périphériques agissent en général indépendamment de l'UC, en fonction de leur propre fréquence et synchronisation.

Le système d'exploitation, qui la plupart du temps s'exécute sur une seule UC, doit donc gérer des requêtes simultanées en provenance d'un grand nombre de périphérique.

# I- ORGANISATION DES DISPOSITIFS D'ENTRÉES ET SORTIES :

Même si certains ordinateurs sont différents dans les détails, ils sont conçus autour de la même philosophie. Les dispositifs d'E/S, la mémoire et l'UC communiquent par le biais d'un bus de communication.

Les machines les plus simples présentent un seul bus de communication. Mais les communications ne peuvent avoir lieu qu'entre deux éléments à la fois. Un dispositif appelé « Arbitre de bus » décide quel périphérique est autorisé à communiquer au prochain cycle. Celui-là peut communiquer avec n'importe quel autre de son choix.




Figure 1 : Architecture à bus unique


En principe, le bus est attribué à l'UC afin qu'elle puisse communiquer avec la mémoire.

Des accès fréquents à la mémoire et une vitesse relativement rapide de l'UC conduisent à une utilisation élevée du bus par cette dernière. Bien que le bus leur soit fréquemment nécessaire, les E/S ont des besoins en communication généralement plus urgents que les requêtes de l'UC. C'est pourquoi les requêtes des périphériques d'E/S reçoivent souvent une priorité plus élevée. Le processus consistant à retirer le bus de l'UC pour l'attribuer à un périphérique est appelé vol de cycle.

On peut trouver des bus multiples sur des machines pour des raisons de parallélisme et d'ajustement des performances. Les bus multiples permettent à plusieurs communications de se dérouler simultanément. L'UC peut par exemple communiquer avec un port série sur un bus alors qu'un disque communique avec la mémoire sur un autre. Cependant l'avantage des bus multiples est assez limité. La plupart des communications impliquent soit la mémoire, soit l'UC. Sans matériel multi-accès particulier, ils ne peuvent communiquer qu'avec un seul dispositif à la fois.

Les architectures PC les plus récentes ont souvent recours à 3 types de bus outre celui du processeur de l'UC : le bus standard de connexion des périphérique, bus **PCI**. Par ailleurs, un bus mémoire spécial permet des communications optimisées entre l'UC et la mémoire ; un bus **ISA** (Industry standard architecture) est relié au bus PCI pour offrir une compatibilité descendante pour les anciens périphériques

Figure 2 : Architecture à bus multiple



### II- CONTROLE DES ENTRÉES ET SORTIES :

Dans le modèle le plus simple l'UC communique directement avec les périphériques d'entrées et sorties et prend en charge le contrôle des moindres détails de l'opération du périphérique. Ce type de communication est de plus en plus rare (encore dans les systèmes embarqués).

Les nouveaux systèmes incorporent la notion de « contrôleur de périphériques ». Une commande classique de l'UC au contrôleur peut être le lancement d'une opération de lecture pour un octet d'informations depuis un appareil en série ou d'un secteur d'informations depuis un disque. Le contrôleur de périphérique transmet au périphérique les commandes plus détaillées nécessaires à la réalisation de l'opération requise. En déchargeant cette responsabilité sur le contrôleur, l'UC est libre d'accomplir simultanément d'autres tâches. Chaque dispositif d'E/S possède un contrôleur spécifique.

La plupart des contrôleurs peuvent servir à plusieurs périphériques à la fois.

## III- PORTS DES ENTRÉES ET SORTIES :

Pour réaliser les E/S, l'UC doit communiquer avec les modules d'E/S, qu'il s'agisse d'un périphérique ou d'un contrôleur ou d'un canal. Chaque module d'E/S contient un ou plusieurs registres servant à la communication avec le processeur.

En écrivant dans ces registres, le SE ordonne au périphérique de délivrer des données, d'en accepter, de s'activer, désactiver ou effectuer une opération donnée (commande de périphérique).

En lisant les registres, le SE connaît l'état du périphérique. De nombreux périphériques sont équipés d'un tampon de données que le SE peut écrire ou lire. Par exemple, la RAM vidéo contient les pixels affichés à l'écran. Cette RAM vidéo est le tampon de données relatif au périphérique vidéo (carte graphique).

# IV- LES DIFFERENTS MODES D'ENTREES/SORTIES PHYSIQUES:


Plusieurs modes d'entrées-sorties ont été proposés dans les systèmes informatiques : les E/S programmées, les E/S direct synchrone et asynchrone ; les E/S tamponnées, les E/S avec accès DMA et les E/S avec processeur spécialisé.

#### 1- Les entrées-sorties synchrone :

Lors d'entrées-sorties synchrone le processeur est immobilisé pendant toute la durée du transfert (fig. 3). Le coupleur contient un mot d'état qui indique entre autre :

- S'il est prêt lorsque le périphérique est apte à fonctionner
- Fini lorsque le transfert est terminé et qu'il est prêt pour un nouvel échange. Le processeur peut alors reprendre son activité
- Erreur lorsqu'une erreur est détectée au cours du transfert. La nature de celle-ci est indiquée par un code qui fait partie du mot d'état. La qualité du diagnostic dépend de l'électronique (nombre de bits de contrôle par octet) et des possibilités de traitement du système d'exploitation.

Figure 3 : Couplage synchrone




Les entrées-sorties synchrones ne présentent d'intérêt que pour des processeurs rudimentaires lorsqu'il n'y a pas de raison de vouloir mieux employer les temps d'attente. C'est le cas, par exemple, du microprocesseur affecté au clavier d'un ordinateur. Leur programmation est simple puisque l'état de l'activité, en chaque point interruptible, est toujours parfaitement déterminé. De fait les coupleurs synchrones ne se rencontrent que dans des dispositifs spécialisés dont l'état est parfaitement prévisible à tout instant. Leur programmation est facile donc efficace et ne demande que peu de mémoire pour stocker le programme.

#### 2- Les entrées-sorties asynchrone :

Le pilotage des entrées-sorties asynchrones est plus complexe. On ne peut pas prévoir à l'avance l'état des différents processus qui devront communiquer entre eux... Leur programmation nécessite le recours à des interruptions car le processeur et le coupleur travaillent simultanément (fig. 4) à la différence du pilotage synchrone où ils travaillent en alternance (fig. 3). Chacun doit pouvoir être interrompu à des moments imprévisibles entre deux instructions. Ce mode de fonctionnement est évidemment plus performant puisque le processeur n'est pas immobilisé inutilement : lorsqu'il attend que le coupleur ait effectué une opération d'écriture pour un processus il peut retourner à d'autres activités. Cependant ceci est la source de nombreuses possibilités d'erreurs. Il faut veiller à synchroniser correctement le périphérique et le processeur. Les données doivent être prêtes au moment voulu. Une mauvaise synchronisation est la source de nombreuses erreurs souvent difficiles à détecter et à corriger.

Figure 4: Couplage asynchrone



Les canaux et dispositifs DMA fonctionnent généralement dans ce mode. Le processeur peut consulter leur mot d'état pour connaître leur activité. Dans le dispositif DMA le plus simple il se réduit à un registre qui contient l'adresse en mémoire des données à transférer, le nombre d'octets et le sens du transfert. Le processeur connaît l'état d'avancement du travail grâce à cette information.

# 3- <u>Les entrées-sorties par accès direct à la mémoire</u> (DMA):

Le dispositif DMA est un composant matériel permettant d'effectuer des échanges entre la mémoire centrale et unité d'échange sans utilisation du processeur; Avec cette technique, les données ne doivent pas transiter par l'UC. Cet accès est utile pour des dispositifs tels que les disques

### 4- Les entrées-sorties tamponnées :

Il est apparu très vite que la réalisation matérielle d'une opération d'entrées-sorties par le processeur de calcul conduisait à une mauvaise rentabilité de la machine. Les concepteurs du matériel ont donc introduit des processeurs spécialisés qui prenaient en charge ces opérations de façon autonome. Il était ainsi possible de poursuivre les traitements pendant l'exécution de l'opération. Ceci a permis de connecter de nouveau les périphériques de type lecteur de cartes ou imprimante sur l'ordinateur principal, et de supprimer l'ordinateur secondaire. Le superviseur d'entrées-sorties assure la lecture des cartes dans une zone dédiée de mémoire centrale, avant que le programme n'en ait effectivement besoin, permettant ainsi de satisfaire immédiatement sa demande ultérieure. De même, lorsque le programme demande une impression, celle-ci est remplacée par une recopie dans une zone dédiée de mémoire centrale, le superviseur assurant l'impression du contenu de cette zone ultérieurement.

Ce mode de fonctionnement n'a été rendu possible que par l'introduction du mécanisme d'*interruption*, permettant à un dispositif extérieur d'arrêter momentanément le déroulement normal d'un programme pour exécuter un traitement spécifique. Par exemple, lorsque le lecteur de cartes a fini le transfert du contenu de la carte dans la mémoire centrale, il le signale au superviseur par le biais d'une interruption. Celui-ci peut alors commander la lecture de la carte suivante dans un autre emplacement mémoire. De même, l'imprimante signale au superviseur, par une interruption, la fin de l'impression d'une ligne. Celui-ci peut alors commander l'impression de la ligne suivante si elle est disponible.

Ce mode de fonctionnement attire les remarques suivantes:

- Le temps de réponse est amélioré, puisqu'il n'est plus nécessaire de remplir une bande pour pouvoir la transférer depuis (ou vers) l'ordinateur secondaire d'entrées-sorties.
- La rentabilité du système est améliorée par la récupération au niveau processeur de traitement des temps des opérations d'entrées-sorties devenues autonomes.

#### **EXERCICES D'APPLICATIONS:**

- 1. Décrivez brièvement ce qui se passe, du côté du système 'exploitation, lorsqu'une touche de clavier est pressée
- 2. Décrivez brièvement comment se fait le transfert d'un bloc de disque vers la mémoire, si le système dispose d'un DMA.
- 3. Qu'est-ce qu'un bus?
  - a- un programme informatique.
  - b- une mémoire spéciale.
  - c- un système de communication entre les éléments d'un ordinateur.
- 4. Citez les différents types de bus.
- 5. Un lot est composé de 50 travaux, que pour simplifier, on suppose tous constitués de 3 phases :
  - Lecture des cartes (20 secondes) ·calcul (15 secondes) ·Impression des résultats (5 secondes).

Le temps mis pour passer d'un travail à un autre est négligeable.

Calculer le temps de traitement total du lot et le taux d'utilisation de l'unité centrale pour le calcul dans les deux cas suivants :

- 1- L'unité centrale gère les périphériques d'entrée-sortie.
- **2-** Les périphériques sont autonomes et disposent d'un accès direct à la mémoire.

#### **CORRIGÉ DES EXERCICES:**

- 1. Après chaque touche pressée, une interruption (de type matérielle associée au clavier) est générée. Le processeur interrompt son traitement pour lancer la routine d'interruption associée.
- 2. Le processeur envoie la commande d'E/S au driver du disque. Le driver détaille la commande et la traduit au contrôleur. Le contrôleur prépare les données en copiant les données du disque vers le buffer du disque. Le dispositif DMA envoie les données prépare directement vers la mémoire (sans passer par le processeur). A la fin du transfert, une interruption est générée pour informer le processeur que le transfert est terminé.
- **3.** C
- 4. les bus de donnée. Les bus d'adresses. Les bus de contrôle.
- 5. Durée du traitement = 20+15+5=40s. r=15/40=0,375 Durée du traitement = 20 (le temps le plus long puisque temps transfert en mémoire =0), r=15/20=0,75