

3)					
acce So	bus	V. memoria	contrar	val	estado
lee u	S;	5	U	5	V
esc U7	<i>S</i> ;	7	U	7	V
esc +10	5 :	10	+	10	ν
lee +	U 0	10	+	10	V



5)												
3)	me	m	. 1	<u> </u>	1			CS,		C3		
4000	Ver	/=	505	var	اعرا	tes	Var	ral	es t	var	val	es x
1 ee 0	\(\cdot \)	5	Si.	V	2	V	_	1	,	•	_	<u> </u>
3 /ce U	U	2	Si	U	S	V	_	-	_	U	S	V
3 escut	U	7	No	U	S	I	_	_	-	U	7	V
2 esc+10	+	10	ν_{o}	_	1	_	+	10	V	_	–	_
1 lee u	U	7	5;	0	7	V	_	_	_	U	7	ν
2 lee t	+	10	~ <i>O</i>)	_	_	+	10	V	_	_	_
z esc u9	U	9	20	V	7	1	-	-	_	\ \cdot	9	V


4.2

- 1) Prede haber una opia de cada bloque en cada ce che si todos los accesos a ese bloque son de lectura, en caro contrario se invalidarian las copias
- 2) Si, si es PHIm se debe enviar un mensaje a los otros procesadores para que invalidan el bloque





2) éforma funcional?





	me	?m	(4						C3			ı	
D4 1	Ver	/=	505	var	الما	est	Var	ral	es t	var	val	es X	
P1 lee u	L	4	5;	0	4	E							١
P2 leet	+	2	Si				+	5	6				
Plesc u32	6	4	No	V	32	M							
PZeSc+67	+	5	NO				+	67	M				
P3escul8	υ	32	C 1	U	32	I				U	18	M	١
P1 lee u	U	18	C٤	U	18	L				U	18	۷	
P2 lee u	U	18	c1/c3	U	18	 	U	18	۱ ۷	V	18	4	

•

4.12) M P I P I L M L MI I ML







FI lec v v 4 M v 4 L + 5 L v 18 M

P2 lec t + 5 M v 32 M + 64 M

P3 esc v 18 v 32 C1 v 32 E v 18 L

P2 lee v v 18 c3/4 v 18 L v 18 L v 18 L

P2 lee v v 18 c3/4 v 18 L v 18 L v 18 L

1)

	Bus	m	em C1				ر در .			
	203	Ver	re	505	Var	Val	tes	Va L	ra	es t
P1 lee +	PY	+	5	M	7	7	7			
Pz lee u	Pt	\lor	4	Μ				U	4	L
Hesc+21	PtIm	†	5	1	+	21	Μ			
Rescu 8	D#	V	4					υ	8	Μ
P2 lee t	p+	+	اح	Сı	+	51	L	+	21	4
P2 e5c v 12	PtIM	+	21	,	+	21	I	+	12	M
P1 lee +	P +	+	17	CZ	+	12	7	+	12	L
Prleet	D+.	+	12	_	+	12	L	+	12	_
	l						l		ļ	

	mem C1 vor ve Sub var ve est					l .	CS,		١.	C3	n			
١	Ver	V=	505	var	Val	est	Var	ral	es t	var	val	es X	13 05	
1														

	me	m.	.		1					
	Mem Ver V=		Sub	var	Val	est	Var	ra	es t	
1										
		I			J	I	l	I	ı	J