# 数字电路实验六 寄存器

秦嘉余

191220088 1348288404@qq.com

#### 目录

1.实验目的	1
2.实验原理	
3.实验环境/器材	
4.算术移位和逻辑移位寄存器	
1.设计思路	2
2. 实验代码	2
3.RTL 视图	4
4.引脚分配图	
5.实验结果	
5. 利用移位寄存器实现随机数发生器	5
1.设计思路	5
2. 实验代码	
3.RTL 视图	6
4.引脚分配图	6
5.实验结果	6
6.实验实验中遇到的问题及解决办法	7

## 1.实验目的

本次实验的目的是熟悉数字电路中的常用原件的寄存器,并使用 verilog 语言来实现。同时,利用寄存器作为基本原理,完成移位寄存器等一系列原件,最后完成一个随机数生成器。

### 2.实验原理

寄存器是数字电路中的重要器件,用于存储比特信号,在 D 触发器的基础上用一定的逻辑门作为输入就可以构成最简单的寄存器。在此门电路可以涵盖清零,置数的功能。在此基础上,将多个 D 触发器链接在一起就可以构成移位寄存器,然后根据需求拓展不同的功能。完成移位寄存器后通过

n	Feedback Equation
2	X2 = X1 ⊕ X0
3	X3 = X1 ⊕ X0
4	X4 = X1 ⊕ X0
5	X5 = X2 ⊕ X0
6	X6 = X1 ⊕ X0
7	X7 = X3 ⊕ X0
8	$X8 = X4 \oplus X3 \oplus X2 \oplus X0$
12	X12 = X6 ⊕ X4 ⊕ X1 ⊕ X0
16	X16 = X5 ⊕ X4 ⊕ X3 ⊕ X0
20	X20 = X3 ⊕ X0
24	$X24 = X7 \oplus X2 \oplus X1 \oplus X0$
28	X28 = X3 ⊕ X0
32	X32 = X22 ⊕ X2 ⊕ X1 ⊕ X0

Table 8-21
Feedback equations
for linear feedback
shift-register counters.

上表知 X4 xor X3 xor X2 xor X0 可以得到随机数序列

## 3.实验环境/器材

本次实验的环境为 Quartus17.1 版本 本次实验的器材为 DE10 Standard 开发板

## 4.算术移位和逻辑移位寄 存器

#### 1.设计思路

本次实验的形式与 ALU 类似,同一个器件通过功能选择端完成多种功能,所以大框架使用 case 语句, always 语句检测 clk 信号, case 检测 select, 根据不同的 select 选择不同的功能。而每种功能只需要根据 select 对 out 进行不同赋值即可。

#### 2. 实验代码


模块名为 shift\_register, 时钟信号为 clk, 输入值为 cin, 选择端为 select, 载入输入端为 load, 输出端为 8 路 out

```
module shift_register(clk,cin,select,load,out);
    input clk,cin;
    input [2:0] select;
    input [7:0] load;
    output reg [7:0] out;

always @(posedge clk)
    begin
        case(select)
        3'b000:out<=8'b00000000;
        3'b001:out<=load;
        3'b010:out<={1'b0,out[7:1]};
        3'b011:out<={out[6:0],1'b0};
        3'b10:out<={out[7],out[7:1]};
        3'b10:out<={cin,out[7:1]};
        3'b11:out<={out[0],out[7:1]};
        3'b11:out<={out[6:0],out[7:1]};
        default:out<=8'b11111111;
        endcase
    end

endmodule</pre>
```

## 3.RTL 视图



## 4.引脚分配图

in_ cin		
- jenn	Input	PIN_AB30
<mark>in</mark> _ clk	Input	PIN_AJ4
Load[7]	Input	PIN_AA30
Load[6]	Input	PIN_AC29
Load[5]	Input	PIN_AD30
load[4]	Input	PIN_AC28
in_ load[3]	Input	PIN_V25
in_ load[2]	Input	PIN_W25
in_ load[1]	Input	PIN_AC30
in_ load[0]	Input	PIN_AB28
out[7]	Output	PIN_AF24
out[6]	Output	PIN_AE24
out[5]	Output	PIN_AF25
out[4]	Output	PIN_AG25
out[3]	Output	PIN_AD24
out[2]	Output	PIN_AC23
out[1]	Output	PIN_AB23
out[0]	Output	PIN_AA24
in_ select[2]	Input	PIN_AA15
in_ select[1]	Input	PIN_AA14
in_ select[0]	Input	PIN_AK4

#### 5.实验结果

已在开发板上验收

# 5. 利用移位寄存器实现随机数发生器

#### 1.设计思路

#### 2. 实验代码


顶层模块名为 LFSR。其中 shift\_register 模块与上实现一致, decode\_hex 为显示模块, xor 为 verilog 内置的异或门模块。

下为 decode\_hex 模块

```
module decode_hex(in,HEX);
    input [3:0] in;
    output reg [6:0] HEX;

always @(in)
    begin
    case (in)
    0: HEX=7'b1000000;
    1: HEX=7'b1111001;
    2: HEX=7'b0100100;
    3: HEX=7'b0110000;
    4: HEX=7'b0011001;
    5: HEX=7'b0010010;
    6: HEX=7'b0000010;
    7: HEX=7'b1111000;
    8: HEX=7'b0000000;
    9: HEX=7'b0000000;
    10:HEX=7'b0001000;
    10:HEX=7'b000110;
    12:HEX=7'b1000110;
    13:HEX=7'b000110;
    15:HEX=7'b000110;
    default: HEX=7'b1111111;
    endcase
end
endmodule
```

#### 3.RTL 视图



#### 4.引脚分配图

本项目由 build 软件自动生成,则不再展示引脚分配图

#### 5.实验结果

已在开发板上验收

#### 6.补充

由于题目中规定为需要自启动,为了保证全部的 256 种情况,需要增加对 00000000 的自启动规则,所以对逻辑反馈门进行改进,完成可以自启动的电路,改进后的方程如下:

```
nor nor1(D,LEDR[1],LEDR[2],LEDR[3],LEDR[4],LEDR[5],LEDR[6],LEDR[7]);
xor xor1(C,LEDR[0],LEDR[2],LEDR[3],LEDR[4],D);
```

其中 D 为反馈回的值

# 6.实验实验中遇到的问题 及解决办法

对于随机数的生成,由于直接使用异或的门生成电路无法从 8'b00000000 自启动,所以如果需要自启动,有两种方式: 1.对反馈门电路进行修改,补充了从 00000000 启动的规则,最后完成了自启动 2.将初始值改变,使其不为 00000000,这样就可以自启动了