

PCB模块化设计05——晶体晶振PCB布局布线设计规范


PCB模块化设计05——晶体晶振PCB布局布线设计规范

布局要求：

- 1、布局整体紧凑，一般放置在主控的同一侧，靠近主控IC。
- 2、布局是尽量使电容分支要短（目的：减小寄生电容，）
- 3、晶振电路 一般采用 π 型滤波形式，放置在晶振的前面。

布线要求：


- 1) 走线采取类差分走线；
- 2) 晶体走线需加粗处理：8-12mil，晶振按照普通单端阻抗线走线即可；
- 3) 对信号采取包地处理，每隔50mil放置一个屏蔽地过孔。
- 4) 晶体晶振本体下方所有层原则上不准许走线，特别是关键信号线。（晶体晶振为干扰源）。
- 5) 不准许出现stub线头，防止天线效应，出现额外的干扰。



晶体

• 晶体的布局

- 布局要紧凑，尽量靠近IC管脚放置。
- 为了减小寄生电容,放置两个电容时,要使用得分支长度尽量小




CSDN @朱万利

晶体

• 晶体的布线

- 优先表层布线。如需打孔，过孔附近必须要有回流地过孔。
- 晶体两根信号线走线成类差分形式。
- 晶体的输出时钟信号线加粗，一般8/10mil。




CSDN @朱万利

晶体

• 晶体的布线

- 为了减小寄生电容,电容的地线扇出线宽通常加粗至18-22mil。
- 对时钟信号线进行包地处理。
- 晶体附近应打屏蔽地过孔(吸引辐射噪声)。
- 不允许有其他信号在晶体下方穿过。





CSDN @朱万利

晶振

• 晶振的布局

- 布局要紧凑，尽量靠近IC管脚放置。
- 匹配电阻靠近晶振放置。
- 晶振电源采用 π 型滤波（在空间足够的情况下，滤波电容优先放置与晶振同一层），滤波电容先大后小放置





CSDN @朱万利

晶振

• 晶振的布线

- 晶振本体下面不允许走线（在密度比较大的情况下，最少保证晶振本体经过两个平面层屏蔽后方可走线）。
- 晶振输出信号严格按照50欧姆阻抗走线，在换层处必须打回流地过孔，且离其它信号最少保证4w以上。




CSDN @朱万利

晶振

• 晶振的布线

- 晶体附近应打屏蔽地过孔(吸引辐射噪声)



CSDN @朱万利

时钟

- 元器件特性

- 晶体

晶体所使用的谐振单元是一个石英切片。石英由于具备天然高品质因子“Q”和高稳定性，它所产生的谐振信号，其频率的精确度和稳定性都很好，而且价格低廉。其自身无法振荡起来，需要借助于时钟电路才能产生振荡信号

- 晶振

晶振是一个完整的振荡器，其内部除了有石英晶体外，还包括晶体管和阻容器件，因此体积较大。

- 电路特性

晶振需要外部提供的电源来工作。简单来说，就是管脚接电源的为晶振，也叫有源晶振。晶体是只有两个功能引脚的无极性元件

CSDN @朱万利

“相关推荐”对你有帮助么？

😞 非常没帮助 😐 没帮助 😐 一般 😊 有帮助 😄 非常有帮助