

PCB模块化设计12——LVDS高速PCB布局布线设计规范

目录

PCB模块化设计12——LVDS高速PCB布局布线设计规范

- 1、LVDS介绍
- 2、LVDS常规接口定义
 - 20PIN单6定义：
 - 20PIN双6定义：
 - 20PIN单8定义：
 - 30PIN单6定义：
 - 30PIN单8定义：
 - 30PIN双6定义：
 - 30PIN双8定义：
- 3、LVDS的优点主要有哪些？
 - 1、高速传输能力能力 低摆幅：350mv
 - 2、低噪声/低电磁干扰
 - 3、低功耗
 - 4、低电压
- 4、LVDS布局常见指南
 - 1、阻抗一致性
 - 2、旁路电容器放置方法
 - 3、多层板布局
- 5、LVDS信号布线设计指南
 - 1、LVDS信号阻抗计算与控制：
 - 2、紧耦合原则：
 - 3、走短线、直线：
 - 4、不同差分线对间的处理：
 - 5、LVDS信号远离其它信号：
 - 6、LVDS差分信号不可以跨平面分割：
 - 7、接收端的匹配电阻的布局：
 - 8、匹配电阻的精度要求：

PCB模块化设计12——LVDS 高速PCB布局布线设计规范

1、LVDS介绍

LVDS（低压 差分信号 ）是一种高速数字接口，已成为许多需要低功耗和高噪声抗扰度以满足高数据速率的应用的解决方案。自从ANSI / TIA / EIA-644标准化以来，LVDS已在各种应用和行业中实施，LVDS标准提供了定义LVDS接口的驱动器输出和接收器输入的电气特性的指南，但没有定义特定通信协议，所需的过程技术，介质或电压供应。该标准的一般非应用特性有助于在各种商业和军事应用中采用LVDS。此外，不断增长的带宽需求导致了PCI Express和HyperTransport等高性能技术的出现，这些技术基于高速LVDS连接。LVDS的低功耗和高抗噪性以及大量商用现货（COTS）LVDS组件使得许多军事和航空航天应用选择LVDS作为高速数据的强大，长期解决方案传输。

2、LVDS常规接口定义

虽然我们在产品运用当中会看到很多各种各样的LVDS接口，但是真正定义的话也是分以下几类：

20PIN单6定义：

1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16空 17空 18空 19空 20空

每组信号线之间电阻为（数字表120欧左右）

20PIN双6定义：

1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：R1- 8：R1+ 9：R2- 10：R2+ 11：CLK- 12：CLK+ 13：RO1- 14：RO1+ 15：RO2- 16：RO2+ 17：RO3- 18：RO3+

19：CLK1- 20：CLK1+

每组信号线之间电阻为（数字表120欧左右）

20PIN单8定义：

1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：R3- 17：R3+

每组信号线之间电阻为（数字表120欧左右）

30PIN单6定义:

1: 空2: 电源3: 电源 4: 空 5: 空 6: 空 7: 空 8: R0- 9: R0+ 10: 地 11: R1- 12: R1+ 13: 地 14: R2- 15: R2+ 16: 地 17: CLK- 18: CLK+ 19: 地 20: 空- 21: 空 22: 空 23: 空 24: 空 25: 空 26: 空 27: 空 28空 29空 30空

每组信号线之间电阻为 (数字表120欧左右)

30PIN单8定义:

1: 空2: 电源3: 电源 4: 空 5: 空 6: 空 7: 空 8: R0- 9: R0+ 10: 地 11: R1- 12: R1+ 13: 地 14: R2- 15: R2+ 16: 地 17: CLK- 18: CLK+ 19: 地 20: R3- 21: R3+ 22: 地 23: 空 24: 空 25: 空 26: 空 27: 空 28空 29空 30空

每组信号线之间电阻为 (数字表120欧左右)

30PIN双6定义:

1: 电源2: 电源3: 地 4: 地 5: R0- 6: R0+ 7: 地 8: R1- 9: R1+ 10: 地 11: R2- 12: R2+ 13: 地 14: CLK- 15: CLK+ 16: 地 17: RS0- 18: RS0+ 19: 地 20: RS1- 21: RS1+ 22: 地 23: RS2- 24: RS2+ 25: 地 26: CLK2- 27: CLK2+

每组信号线之间电阻为 (数字表120欧左右)

30PIN双8定义:

1: 电源2: 电源3: 电源 4: 空 5: 空 6: 空 7: 地 8: R0- 9: R0+ 10: R1- 11: R1+ 12: R2- 13: R2+ 14: 地 15: CLK- 16: CLK+ 17: 地 18: R3- 19: R3+ 20: RB0- 21: RB0+ 22: RB1- 23: RB1+ 24: 地 25: RB2- 26: RB2+ 27: CLK2- 28: CLK2+ 29: RB3- 30: RB3+

每组信号线之间电阻为 (数字表120欧左右)

一般14PIN、20PIN、30PIN为LVDS接口。

3、LVDS的优点主要有哪些?

1、高速传输能力能力 低摆幅: 350mv

LVDS技术的恒流源模式低摆幅输出意味着LVDS能高速驱动, 例如: 对于点到点的连接, 传输速率可达800Mbit/s。

由逻辑“0”电平变化到逻辑“1”电平是需要时间的。由于LVDS信号物理电平变化在0.85——1.55V之间, 其由辑“0”电平到逻辑“1”电平变化的时间比TTL电平要快得多。

2、低噪声/低电磁干扰

LVDS信号是低压差分信号。我们知道, 差分数据传输方式比单线数据传输对共模输入噪声有更强的抵抗能力, 在两条差分信号线上, 电流的方向、电压振幅相反, 而接收器只关心两信号的差值, 故噪声以共模方式同时耦合到两条线上时, 能够被抵消, 同时两条信号线周围的电磁场也相互抵消, 因此, 两条差分信号线比TTL单线信号传输的电磁辐射小得多。而且, 恒流源驱动模式不易产生振铃和切换尖峰信号, 进一步降低了噪声。

3、低功耗

LVDS器件一般用CMOS工艺实现, 因此, 具有较低的静态功耗。LVDS的负载(100Q终端电阻)的功耗仅为1.2mW。LVDS采用恒流源模式驱动设计, 极大地降低了频率成分对功耗的影响。

4、低电压

LVDS接口采用低压差分信号技术, 其发送和接收不依赖于供电电压, 如5V, 因此, LVDS能比较容易地应用于低电压系统中, 如3.3V甚至2.5V, 且保持同样的信号电平和性能。

LVDS也易于终端匹配, 通常, 一个尽可能靠近接收输入端的100Q匹配电阻跨在差分线上, 便可提供良好的匹配和最佳的信号质量。

100欧电阻离接收端距离不能超过500mil, 最好控制在300mil以内。


4、LVDS布局常见指南

1、阻抗一致性


afe 处理的差分信号 (lvds) 需要阻抗一致性 (与 gnd)。

50欧姆(单端)对于差分信号模式的特性阻抗, 建议使用5%。

阻抗一致性通常是通过匹配差分信号模式、p/n 和在它们下面创建的测试版模式之间的阻抗来实现的。因此, 差分信号模式的阻抗可能会变得不一致 (不连续)由相邻的模式 (如信号或 gnd 屏蔽) 或位于差分信号模式下方的测试版模式。通过孔或缝隙进行相同长度的布线会导致不一致。



为了保持阻抗的一致性, 应满足以下尺寸要求。选择固定电位相邻边界 (g2) 之间的间隙或波动的潜在相邻边界之间的间隙 (g3) 取决于相邻的图案类型。固定电位邻接是指电源或 gnd, 而波动的电位邻接是指显示信号模式或高频分量 (如接近功率) 的功率电源电路)。



w: 差分信号模式的宽度

g1: 差分信号模式之间的间隙

g2: 固定的潜在相邻边界之间的间隙


g3: 波动的潜在相邻边界之间的间隙 [尺寸要求]

- 在 $> g1$ 中
- $g2 = 2 \times w$ (在 $> g1$ 中)
- $g3 = 3 \times w$ (在 $> g1$ 中)

2、旁路电容器放置方法


由于旁路电容器负责提供有效电流, 因此有必要了解以下内容, 以便您的设计能够实现旁路电容器的稳定行为。

(1) 当前路径取决于通孔的位置(via)。这意味着通过孔 (via) 的不适当放置会使旁路的功能失效 电容器。



(2) 电容器与引脚的距离不仅可能会禁用旁路电容器的功能, 而且会使旁路电容器的功能失效, 也会导致其恶化。

在下面显示的示例中, c2 的当前路径优先于 c1, c1 距离引脚更远。连接到 c1 的内部电路以及 vcc1 t 之间的内部电路o vcc2 可能会出现典型的恶化, 由于意外的电流。



3、多层板布局

有LVDS信号的印制板一般都要布成多层板。由于LVDS信号属于高速信号，与其相邻的层应为地层，对LVDS信号进行屏蔽防止干扰。另外密度不是很大的板子，在物理空间条件允许的情况下，最好将LVDS信号与其它信号分别放在不同的层。例如，对于四层板，通常可以按以下进行布层：LVDS信号层、地层、电源层、其它信号层。

5、LVDS信号布线设计指南

1、LVDS信号阻抗计算与控制：

LVDS信号的电压摆幅只有350 mV，适于电流驱动的差分信号方式工作。为了确保信号在传输线当中传播时不受反射信号的影响，LVDS信号要求传输线阻抗受控，通常差分阻抗为 $(100 \pm 10) \Omega$ 。阻抗控制的好坏直接影响信号完整性及延迟。如何对其进行阻抗控制呢？

①、确定走线模式、参数及阻抗计算。LVDS分外层微带线差分模式和内层带状线差分模式两种，分别如图2、图3所示。通过合理设置参数，阻抗可利用相关阻抗计算软件(如POLAR-SI6000、CADENCE的ALLEGRO)计算也可利用阻抗计算公式计算。

(i)微带线(microstrip)

$$Z = \{87 / [\sqrt{\epsilon_r + 1.41}] \} \ln \{5.98H / (0.8W + T)\}$$

其中，W为线宽，T为走线的铜皮厚度，H为走到参考平面的距离， ϵ_r 是PCB板材质的介电常数(dielectric Constant)。此公式必须在 $0.1 < (W/H) < 2.0$ 及 $1 < (\epsilon_r) < 15$ 的情况才能应用。

(ii)带状线(stripline)

$$Z = [60 / \sqrt{\epsilon_r}] \ln \{4H / [0.67\pi(T + 0.8W)]\}$$

其中，H为两参考平面的距离，并且走线位于参考平面的中间。此公式适应于双线，线间距与抗成正比，必须在 $W/H < 0.35$ 及 $T/H < 0.25$ 的情况才应用。

由上面两公式可以看出，虽然其计算公式各不同，但阻抗值均与绝缘层厚度成正比，与介电常数、线的厚度及宽度成反比

②、LVDS走线要求严格等长，但建议尽量注意控制等长，分辨率越高的屏，越要控制等长，720P的屏建议各走线之间长度相差不超过1000MIL。

2、紧耦合原则：

在计算线宽和间距时最好遵守紧耦合的原则，也就是差分对线间距小于或等于线宽。当两条差分信号线距离很近时，电流传输方向相反，其磁场相互抵消，电场相互耦合，电磁辐射也要小得多。

3、走短线、直线：

为确保信号的质量，LVDS差分对走线应该尽可能地短而直，减少布线中的过孔数，避免差分对布线太长，出现太多的拐弯，拐弯处尽量用45°或弧线，避免90°拐弯。

4、不同差分线对间的处理：


LVDS对走线方式的选择没有限制，微带线和带状线均可，但是必须注意要有良好的参考平面。对不同差分线之间的间距要求间隔不能太小，至少应大于3~5倍差分线间距。必要时在不同差分线对之间加地孔隔离以防止相互间的串扰。

5、LVDS信号远离其它信号：


对LVDS信号和其它信号比如TTL信号，最好使用不同的走线层，如果因为设计限制必须使用同一层走线，LVDS和TTL的距离应该足够远，至少应大于3~5倍差分线间距。

6、LVDS差分信号不可以跨平面分割：

1 | 一、液晶驱动板卡



二、广告机主板



“相关推荐”对你有帮助么？

☐ 非常没帮助
 ☐ 没帮助
 ☐ 一般
 ☐ 有帮助
 ☐ 非常有帮助