

硬件开发笔记

目录

1.1 磁珠	3
1.1.1 分类	3
1.1.2 参数	3
1.1.2.1 额定电流(Ir)	4
1.1.2.2 直流导通电阻(DCR)	4
1.1.2.3 标称阻抗 Z@100MHz	4
1.1.3 应用及选型	4
1.1.3.1 典型应用	5
1.1.3.2 电源滤波选型	5
1.1.3.3 信号线滤波选型	6
1.1.4 磁珠与电感的异同	6
1.1.4.1 相同点	6
1.1.4.2 不同点	7
1.1.5 磁珠几个特别的曲线	7
1.1.5.1 阻抗-频率特性曲线	7
1.1.5.2 额定电流 Ir 与温度的关系曲线	8
1.1.5.3 电流对磁珠的影响	8
1.1.6 磁珠的损耗	9
1.1.7 常见器件厂商	9
1.1.8 失效模型	10

1.1 磁珠

磁珠，英文Ferrite bead，缩写FB，中文全称为铁氧体磁珠滤波器，是一种抗干扰元件，滤除高频噪声效果显著。磁珠的主要材料是铁氧体。

在磁珠的芯片手册中我们一般可以看到磁珠的型号，那么这个型号代表的含义是什么呢？今天我们来具体了解下，以 **PZ1608U121-2R01TF** 为例。

PZ：表示该磁珠是大电流应用的系列

1608：表示其封装大小

U：表示物料码

121：表示常规阻抗值的大小，121 即 $12 \times 10 = 120 \Omega$

-2R0：表示额定电流大小，2R0 表示 2A，1R0 表示 1A，R60 表示 0.6A


T：表示磁珠的封装形式

F：表示该产品干净又卫生，绿色环保

<u>PZ</u> ①	<u>1608</u> ②	<u>U</u> ③	<u>121</u> ④	<u>-2R0</u> ⑤	<u>T</u> ⑥	<u>F</u> ⑦
① Type		② External Dimensions (L×W) (mm)		③ Material Code		
PZ		0603 [0201] 0.6×0.3		D, E, U		
		1005 [0402] 1.0×0.5		⑤ Rated Current		
		1608 [0603] 1.6×0.8		1R0 1.0A		
		2012 [0805] 2.0×1.25		2R5 2.5A		
		3216 [1206] 3.2×1.6		R60 0.6A		
		4516 [1806] 4.5×1.6		⑦ Hazardous Substance Free Products		
④ Nominal Impedance		⑥ Packing		F		
Example	Nominal Value	T				
300	30Ω	Tape & Reel				
121	120Ω					
102	1000Ω					

1.1.1 分类

磁珠主要分插件磁珠和贴片磁珠两种，其外观图如下所示：左侧为插件磁珠（EMI 磁环套上线缆），右侧为贴片磁珠。



1.1.2 参数

这里以贴片电阻为例来说明电阻参数及选型。

1.1.2.1 额定电流(Ir)


磁珠由于有电阻损耗所以会发热，磁珠能通过的最大电流，可以理解为有效值，它指温升电流。

1.1.2.2 直流导通电阻(DCR)


磁珠的直流电阻值，与封装（导线长度和线的直径）有关系。

1.1.2.3 标称阻抗 Z@100MHz

阻抗频率曲线，标称值为 100MHz 处，选型需要看曲线，主要看 Z 的值，如下三条曲线分别为该型号磁珠的电阻、电抗、阻抗曲线，可知其阻抗值为 600 Ω @100MHz。



1.1.3 应用及选型




如上图所示为某系列磁珠的阻抗-频率特性曲线，对于我们选型来说，当磁珠用作电源滤波时，可选用矮胖型曲线的磁珠，因为此时磁珠在整个频率范围内都有一定阻抗值，能对较宽频率范围


滤波。当磁珠用作信号滤波时，宜选用瘦高型曲线的磁珠，因为要保留有用信号，去除高频信号，因此在有用信号时需要阻抗低，在高频信号时需要阻抗高。

1.1.3.1 典型应用

下图显示了一个滤波方案示例，它常常用于混合信号 IC 中，隔离模拟和数字电源。该方案适用于一切分布式电源网络。




下图显示了一个扬声器接口方案示例，磁珠被用来滤除人耳能听到的高频信号。



1.1.3.2 电源滤波选型

DCDC 开关电源后面或 LDO 后面，或者芯片供电入口处，放置高频干扰信号双向传导，放置电源上的干扰流入 IC，同时也防止 IC 产生的干扰流回电源端。此种滤波电路我们一般建议接成 π 型滤波网络。

如下图，我们经常可以看到磁珠诸如此类的应用，那么这类应用时如何选型呢？



假设某 IC 的供电电压 3.3V，最工作电压 3.0V，IC 工作平均电流 300mA，那么磁珠如何选型？

- 1、额定电流：一般取 1.5~2 倍以上的平均电流即可；
- 2、DCR：由已知条件 IC 供电电源的容许压降为 $3.3V - 3V = 0.3V$ ，那么 DCR 应该小于 $0.3V / 300mA = 1\Omega$ ，留取 50%左右的余量， $DCR < 0.5\Omega$ 即可；
- 3、阻抗：因为是电源滤波，因此阻抗尽可能在各个频段大一些，才能达到更好滤波的效果。

1.1.3.3 信号线滤波选型

做3C/CE/FCC认证时，24Mhz的时钟信号，引起的120Mhz，240Mhz等谐波超标。

答：

- 1、有用信号频率：24Mhz及其较低次谐波
- 2、需要抑制的频率：超标的120Mhz...
- 3、寻找**24Mhz处的阻抗尽量小**的磁珠，并且**120Mhz阻抗尽量大**的磁珠。这两者是矛盾的，所以需要多尝试。改磁珠后需要测量信号质量，满足时序要求。一般可能需要多次尝试。

1.1.4 磁珠与电感的异同

电感与磁珠均可用于滤波，但是其滤波机理不同，电感滤波将电能转换为磁能，磁能通过两种方式影响电路，一种是重新转换成电能，表现为噪声，另一种方式为向外部辐射，表现为 EMI。而磁珠是将电能转换为热能，不会对电路产生二次干扰。





1.1.4.1 相同点

※ 额定电流。当电感的电流超过其额定电流时，电感值将迅速减小，但电感器件未必损坏；而磁珠的工作电流超过其额定电流时，将会对磁珠造成损伤；

※ 直流电阻。用于电源线路时，线路上存在一定的电流，如果电感或磁珠本身的直流电阻较大，则会产生一定压降。因此选型中，都要求选择直流电阻小的器件；


※ 频率特性曲线。电感和磁珠的厂家资料都附有器件频率特性曲线图。在选型中，需仔细参考这些曲线，以选择合适的器件。应用时，注意其谐振频率。

1.1.4.2 不同点

贴片磁珠	插件磁珠	电感
单位欧姆 Ω		单位亨 H
消耗高频能量		储存能量
吸收高频，EMI 器件		开关电源
利用损耗消耗能量		希望损耗越小越好
铁芯包裹导线		导线包裹磁芯
高频信号，时钟电路滤波		低频电源模块滤波
		
		


1.1.5 磁珠几个特别的曲线

1.1.5.1 阻抗-频率特性曲线



由磁珠的阻抗特性曲线可知：转换点频率以下， X 起主导作用，磁珠体现电感性，转换点频率以上， R 起主导作用，磁珠体现电阻性。电感性的作用是反射噪声，电阻性的作用是吸收噪声并转换为热能。因此，转换点所在频率越高，磁珠表现电感性的带宽越宽，对低频噪声的吸收能力越弱；转换点所在频率越低，磁珠体现电阻性的频带越宽，对低频噪声的吸收能力越强。在磁珠选型时，需要清楚电路上信号和噪声所在的频带，所选磁珠应满足：电路噪声的频带大于磁珠转换点频率，以便使磁珠吸收噪声而不是反射噪声；电路信号的频带尽量小于磁珠转换频率，以防有效信号被磁珠衰减。


1.1.5.2 额定电流 I_r 与温度的关系曲线




由上图可知，当磁珠的温度超过 85℃时，它的额定电流也会急剧下降，因此在使用磁珠时，务必关注磁珠的温度做降额处理。

1.1.5.3 电流对磁珠的影响

随着偏置电流的增大，磁性材料会出现饱和特性，导致铁氧体磁珠电感下降，电感饱和度根据组件磁芯所用的材料而有所不同。下图显示了两个铁氧体磁珠的典型直流偏置电感值。额定电流为 50%时，电感最多下降到 90%。如需高效过滤电源噪声，应在额定直流电流约 20%处使用铁氧体磁珠。



此外，直流偏置电流的影响可通过不同频率下阻抗值的减少而观察到，进而降低铁氧体磁珠的有效性和消除 EMI 的能力。下图显示了铁氧体磁珠阻抗如何随直流偏置电流的变化而改变。




1.1.6 磁珠的损耗

磁珠损耗主要为铁芯损耗，铁芯损耗=磁滞损耗+涡流损耗

磁滞损耗：铁磁材料在交变磁场作用下反复磁化时，内部的磁畴不停的往返倒转而消耗能量，产生损耗。这种损耗称为磁滞损耗，它和磁场交变频率及磁滞回线的面积成正比。

涡流损耗：铁磁材料中的磁通交变时，会感应电动势和电流，因为这种电流呈旋涡状，所以称为涡流。涡流在铁磁材料的内部电阻上产生损耗，称为涡流损耗。



1.1.7 常见器件厂商

muRata(村田)、Sunlord(顺络)、TDK、FH(风华)、台庆、TAIYO YUDEN(太诱)、chilisin(奇力新)、Würth(伍尔特)、Yanchuang(研创)、EATON(伊顿)、Meled(美莱)、KEMET(基美)、microgate(麦

捷科技)、CEC(振华)、宏业(HYHONGYEX)、VISHAY(威世)、BOURNS、ABRACON、Cybermax(思博科技)、Kingcore(台湾钧宝)、Linekey(立凯电控)、Sunltech(韩国顺磁)、TE Connectivity(美国泰科)、YJYCOIN(益嘉源)。

1.1.8 失效模型

磁珠跟电感不同的是,电感的工作电流超过其额定电流时,电感值将迅速下降,但电感不至于损坏,而磁珠的工作电流超过其额定电流时,磁珠会被烧坏,如下图所示。



硬件开发笔记

电阻

目录

1.1 电阻	3
1.1.1 分类	3
1.1.2 参数及选型	3
1.1.2.1 贴片电阻的外形尺寸	3
1.1.2.2 额定功率	3
1.1.2.3 额定电压	5
1.1.2.4 温度系数	5
1.1.3 用途	5
1.1.3.1 上下拉	5
1.1.3.2 产品配置	6
1.1.3.3 阻抗匹配	6
1.1.3.4 调试预留	8
1.1.3.5 充当保险丝	8
1.1.3.6 布线方便	8
1.1.4 常见器件厂商	8

1.1 电阻


电阻是一个物体对于电流通过的阻碍能力，以方程定义为其中，为电阻，为物体两端的电压，为通过物体的电流。

假设这物体具有均匀截面面积，则其电阻与电阻率、长度成正比，与截面面积成反比。

$$R = \rho \frac{L}{S}$$

1.1.1 分类

电阻大致分类如下，本节主要针对通用贴片电阻为例进行展开，例如光敏电阻，压敏电阻、NTC/PTC等类型的电阻会有专门的章节讲解。



1.1.2 参数及选型

这里以贴片电阻为例来说明电阻参数及选型。

1.1.2.1 贴片电阻的外形尺寸


贴片尺寸		mm	inch
L	W		
0.4mm × 0.2mm		0402	01005
0.6mm × 0.3mm		0603	0201
1.0mm × 0.5mm		1005	0402
1.6mm × 0.8mm		1608	0603
2.0mm × 1.2mm		2012	0805
3.2mm × 1.6mm		3216	1206
3.2mm × 2.5mm		3225	1210
5.0mm × 2.5mm		5025	2010
6.4mm × 3.2mm		6432	2512

1.1.2.2 额定功率

额定功率是在额定环境温度中可以连续工作状态下的最大功率值。

当贴片电阻器通电后将会发热。此外，由于使用温度的上限是确定的，因此在高于额定环境温度

的条件下使用时，需要按照以下的功率降额曲线来降额使用。
额定环境温度是能够 100%施加产品额定功率的最高环境温度值。
在下图中，70℃为额定环境温度。该温度取决于贴片电阻器的类型。



这里所说的环境温度是指电阻器本身未被施加功率的状态下,当电阻器暴露在室温或电阻器周围的热量中时的电阻器周围温度（气温）。


那么降额使用，降低多少如何计算呢？一般我们有两种方法计算：

第一：根据功率降额曲线查看，第二根据公式计算。

下面以 ROHM 的一个例子说明计算计算过程：

额定环境温度：70℃，使用环境温度 130℃，求此时的额定功率比(实际可以使用的功率/e 额定功率)

对于第一种方法：



①在曲线图的横轴上找到环境温度 130℃

②绘制使 X=130℃ 的直线(蓝线)

③读取红线与蓝线相交处的纵轴数值。（绿线：读取值即为可以施加的功率比）

对于第二种方法：

可以使用如下公式进行计算：

$$\text{规定的环境温度下可施加的额定功率比}[\%]=100\times\left[1-\frac{\text{环境温度-降额起始温度}}{\text{工作温度上限值-降额起始温度}}\right]$$

数值代入公式得到：

$$\text{环境温度}130^{\circ}\text{C时可施加的额定功率比}[\%]=100\times\left[1-\frac{130-70}{155-70}\right]=29.411\approx 30\%$$

1.1.2.3 额定电压

额定电压是指在额定环境温度或引脚温度下可以连续施加的直流电压或交流电压的最大值。
对于电阻器而言，即使额定功率相同的系列产品，可施加的电压也会因电阻值而不同，具体可以利用以下公式（1）代入额定功率和电阻值计算得出。

$$V=\sqrt{(P\times R)} \dots\dots(1)$$

V = 额定电压 [V] P = 额定功率 [W] R = 标称电阻值 [Ω]

1.1.2.4 温度系数

多数贴片电阻器都规定了正负值，例如 $\pm 100\text{ppm}/^{\circ}\text{C}$ 或 $\pm 200\text{ppm}/^{\circ}\text{C}$ ，这表明电阻值可能会因温度变化而向其中任一方向发生变化，根据基准温度条件下的阻值变化率和温度差，可以用下式求得电阻温度系数：

$$\text{电阻温度系数 (ppmppm}/^{\circ}\text{C})=(R-R_a)/R_a \div (T-T_a) \times 1000000$$

R_a ：基准温度条件下的阻值

T_a ：基准温度

R ：任意温度条件下的阻值


T ：任意温度

1.1.3 用途


1.1.3.1 上下拉

上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。而下拉电阻的设定的原则和上拉电阻是一样的。此处以上拉举例：

a、类似 OC、OD 门无法输出高电平，如果需要输出高电平时，则需要上拉电阻实现。



b、再比如 IIC 通讯中总线上需要上拉



1.1.3.2 产品配置

有些电子产品具有不同的功能配置，一般会通过 MCU 的 IO 口读取配置电阻来执行不同的程序。




HD_ID2	HD_ID1	HD_ID0	硬件版本
0	0	0	P0
0	0	1	P1
0	1	0	P2
0	1	1	P3
1	0	0	P4
1	0	1	P5
1	1	0	P6
1	1	1	P7

如上表格所示，3 颗电阻，3 个 MCU IO 口，可以实现对应的 8 种产品版本配置。

1.1.3.3 阻抗匹配

串联端接

靠近输出端的位置串联一个电阻，要达到匹配效果，串联电阻和驱动端输出阻抗的总和应等于传输线的特征阻抗 Z_0 。



在通常的数字信号系统中，器件的输出阻抗通常是十几欧姆到二十几欧姆，传输线的阻抗通常会控制在 50 欧姆，所以始端匹配电阻常见为 33 欧姆电阻。

当然要达到好的匹配效果，驱动端输出到串联电阻这一段的传输路径最好较短，短到可以忽略这一段传输线的影响。

串联电阻优缺点如下：

(1) 优点


- 1、只需要一个电阻；
- 2、没有多余的直流功耗；
- 3、消除驱动端的二次反射；
- 4、不受接收端负载变化的影响；

(2) 缺点

- 1、接收端的一次发射依然存在；
- 2、信号边沿会有一些变化；
- 3、电阻要靠近驱动端放置，不适合双向 传输信号；
- 4、在线上传输的电压是驱动电压的一半，不适合菊花链的多型负载结构。

并联端接

并联端接又叫终端匹配，要达到阻抗匹配的要求，端接的电阻应该和传输线的特征阻抗 Z_0 相等。



在通常的数字信号传输系统里，接收端的阻抗范围为几兆到十几兆，终端匹配电阻如果和传输线的特征阻抗相等，其和接收端阻抗并联后的阻抗大致还是在传输线的特征阻抗左右，那么终端的反射系数为 0。不会产生反射，消除的是终端的一次反射。

并联端接优缺点

(1) 优点

- 1、适用于多个负载
- 2、只需要一个电阻并且阻值容易选取

(2) 缺点

- 1、增加了直流功耗
- 2、并联端接可以上拉到电源或者下拉到地，是的低电平升高或者高电平降低，减小噪声容限。

1.1.3.4 调试预留

有些电路设计可能包含很多模块，刚拿到板子调试时，我们建议分模块去调试，比如我先调试电源，电源调试好之后 调试最小系统，然后再调试 GPS，4G 等等。那么用一个电阻或可断测试点去连接会是一个不错的选择。

1.1.3.5 充当保险丝

有些设计中我们会看到电阻会被当做保险丝用，主要是 0 欧姆，我不建议大家这样做，这个方式不太可靠，比如 0603 的 0 欧姆电阻一般能通过 1A 电流，但是，实际应用时能不能在 1A 就能熔断，这个没有严格的测试，也没有什么标准，因此，在一些要求不是很严格的产品中可以这样做。

1.1.3.6 布线方便

这种情况用在单层板中比较多，在项目成本控制很严格的时候，PCB 层数也需要考虑在内，因此我们发现不少消费类产品的 PCB 板是单层设计，那么在单层板布线过程中经常会遇到布线走不通的情况，这时候一个 0 欧姆的电阻可以很好地帮我们解决这个问题，如下图所示，有人会问，为什么不绕过去呢？单层板，本身布线空间就很有限，绕线势必会影响到其他信号的走线。



1.1.4 常见器件厂商

电阻的常见厂商有：AVX、VISHAY 威世、KOA 兴亚、Kyocera 京瓷、muRata 村田、Panasonic 松下、ROHM 罗姆、susumu、TDK、LIZ 丽智、PHYCOM 飞元、RALEC 旺詮、ROYALOHM 厚生、SUPEROHM 美隆、TA-I 大毅、TMTEC 泰铭、TOKEN 德键、TYOHM 幸亚、UniOhm 厚声、VITROHM、VIKING 光颀、WALSIN 华新科、YAGEO 国巨、FH 风华、捷比信。

Q/DKBA

深圳市华为技术有限公司技术规范

Q/DKBA0. 200. 035-2000

逻辑电平接口设计规范

2000-06-20 发布

2000-06-20 实施

深 圳 市 华 为 技 术 有 限 公 司 发布

本规范起草单位：各业务部、研究技术管理处硬件工程室。

本规范主要起草人如下： 赵光耀、钱民、蔡常天、容庆安、朱志明，方光祥、王云飞。

在规范的起草过程中，李东原、陈卫中、梅泽良、邢小昱、李德、梁军、何其慧、甘云慧等提出了很好的建议。在此，表示感谢！

本规范批准人：周代琪

本规范解释权属于华为技术有限公司研究技术管理处硬件工程室。

本规范修改记录：

目 录

1、目的	5
2、范围	5
3、名词定义	5
4、引用标准和参考资料	6
5、TTL 器件和 CMOS 器件的逻辑电平	8
5.1: 逻辑电平的一些概念	8
5.2: 常用的逻辑电平	9
5.3: TTL 和 CMOS 器件的原理和输入输出特性	9
5.4: TTL 和 CMOS 的逻辑电平关系	10
6、TTL 和 CMOS 逻辑器件	12
6.1: TTL 和 CMOS 器件的功能分类	12
6.2: TTL 和 MOS 逻辑器件的工艺分类特点	13
6.3: TTL 和 CMOS 逻辑器件的电平分类特点	13
6.4: 包含特殊功能的逻辑器件	14
6.5: TTL 和 CMOS 逻辑器件的选择	15
6.6: 逻辑器件的使用指南	15
7、TTL、CMOS 器件的互连	17
7.1: 器件的互连总则	17
7.2: 5V TTL 门作驱动源	20
7.3: 3.3V TTL/CMOS 门作驱动源	20
7.4: 5V CMOS 门作驱动源	20
7.5: 2.5V CMOS 逻辑电平的互连	20
8、EPLD 和 FPGA 器件的逻辑电平	21
8.1: 概述	21
8.2: 各类可编程器件接口电平要求	21
8.3: 各类可编程器件接口电平要求	21
8.3.1: EPLD/CPLD 的接口电平	21
8.3.2: FPGA 接口电平	25
9、ECL 器件的原理和特点	35
9.1: ECL 器件的原理	35
9.2: ECL 电路的特性	36
9.3: PECL/LVPECL 器件的原理和特点	37
9.4: ECL 器件的互连	38
9.4.1: ECL 器件和 TTL 器件的互连	38
9.4.2: ECL 器件和其他器件的互连	39
9.5: ECL 器件的匹配方式	39
9.6: ECL 器件的使用举例	41
9.6.1: SYS100E111 的设计	41
9.6.2: SY100E57 的设计	42

9.1: ECL 电路的器件选择	43
9.2: ECL 器件的使用原则	43
10、LVDS 器件的原理和特点	45
10.1: LVDS 器件简介	45
10.2: LVDS 器件的标准	45
10.2.1: ANSI/TIA/EIA-644	45
10.2.2: IEEE 1596.3 SCI-LVDS	46
10.3: LVDS 器件的工作原理	46
10.4: LVDS 的特点	47
10.5: LVDS 的设计	48
10.5.1: LVDS 在 PCB 上的应用	48
10.5.2: 关于 FAIL-SAFE 电路的设计	48
10.5.3: LVDS 在电缆中的使用	49
10.5.4: LVDS 在接插件中的信号分布和应用	50
10.6: LVDS 信号的测试	51
10.7: LVDS 器件应用举例	52
10.7.1: DS90CR217/218 的设计	52
10.7.2: DS92LV1021/1201 的设计	52
11、GTL 器件的原理和特点	55
11.1: GTL 器件的特点和电平	55
11.2: GTL 信号的 PCB 设计	56
11.2.1: GTL 常见拓扑结构	56
11.2.2: GTL 的 PCB 设计	57
11.3: GTL 信号的测试	59
11.4: GTL 信号的时序	59
12、附录	60
13、附件列表	61

深圳市华为技术有限公司技术规范

Q/DKBA0. 200. 035-1999

逻辑电平接口设计规范

摘要：本规范介绍了在硬件开发过程中会涉及到的各类逻辑电平，如 TTL、CMOS、ECL、LVDS、GTL 等，解释了它们的输入输出特性、各种接口参数以及设计时要注意的问题等。

关键词：逻辑电平、TTL、CMOS、ECL、LVDS、GTL

主要章节写作人员：

第 5 章：由蔡常天编写

第 6 章：由朱志明编写

第 7 章：由赵光耀、王云飞编写

第 8 章：由荣庆安编写

第 9 章：由方光祥、王云飞编写

第 10 章：由钱民编写

第 11 章：由钱民编写

本规范最后由王云飞修改和整理。

1 、目的

制定此规范的目的在于指导研发人员在硬件开发中如何进行逻辑电平接口设计，并同时实现硬件开发的技术资源的共享，从而提高研发人员开发的效率和开发的质量。

2 、范围

本规范适用于公司所有的产品。

3 、名词定义

JEDEC: Joint Electron Device Engineering Council, 联合电子设备工程协会。

逻辑电平：有 TTL、CMOS、ECL、PECL、GTL；RS232、RS422、LVDS 等。

TTL: Transistor-Transistor Logic

CMOS: Complementary Metal Oxide Semiconductor

LVTTL: Low Voltage TTL

LVC MOS: Low Voltage CMOS

ECL: Emitter Coupled Logic,

PECL: Pseudo/Positive Emitter Coupled Logic

LVDS: Low Voltage Differential Signaling

GTL: Gunning Transceiver Logic

BTL: Backplane Transceiver Logic

ETL: enhanced transceiver logic

GTLP: Gunning Transceiver Logic Plus

S - Schottky Logic

LS - Low-Power Schottky Logic

CD4000 - CMOS Logic 4000

AS - Advanced Schottky Logic

74F - Fast Logic

ALS - Advanced Low-Power Schottky Logic

HC/HCT - High-Speed CMOS Logic

BCT - BiCMOS Technology

AC/ACT - Advanced CMOS Logic

FCT - Fast CMOS Technology

ABT - Advanced BiCMOS Technology

LVT - Low-Voltage BiCMOS Technology

LVC - Low Voltage CMOS Technology

LV - Low-Voltage

CBT - Crossbar Technology

ALVC - Advanced Low-Voltage CMOS Technology

AHC/AHCT - Advanced High-Speed CMOS

CBTLV - Low-Voltage Crossbar Technology

ALVT - Advanced Low-Voltage BiCMOS Technology

AVC - Advanced Very-Low-Voltage CMOS Logic

4 、引用标准和参考资料

ANSI/TIA/EIA-644 (LVDS) 技术标准

IEEE 1596.3 SCI-LVDS 技术标准

EIA/TIA-232-F (RS232)

EIA/TIA-422-B (RS422)

EIA/TIA-485-A (RS485)

《串行通信接口电路设计规范》，公司规范

《单板带电插拔设计规范》，公司规范

《逻辑器件选型规范》，公司规范

5 、TTL 器件和 CMOS 器件的逻辑电平

5.1: 逻辑电平的一些概念

要了解逻辑电平的内容，首先要知道以下几个概念的含义：

1: 输入高电平 (V_{IH})： 保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于 V_{IH} 时，则认为输入电平为高电平。

2: 输入低电平 (V_{IL})： 保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于 V_{IL} 时，则认为输入电平为低电平。

3: 输出高电平 (V_{OH})： 保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此 V_{OH} 。

4: 输出低电平 (V_{OL})： 保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此 V_{OL} 。

5: 阈值电平 (V_T)： 数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转作时的电平。它是一个介于 V_{IL} 、 V_{IH} 之间的电压值，对于 CMOS 电路的阈值电平，基本上是二分之一的电源电压值，但为了保证稳定的输出，则必须要求输入高电平 $> V_{IH}$ ，输入低电平 $< V_{IL}$ ，而如果输入电平在阈值上下，也就是 $V_{IL} \sim V_{IH}$ 这个区域，电路的输出会处于不稳定状态。

对于一般的逻辑电平，以上参数的关系如下：

$$V_{OH} > V_{IH} > V_T > V_{IL} > V_{OL}。$$

6: I_{OH} : 逻辑门输出为高电平时的负载电流（为拉电流）。

7: I_{OL} : 逻辑门输出为低电平时的负载电流（为灌电流）。

8: I_{IH} : 逻辑门输入为高电平时的电流（为灌电流）。

9: I_{IL} : 逻辑门输入为低电平时的电流（为拉电流）。

扇出能力也就是输出驱动能力，通常用驱动同类器件的数量来衡量。

TTL: 扇出能力一般在 10 左右。

CMOS: 静态时扇出能力达 1000 以上，但 CMOS 的交流（动态）扇出能力没有这样高，要根据工作频率和负载电容来考虑决定。限制因素是输入信号上升时间：本身输出

电阻和下级输入电容形成积分电路影响输入信号的上升时间（输入信号从低电平上升到 $V_{IH\ min}$ 所需时间），实际电路当中，尽量使被驱动输入端限制在 10 以内。

ECL: 由于 ECL 的工作速度高，考虑到负载电容的影响，ECL 的扇出一般限制在 10 以内。

门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的 TTL、CMOS、ECL 门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD 门）或下拉电阻（OE 门），以及电阻阻值是否合适。对于集电极开路（OC）门，其上拉电阻阻值 R_L 应满足下面条件：

$$(1) : R_L < (V_{CC} - V_{OH}) / (n \cdot I_{OH} + m \cdot I_{IH})$$

$$(2) : R_L > (V_{CC} - V_{OL}) / (I_{OL} + m \cdot I_{IL})$$

其中 n ：线与的开路门数； m ：被驱动的输入端数。

5.2：常用的逻辑电平

逻辑电平：有 TTL、CMOS、ECL、PECL、GTL；RS232、RS422、LVDS 等。如下表所示：




图 5—1：常用逻辑电平图

其中 TTL 和 CMOS 的逻辑电平按典型电压可分为四类：5V 系列（5V TTL 和 5V CMOS）、3.3V 系列，2.5V 系列和 1.8V 系列。

5V TTL 和 5V CMOS 逻辑电平是通用的逻辑电平。

3.3V 及以下的逻辑电平被称为低电压逻辑电平，常用的为 LVTTTL 电平。

□低电压的逻辑电平还有 2.5V 和 1.8V 两种，详细见后。

ECL/PECL 和 LVDS 是差分输入输出，其详细内容见后。

RS-422/485 和 RS-232 是串口的接口标准，RS-422/485 是差分输入输出，RS-232 是单端输入输出，其相应的逻辑电平标准请参考公司的《串行通信接口电路设计规范》。

5.3：TTL 和 CMOS 器件的原理和输入输出特性

请参看附件《TTL 和 CMOS 器件的原理输入输出特性.lwp》

5.4：TTL 和 CMOS 的逻辑电平关系




图 5-2：TTL 和 CMOS 的逻辑电平图

上图为 5V TTL 逻辑电平、5V CMOS 逻辑电平、LVTTL 逻辑电平和 LVCMOS 逻辑电平的示意图。

5V TTL 逻辑电平和 5V CMOS 逻辑电平是很通用的逻辑电平，注意他们的输入输出电平差别较大，在互连时要特别注意。


另外 5V CMOS 器件的逻辑电平参数与供电电压有一定关系，一般情况下， $V_{OH} \geq V_{CC} - 0.2V$ ， $V_{IH} \geq 0.7V_{CC}$ ； $V_{OL} \leq 0.1V$ ， $V_{IL} \leq 0.3V_{CC}$ ；噪声容限较 TTL 电平高。

JEDEC 组织在定义 3.3V 的逻辑电平标准时，定义了 LVTTL 和 LVCMOS 逻辑电平标准。

LVTTL 逻辑电平标准的输入输出电平与 5V TTL 逻辑电平标准的输入输出电平很接近，从而给它们之间的互连带来了方便（详细内容见第 7 章）。LVTTL 逻辑电平定义的工作电压范围是 3.0—3.6V。

LVCMOS 逻辑电平标准是从 5V CMOS 逻辑电平关注移植过来的，所以它的 V_{IH} 、 V_{IL} 和 V_{OL} 与工作电压有关，其值如上图所示。LVCMOS 逻辑电平定义的工作电压范围是 2.7—3.6V。

5V 的 CMOS 逻辑器件工作于 3.3V 时，其输入输出逻辑电平即为 LVCMOS 逻辑电平，它的 V_{IH} 大约为 $0.7V_{CC} = 2.31V$ 左右，由于此电平与 LVTTL 的 V_{OH} (2.4V) 之间的电压差



太小，使逻辑器件工作不稳定性增加，所以一般不推荐使用 5V CMOS 器件工作于 3.3V 电压的工作方式。由于相同的原因，使用 LVC MOS 输入电平参数的 3.3V 逻辑器件也很少。

JEDEC 组织为了加强在 3.3V 上各种逻辑器件的互连和 3.3V 与 5V 逻辑器件的互连，在参考 LVC MOS 和 LVTTL 逻辑电平标准的基础上，又定义了一种标准，其名称即为 3.3V 逻辑电平标准，其参数如下：

图 5—3：低电压逻辑电平标准

从上图可以看出，3.3V 逻辑电平标准的参数其实和 LVTTL 逻辑电平标准的参数差别不大，只是它定义的 V_{OL} 可以很低（0.2V），另外，它还定义了其 V_{OH} 最高可以到 $V_{CC}-0.2V$ ，所以 3.3V 逻辑电平标准可以包容 LVC MOS 的输出电平。在实际使用当中，对 LVTTL 标准和 3.3V 逻辑电平标准并不太区分，某些地方用 LVTTL 电平标准来替代 3.3V 逻辑电平标准，一般是可以的。

JEDEC 组织还定义了 2.5V 逻辑电平标准，如上图所示。另外，还有一种 2.5V CMOS 逻辑电平标准，它与上图的 2.5V 逻辑电平标准差别不大，可兼容。

低电压的逻辑电平还有 1.8V、1.5V、1.2V 的逻辑电平，具体请参考相关的文档。

6 、TTL 和 CMOS 逻辑器件

逻辑器件的分类方法有很多，下面以逻辑器件的功能、工艺特点和逻辑电平等方法来进行简单描述。

6.1: TTL 和 CMOS 器件的功能分类

按功能进行划分，逻辑器件可以大概分为以下几类： 门电路和反相器、选择器、译码器、计数器、寄存器、触发器、锁存器、缓冲驱动器、收发器、总线开关、背板驱动器等。

1: 门电路和反相器

逻辑门主要有与门 74X08、与非门 74X00、或门 74X32、或非门 74X02、异或门 74X86、反相器 74X04 等。

2: 选择器

选择器主要有 2-1、4-1、8-1 选择器 74X157、74X153、74X151 等。

3: 编/译码器

编/译码器主要有 2/4、3/8 和 4/16 译码器 74X139、74X138、74X154 等。

4: 计数器

计数器主要有同步计数器 74X161 和异步计数器 74X393 等。

5: 寄存器

寄存器主要有串-并移位寄存器 74X164 和并-串寄存器 74X165 等。

6: 触发器

触发器主要有 J-K 触发器、带三态的 D 触发器 74X374、不带三态的 D 触发器 74X74、施密特触发器等。

7: 锁存器

锁存器主要有 D 型锁存器 74X373、寻址锁存器 74X259 等。

8: 缓冲驱动器

缓冲驱动器主要有带反向的缓冲驱动器 74X240 和不带反向的缓冲驱动器 74X244 等。

9: 收发器

收发器主要有寄存器收发器 74X245、通用收发器 74X245、总线收发器等。

10: 总线开关

总线开关主要包括总线交换和通用总线器件等。

11: 背板驱动器

背板驱动器主要包括 TTL 或 LVTTTL 电平与 GTL/GTL+ (GTLP) 或 BTL 之间的电平转换器件。

6.2: TTL 和 MOS 逻辑器件的工艺分类特点

按工艺特点进行划分, 逻辑器件可以分为 Bipolar、CMOS、BiCMOS 等工艺, 其中包括器件系列有:

Bipolar 工艺的器件有: TTL、S、LS、AS、F、ALS。

CMOS 工艺的器件有: HC、HCT、CD40000、ACL、FCT、LVC、LV、CBT、ALVC、AHC、AHCT、CBTLV、AVC、GTLP。

BiCMOS 工艺的器件有: BCT、ABT、LVT、ALVT。

6.3: TTL 和 CMOS 逻辑器件的电平分类特点

TTL 和 CMOS 的电平主要有以下几种: 5VTTL、5VCMOS ($V_{ih} \geq 0.7 \cdot V_{cc}$, $V_{il} \leq 0.3 \cdot V_{cc}$)、3.3V 电平、2.5V 电平等。

5V 的逻辑器件

5V 器件包含 TTL、S、LS、ALS、AS、HCT、HC、BCT、74F、ACT、AC、AHCT、AHC、ABT 等系列器件

3.3V 及以下的逻辑器件

包含 LV 的和 V 系列及 AHC 和 AC 系列, 主要有 LV、AHC、AC、ALB、LVC、ALVC、LVT 等系列器件。

具体情况可以参考下图:




图 6—2: TI 公司的逻辑器件示例图

6.4: 包含特殊功能的逻辑器件

A. 总线保持功能 (Bus hold)

由内部反馈电路保持输入端最后的确定状态，防止因输入端浮空的不确定而导致器件振荡自激损坏；输入端无需外接上拉或下拉电阻，节省 PCB 空间，降低了器件成本开销和功耗，见图 6—3。ABT、LVT、ALVC、ALVCH、ALVTH、LVC、GTL 系列器件有此功能。命名特征为附加了“H”如：74ABTH16244。





图 6-3: 总线保持功能图

B. 串联阻尼电阻（series damping resistors）

输出端加入串联阻尼电阻可以限流，有助于降低信号上冲/下冲噪声，消除线路振



铃，改善信号质量。如图 6-4 所示。具有此特征的 ABT、LVC、LVT、ALVC 系列器件在命名中加入了“2”或“R”以示区别，如 ABT16**2**245，ALVCH**R**162245。对于单向驱动器件，串联电阻加在其输出端，命名如 SN74LVC2244；对于双向的收发器件，串联电阻加在两边的输出端，命名如 SN74LVCR2245。

图 6-4: 串行阻尼电阻图

C. 上电/掉电三态（PU3S, Power up/power down 3-state）

即热拔插性能。上电/掉电时器件输出端为三态，Vcc 阈值为 2.1V；应用于热拔插

器件/板卡产品，确保拔插状态时输出数据的完整性。多数 ABT、LVC、LVT、LVTH 系列器件有此特征，有关单板热插拔的技术请参见公司规范《单板带电插拔设计规范》。

D. ABT 器件 (Advanced BiCMOS Technology)

结合了 CMOS 器件(如 HC/HCT、LV/LVC、ALVC、AHC/AHCT)的高输入阻抗特性和双极性器件(Bipolar，如 TTL、LS、AS、ALS)输出驱动能力强的特点。包括 ABT、LVT、ALVT 等系列器件，应用于低电压，低静态功耗环境。

E. Vcc/GND 对称分布

16位Widebus 器件的重要特征，对称配置引脚，有利于改善噪声性能。AHC/AHCT、AVT、AC/ACT、CBT、LVT、ALVC、LVC、ALB 系列 16位Widebus 器件有此特征。

F. 分离轨器件 (Split-rail)

即双电源器件，具有两种电源输入引脚 VccA 和 VccB，可分别接 5V 或 3.3V 电源电压。如 ALVCH164245、ALVC4245 等，命名特征为附加了“4”。

6.5: TTL 和 CMOS 逻辑器件的选择

具体请参见公司的《逻辑器件选型指导书》。

6.6: 逻辑器件的使用指南

1: 多余不用输入管脚的处理

在多数情况下，集成电路芯片的管脚不会全部被使用。例如 74ABT16244 系列器件最多可以使用 16 路 I/O 管脚，但实际上通常不会全部使用，这样就会存在悬空端子。所有数字逻辑器件的无用端子必须连接到一个高电平或低电平，以防止电流漂移（具有总线保持功能的器件无需处理不用输入管脚）。究竟上拉还是下拉由实际器件在何种方式下功耗最低确定。244、16244 经测试在接高电平时静态功耗较小，而接地时静态功耗较大，故建议其无用端子处理以通过电阻接电源为好，电阻值推荐为 1~10K。

2: 选择板内驱动器件的驱动能力，速度，不能盲目追求大驱动能力和高速的器件，应该选择能够满足设计要求，同时有一定的余量的器件，这样可以减少信号过冲，改善信号质量。并且在设计时必须考虑信号匹配。

3: 在对驱动能力和速度要求较高的场合, 如高速总线型信号线, 可使用 ABT、LVT 系列。板间接口选择 ABT16244/245 或 LVTH16244/245, 并在母板两端匹配, 在不影响速度的条件下与母板接口尽量串阻, 以抑制过冲、保护器件, 典型电阻值为 10—200 Ω 左右, 另外, 也可以使用并接二极管来进行处理, 效果也不错, 如 1N4148 等(抗冲击较好)。

4: 在总线达到产生传输线效应的长度后, 应考虑对传输线进行匹配, 一般采用的方式有始端匹配、终端匹配等。

始端匹配是在芯片的输出端串接电阻, 目的是防止信号畸变和地弹反射, 特别当总线要透过接插件时, 尤其须做始端匹配。内部带串联阻尼电阻的器件相当于始端匹配, 由于其阻值固定, 无法根据实际情况进行调整, 在多数场合对于改善信号质量收效不大, 故此不建议推荐使用。始端匹配推荐电阻值为 10~51 Ω , 在实际使用中可根据 IBIS 模型模拟仿真确定其具体值。

由于终端匹配网络加重了总线负载, 所以不应该因为匹配而使 Buffer 的实际驱动电流大于驱动器件所能提供的最大 Source、Sink 电流值。

应选择正确的终端匹配网络, 使总线即使在没有任何驱动源时, 其线电压仍能保持在稳定的高电平。

5: 要注意高速驱动器件的电源滤波。如 ABT、LVT 系列芯片在布线时, 建议在芯片的四组电源引脚附近分别接 0.1 μ 或 0.01 μ 电容。

6: 可编程器件任何电源引脚、地线引脚均不能悬空; 在每个可编程器件的电源和地间要并接 0.1 μ F 的去耦电容, 去耦电容尽量靠近电源引脚, 并与地形成尽可能小的环路。

7: 收发总线需有上拉电阻或上下拉电阻, 保证总线浮空时能处于一个有效电平, 以减小功耗和干扰。

8: 373/374/273 等器件为工作可靠, 锁存时钟输入建议串入 10—200 欧电阻。

9: 时钟、复位等引脚输入往往要求较高电平, 必要时可上拉电阻。

10: 注意不同系列器件是否有带电插拔功能及应用设计中的注意事项, 在设计带电

插拔电路时请参考公司的《单板带电插拔设计规范》。

11：注意电平接口的兼容性。 选用器件时要注意电平信号类型，对于有不同逻辑电平互连的情况，请遵守本规范的相应的章节的具体要求。

12： 在器件工作过程中，为保证器件安全运行，器件引脚上的电压及电流应严格控制。控制在器件手册指定的范围内。逻辑器件的工作电压不要超出它所允许的范围。

13：逻辑器件的输入信号不要超过它所能允许的电压输入范围，不然可能会导致芯片性能下降甚至损坏逻辑器件。

14：对开关量输入应串电阻，以避免过压损坏。

15：对于带有缓冲器的器件不要用于线性电路，如放大器。

7 、TTL、CMOS 器件的互连

7.1: 器件的互连总则

在公司产品的某些单板上,有时需要在某些逻辑电平的器件之间进行互连。在不同逻辑电平器件之间进行互连时主要考虑以下几点:

1: 电平关系,必须保证在各自的电平范围内工作,否则,不能满足正常逻辑功能,严重时烧毁芯片。

2: 驱动能力,必须根据器件的特性参数仔细考虑,计算和试验,否则很可能造成隐患,在电源波动,受到干扰时系统就会崩溃。

3: 时延特性,在高速信号进行逻辑电平转换时,会带来较大的延时,设计时一定要充分考虑其容限。

4: 选用电平转换逻辑芯片时应慎重考虑,反复对比。通常逻辑电平转换芯片为通用转换芯片,可靠性高,设计方便,简化了电路,但对于具体的设计电路一定要考虑以上三种情况,合理选用。

对于数字电路来说,各种器件所需的输入电流、输出驱动电流不同,为了驱动大电流器件、远距离传输、同时驱动多个器件,都需要审查电流驱动能力:输出电流应大于负载所需输入电流;另一方面,TTL、CMOS、ECL 等输入、输出电平标准不一致,同时采用上述多种器件时应考虑电平之间的转换问题。

我们在电路设计中经常遇到不同的逻辑电平之间的互连,不同的互连方法对电路造成以下影响:

□对逻辑电平的影响。应保证合格的噪声容限 ($V_{ohmin} - V_{ihmin} \geq 0.4V$, $V_{ilmax} - V_{olmax} \geq 0.4V$), 并且输出电压不超过输入电压允许范围。

对上升/下降时间的影响。应保证 T_{plh} 和 T_{phl} 满足电路时序关系的要求和 EMC 的要求。

对电压过冲的影响。过冲不应超出器件允许电压绝对最大值,否则有可能导致器件损坏。

TTL 和 CMOS 的逻辑电平关系如下图所示:





图 7-1： TTL 和 CMOS 的逻辑电平关系图

图 7-2： 低电压逻辑电平标准

3.3V 的逻辑电平标准如前面所述有三种，实际的 3.3V TTL/CMOS 逻辑器件的输入电平参数一般都使用 LVTTL 或 3.3V 逻辑电平标准（一般很少使用 LVC MOS 输入电平，原因见前 5.4 节），输出电平参数在小电流负载时高低电平可分别接近电源电压和地电平（类

似 LVCMOS 输出电平)，在大电流负载时输出电平参数则接近 LVTTTL 电平参数，所以输出电平参数也可归入 3.3V 逻辑电平，另外，一些公司的手册中将其归纳如 LVTTTL 的输出逻辑电平，也可以。

在下面讨论逻辑电平的互连时，对 3.3V TTL/CMOS 的逻辑电平，我们就指的是 3.3V 逻辑电平或 LVTTTL 逻辑电平。

常用的 TTL 和 CMOS 逻辑电平分类有：5V TTL、5V CMOS、3.3V TTL/CMOS、3.3V/5V Tol.、和 OC/OD 门。

其中：

3.3V/5V Tol. 是指输入是 3.3V 逻辑电平，但可以忍受 5V 电压的信号输入。

3.3V TTL/CMOS 逻辑电平表示不能输入 5V 信号的逻辑电平，否则会出问题。

注意某些 5V 的 CMOS 逻辑器件，它也可以工作于 3.3V 的电压，但它与真正的 3.3V 器件（是 LVTTTL 逻辑电平）不同，比如其 V_{IH} 是 2.31V（ $=0.73 \times 3V$ ，工作于 3.3V）（其实是 LVCMOS 逻辑输入电平），而不是 2.0V，因而与真正的 3.3V 器件互连时工作不太可靠，使用时要特别注意，在设计时最好不要采用这类工作方式。

值得注意的是有些器件有单独的输入或输出电压管脚，此管脚接 3.3V 的电压时，器件的输入或输出逻辑电平为 3.3V 的逻辑电平信号，而当它接 5V 电压时，输入或输出的逻辑电平为 5V 的逻辑电平信号，此时应该按该管脚上接的电压的值来确定输入和输出的逻辑电平属于哪种分类。

对于可编程器件（EPLD 和 FPGA）的互连也要根据器件本身的特点并参考本章节的内容进行处理。

以上 5 种逻辑电平类型之间的驱动关系如下表：

		输入			
		5V TTL	3.3V /5V Tol.	3.3V TTL/C MOS	5V CMOS
输出	5V TTL	√	√	✖	✖
	3.3V TTL/CMOS	√	√	√	✖
	5V CMOS	√	√	✖	√

	OC/OD	上拉	上拉	上拉	上拉
--	-------	----	----	----	----

上表中打钩（√）的表示逻辑电平直接互连没有问题，打星号（★）的表示要做特别处理。

对于打星号（★）的逻辑电平的互连情况，具体见后面 7.2 到 7.5 节。

一般对于高逻辑电平驱动低逻辑电平的情况如简单处理估计可以通过串接 10—1K 欧的电阻来实现，具体阻值可以通过试验确定，如为可靠起见，可参考 7.2 到 7.5 节推荐的接法。

从上表可看出 OC/OD 输出加上拉电阻可以驱动所有逻辑电平，5V TTL 和 3.3V /5V To1. 可以被所有逻辑电平驱动。所以如果您的可编程逻辑器件有富裕的管脚，优先使用其 OC/OD 输出加上拉电阻实现逻辑电平转换；其次才用以下专门的逻辑器件转换。

对于其他的不能直接互连的逻辑电平，可用下列逻辑器件进行处理，详细见后面 7.2 到 7.5 节。

TI 的 AHCT 系列器件为 5V TTL 输入、5V CMOS 输出。

TI 的 LVC/LVT 系列器件为 TTL/CMOS 逻辑电平输入、3.3V TTL（LVTTTL）输出，也可以用双轨器件替代。

注意：不是所有的 LVC/LVT 系列器件都能够运行 5V TTL/CMOS 输入，一般只有带后缀 A 的和 LVCH/LVTH 系列的可以，具体可以参考其器件手册。

7.2：5V TTL 门作驱动源

□驱动 3.3V TTL/CMOS

通过 LVC/LVT 系列器件（为 TTL/CMOS 逻辑电平输入，LVTTTL 逻辑电平输出）进行转换。

□驱动 5V CMOS

可以使用上拉 5V 电阻的方式解决，或者使用 AHCT 系列器件（为 5V TTL 输入、5V CMOS 输出）进行转换。

7.3 : 3.3V TTL/CMOS 门作驱动源

驱动 5V CMOS

使用 AHCT 系列器件（为 5V TTL 输入、5V CMOS 输出）进行转换（3.3V TTL 电平（LVTTTL）与 5V TTL 电平可以互连）。

7.4 : 5V CMOS 门作驱动源

驱动 3.3V TTL/CMOS

通过 LVC/LVT 器件（输入是 TTL/CMOS 逻辑电平，输出是 LVTTTL 逻辑电平）进行转换。

7.5 : 2.5V CMOS 逻辑电平的互连

随着芯片技术的发展，未来使用 2.5V 电压的芯片和逻辑器件也会越来越多，这里简单谈一下 2.5V 逻辑电平与其他电平的互连，主要是谈一下 2.5V 逻辑电平与 3.3V 逻辑电平的互连。（注意：对于某些芯片，由于采用了优化设计，它的 2.5V 管脚的逻辑电平可以和 3.3V 的逻辑电平互连，此时就不需要再进行逻辑电平的转换了。）

1: 3.3V TTL/CMOS 逻辑电平驱动 2.5V CMOS 逻辑电平

2.5V 的逻辑器件有 LV、LVC、AVC、ALVT、ALVC 等系列，其中前面四种系列器件工作在 2.5V 时可以容忍 3.3V 的电平信号输入，而 ALVC 不行，所以可以使用 LV、LVC、AVC、ALVT 系列器件来进行 3.3V TTL/CMOS 逻辑电平到 2.5V CMOS 逻辑电平的转换。

2: 2.5V CMOS 逻辑电平驱动 3.3V TTL/CMOS 逻辑电平

2.5V CMOS 逻辑电平的 V_{OH} 为 2.0V，而 3.3V TTL/CMOS 的逻辑电平的 V_{IH} 也为 2.0V，所以直接互连的话可能会出问题（除非 3.3V 的芯片本身的 V_{IH} 参数明确降低了）。此时可以使用双轨器件 SN74LVCC3245A 来进行 2.5V 逻辑电平到 3.3V 逻辑电平的转换，另外，使用 OC/OD 们加上拉电阻应该也是可以的。

8 、EPLD 和 FPGA 器件的逻辑电平

8.1: 概述

首先在选择可编程逻辑器件时,要找符合你所选用的 ASSP 的 IO 标准;其次,你必须考虑的是:目前,随着系统性能的不断提高,传统的 TTL、LVTTTL、CMOS、LVCMOS 等单端接口标准越来越不能满足要求,特别是在背板方面。因为,这些单端信号的信号完整性在系统设计时很难保证,以至于导致系统的不可靠工作。这一点在时钟方面尤为重要,因为,在同步设计的今天,时钟是系统工作的基础。当然,差分信号是最好的选择,比如:LVDS、LVPECL 等。但是,这些信号标准一个通道需要一对 IO_PIN,这在许多应用情况下不太划算。此时,一些比较容易实现阻抗匹配的单端信号标准是较好的选择,比如:GTL、GTL+等。

8.2: 各类可编程器件接口电平要求

在设计中,若同时使用了不同工作电压等级的多个可编程器件,要注意它们之间信号的接口规范。比如,5V 的器件驱动 3.3V 的器件时,可能会出现:当 5V 的高电平连到 3.3V 的输入时,由于大部分的 CMOS 的输入信号管脚都有连到电源 Vcc 的钳位二极管,大于 3.3 伏的输入高电平会使该钳位二极管出现问题。

事实上,由于有些系列的可编程器件如 XILINX 的 XC4000XL, XC4000XV, Spartan-XL 采用了特殊的技术,可以避免这种情况的发生。因此该系列的器件可以在不同工作电压之间互相连接。

对于 2.5V 的器件,由于可以选择相关的输入参考电压和输出的电压基准,因此可以通过相关的电压数值的选取,对照 3.3V 的器件来使用。

对于某类器件,如 ALTERA 公司的 FLEX10K 系列器件,可支持多电压 I/O 接口,FLEX10K, FLEX10KA, FLEX10B 都可以接不同电源电压系统,详细的情况请参见后面的列表。

以下是不同电压接口的电压连接的情况。

8.3: 各类可编程器件接口电平要求

8.3.1 : EPLD/CPLD 的接口电平

1、ALTERA 的 EPLD

(1) MAX7000/E/S 系列)

MAX7000/E/S 系列 EPLD 为 5V 器件，可将 I/O 设置在 3.3V 或 5V 电源下工作（44PIN 的除外，无 V_{CCIO} 管脚）。 V_{ccint} 为 5.0V， V_{CCIO} 可为 3.3V 或 5V（44PIN 器件无 V_{CCIO} 脚，不支持 3.3V 输出）。MAX7000S 系列器件支持集电极开路输出。

MAX7000 系列支持电平								
V_{CCIO}	输入信号				输出信号			
	5V CMOS	5V TTL	3.3V CMOS	3.3V TTL	5V CMOS	5V TTL	3.3V CMOS	3.3V TTL
5V	√	√	√	√		√		
3.3V	√	√	√	√		√	√	√

Table 12. MAX 7000 5.0-V Device DC Operating Conditions <i>Note (8)</i>					
Symbol	Parameter	Conditions	Min	Max	Unit
V_{IH}	High-level input voltage		2.0	$V_{CCINT} + 0.5$	V
V_{IL}	Low-level input voltage		-0.5 (7)	0.8	V
V_{OH}	5.0-V high-level TTL output voltage	$I_{OH} = -4$ mA DC, $V_{CCIO} = 4.75$ V (9)	2.4		V
	3.3-V high-level TTL output voltage	$I_{OH} = -4$ mA DC, $V_{CCIO} = 3.00$ V (9)	2.4		V
	3.3-V high-level CMOS output voltage	$I_{OH} = -0.1$ mA DC, $V_{CCIO} = 3.0$ V (9)	$V_{CCIO} - 0.2$		V
V_{OL}	5.0-V low-level TTL output voltage	$I_{OL} = 12$ mA DC, $V_{CCIO} = 4.75$ V (10)		0.45	V
	3.3-V low-level TTL output voltage	$I_{OL} = 12$ mA DC, $V_{CCIO} = 3.00$ V (10)		0.45	V
	3.3-V low-level CMOS output voltage	$I_{OL} = 0.1$ mA DC, $V_{CCIO} = 3.0$ V (10)		0.2	V

(2) MAX7000A/AE 系列

MAX7000A/AE 系列为 3.3V 器件，允许 5V 输入，支持多电平接口， V_{CCINT} 为 3.3V， V_{CCIO} 可为 3.3V 或 2.5V（44PIN 器件有 V_{CCIO} 脚），支持集电极开路输出。

MAX7000A/AE 系列支持电平							
V_{CCIO}	输入信号			输出信号			
	5V CMOS TTL	3.3V CMOS TTL	2.5V CMOS	5V CMOS	5V TTL	3.3V CMOS TTL	2.5V CMOS
3.3V	√	√	√		√	√	
2.5V	√	√	√				√

Table 11. MAX 7000A Device DC Operating Conditions <i>Note (5)</i>					
Symbol	Parameter	Conditions	Min	Max	Unit
V_{IH}	High-level input voltage		1.7	5.75	V
V_{IL}	Low-level input voltage		-0.5	0.8	V
V_{OH}	3.3-V high-level TTL output voltage	$I_{OH} = -8 \text{ mA DC}$, $V_{CCIO} = 3.00 \text{ V}$ (6)	2.4		V
	3.3-V high-level CMOS output voltage	$I_{OH} = -0.1 \text{ mA DC}$, $V_{CCIO} = 3.00 \text{ V}$ (6)	$V_{CCIO} - 0.2$		V
	2.5-V high-level output voltage	$I_{OH} = -100 \mu\text{A DC}$, $V_{CCIO} = 2.30 \text{ V}$ (6)	2.1		V
		$I_{OH} = -1 \text{ mA DC}$, $V_{CCIO} = 2.30 \text{ V}$ (6)	2.0		V
		$I_{OH} = -2 \text{ mA DC}$, $V_{CCIO} = 2.30 \text{ V}$ (6)	1.7		V
V_{OL}	3.3-V low-level TTL output voltage	$I_{OL} = 8 \text{ mA DC}$, $V_{CCIO} = 3.00 \text{ V}$ (7)		0.45	V
	3.3-V low-level CMOS output voltage	$I_{OL} = 0.1 \text{ mA DC}$, $V_{CCIO} = 3.00 \text{ V}$ (7)		0.2	V
	2.5-V low-level output voltage	$I_{OL} = 100 \mu\text{A DC}$, $V_{CCIO} = 2.30 \text{ V}$ (7)		0.2	V
		$I_{OL} = 1 \text{ mA DC}$, $V_{CCIO} = 2.30 \text{ V}$ (7)		0.4	V
		$I_{OL} = 2 \text{ mA DC}$, $V_{CCIO} = 2.30 \text{ V}$ (7)		0.7	V

2、XILINX 的 CPLD

(1) XC9500 系列

XC9500 系列为 5V 器件，支持多电平接口， V_{CCINT} 为 5V， V_{CCIO} 可为 3.3V 或 5V， $V_{CCIO}=5\text{V}$ 时，输出低电平电流可达到 24mA。

XC9500 系列支持电平								
V_{CCIO}	输入信号				输出信号			
	5V CMOS	5V TTL	3.3V CMOS	3.3V TTL	5V CMOS	5V TTL	3.3V CMOS	3.3V TTL

V_{IL}	Low-level input voltage				0	0.80	V
V_{IH}	High-level input voltage				2.0	$V_{CCINT} + 0.5$	V
5V	√	√	√	√		√	
3.3V	√	√	√	√		√	√

Symbol	Parameter	Test Conditions	Min	Max	Units
V _{OH}	Output high voltage for 5 V operation	I _{OH} = -4.0 mA V _{CC} = Min	2.4		V
	Output high voltage for 3.3 V operation	I _{OH} = -3.2 mA V _{CC} = Min	2.4		V
V _{OL}	Output low voltage for 5 V operation	I _{OL} = 24 mA V _{CC} = Min		0.5	V
	Output low voltage for 3.3 V operation	I _{OL} = 10 mA V _{CC} = Min		0.4	V

(2) XC9500XL

XC9500XL 系列为 3.3V 器件，允许 5V 输入，支持多电平接口，V_{CCINT} 为 3.3V，V_{CCIO} 可为 3.3V 或 2.5V。

XC9500XL 系列支持电平							
V _{CCIO}	输入信号			输出信号			
	5V CMOS TTL	3.3V CMOS TTL	2.5V CMOS	5V CMOS	5V TTL	3.3V CMOS TTL	2.5V CMOS

V _{IL}	Low-level input voltage				0	0.80	V
V _{IH}	High-level input voltage				2.0	5.5	V
3.3V	√	√	√		√	√	
2.5V	√	√	√				√

Symbol	Parameter	Test Conditions	Min	Max	Units
V _{OH}	Output high voltage for 3.3 V outputs	I _{OH} = -4.0 mA	2.4		V
	Output high voltage for 2.5 V outputs	I _{OH} = -500 μ A	90% V _{CCIO}		V
V _{OL}	Output low voltage for 3.3 V outputs	I _{OL} = 8.0 mA		0.4	V
	Output low voltage for 2.5 V outputs	I _{OL} = 500 μ A		0.4	V
I _{IL}	Input leakage current	V _{CC} = Max V _{IN} = GND or V _{CC}		± 10.0	μ A
I _{IH}	I/O high-Z leakage current	V _{CC} = Max V _{IN} = GND or V _{CC}		± 10.0	μ A

3、Lattice CPLD 器件的接口电平

SYMBOL	PARAMETER		MIN.	MAX.	UNITS
V _{CC}	Supply Voltage	Commercial T _A = 0°C to + 70°C	4.75	5.25	V
		Industrial T _A = -40°C to + 85°C	4.5	5.5	V
V _{IL}	Input Low Voltage		0	0.8	V
V _{IH}	Input High Voltage		2.0	V _{CC} +1	V

(1) ispLSI1000E 系列

ispLSI1000E 系列为 5V 器件，V_{CCINT} 为 5V，无 V_{CCIO} 管脚

ispLSI1000E 系列支持电平								
V _{CC}	输入信号				输出信号			
	5V CMOS	5V TTL	3.3V CMOS	3.3V TTL	5V CMOS	5V TTL	3.3V CMOS	3.3V TTL
5V	√	√	√	√		√		

(2) ispLSI2000

ispLSI2000 系列为 5V 器件，V_{CCINT} 为 5V，无 V_{CCIO} 管脚

ispLSI2000 系列支持电平								
V _{CC}	输入信号				输出信号			
	5V CMOS	5V TTL	3.3V CMOS	3.3V TTL	5V CMOS	5V TTL	3.3V CMOS	3.3V TTL

SYMBOL		PARAMETER					MIN.	MAX.	UNITS
V _{CC}	Supply Voltage	Commercial T _A = 0°C to + 70°C					4.75	5.25	V
		Industrial T _A = -40°C to + 85°C					4.5	5.5	V
V _{IL}	Input Low Voltage					0	0.8	V	
V _{IH}	Input High Voltage					2.0	V _{CC} +1	V	
5V	√	√	√	√		√			

(3) ispLSI2000VE 系列

SYMBOL	PARAMETER		MIN.	MAX.	UNITS
V_{CC}	Supply Voltage	Commercial $T_A = 0^{\circ}\text{C to } +70^{\circ}\text{C}$	3.0	3.6	V
		Industrial $T_A = -40^{\circ}\text{C to } +85^{\circ}\text{C}$	3.0	3.6	V
V_{IL}	Input Low Voltage		$V_{SS}-0.5$	0.8	V
V_{IH}	Input High Voltage		2.0	5.25	V

ispLSI2000VE 系列为 3.3V 器件，允许 5V 输入， V_{CCINT} 为 3.3V，无 V_{CCIO} 管脚。

XC9500XL 系列支持电平							
V_{CC}	输入信号			输出信号			
	5V CMOS TTL	3.3V CMOS TTL	2.5V CMOS	5V CMOS	5V TTL	3.3V CMOS TTL	2.5V CMOS
3.3V	√	√	√		√	√	

8.3.2 : FPGA 接口电平

1、XILINX 的 FPGA

(1) XC4000E/EX/XL/XLA 系列

XC4000E/EX 系列器件为 5V 器件，无 V_{CCIO} 管脚，输入输出门限可全局设置为 TTL 或 CMOS。

XC4000E/EX 系列支持电平

输入设置	输入信号				输出设置	输出信号			
	5V CMOS	5V TTL	3.3V CMOS	3.3V TTL		5V CMOS	5V TTL	3.3V CMOS	3.3V TTL
5V TTL	√	√	√	√	5V TTL		√		
5V CMOS	√				5V CMOS	√	√		

XC4000XL/XLA 系列器件为 3.3V 器件，无 V_{CCIO} 管脚，允许 5V 输入，输出为 3.3V CMOS 电平。

XC4000XL/XLA 系列支持电平									
输入	输入信号				输出	输出信号			
	5V CMOS	5V TTL	3.3V CMOS	3.3V TTL		5V CMOS	5V TTL	3.3V CMOS	3.3V TTL
LVC MOS	√	√	√	√	LVC MOS		√	√	√

(2) Spartan/XL 系列

Spartan 系列器件为 5V 器件，无 V_{CCIO} 管脚，输入输出门限可全局设置为 TTL 或 CMOS。

Spartan 系列支持电平									
Spartan 输入设置	输入信号				Spartan 输出设置	输出信号			
	5V CMOS	5V TTL	3.3V CMOS	3.3V TTL		5V CMOS	5V TTL	3.3V CMOS	3.3V TTL
5V TTL	√	√	√	√	5V TTL		√		
5V CMOS	√				5V CMOS	√	√		

Symbol	Description		Min	Max	Units
V _{CC}	Supply voltage relative to GND, T _J = 0°C to +85°C	Commercial	4.75	5.25	V
	Supply voltage relative to GND, T _J = -40°C to +100°C	Industrial	4.5	5.5	V
V _{IL}	High-level input voltage	TTL inputs	2.0	V _{CC}	V

Symbol	Description		Min	Max	Units
V _{OH}	High-level output voltage @ I _{OH} = -4.0mA, V _{CC} min	TTL outputs	2.4		V
	High-level output voltage @ I _{OH} = -1.0mA, V _{CC} min	CMOS outputs	V _{CC} -0.5		V
V _{OL}	Low-level output voltage @ I _{OL} = 12.0mA, V _{CC} min (Note 1)	TTL outputs		0.4	V
		CMOS outputs		0.4	V

SpartanXL 系列器件为 3.3V 器件，无 V_{CCIO} 管脚，允许 5V 输入，输出为 3.3V CMOS 电平。

SpartanXL 系列支持电平

Symbol	Description		Min	Max	Units
V _{CC}	Supply voltage relative to GND, T _J = 0°C to +85°C	Commercial	3.0	3.6	V
	Supply voltage relative to GND, T _J = -40°C to +100°C	Industrial	3.0	3.6	V
V _{IH}	High-level input voltage		50% of V _{CC}	5.5	V
V _{IL}	Low-level input voltage		0	30% of V _{CC}	V

SpartanXL 输入	输入信号				SpartanXL 输出	输出信号			
	5V CMOS	5V TTL	3.3V CMOS	3.3V TTL		5V CMOS	5V TTL	3.3V CMOS	3.3V TTL
LVC MOS	√	√	√	√	LVC MOS		√	√	√

Symbol	Description	Min	Max	Units
V_{OH}	High-level output voltage @ $I_{OH} = -4.0\text{ mA}$, V_{CC} min (LVTTL)	2.4		V
	High-level output voltage @ $I_{OH} = -500\text{ }\mu\text{A}$, (LVCMOS)	90% V_{CC}		V
V_{OL}	Low-level output voltage @ $I_{OL} = 12.0\text{ mA}$, V_{CC} min (LVTTL) (Note 1)		0.4	V
	Low-level output voltage @ $I_{OL} = 24.0\text{ mA}$, V_{CC} min (LVTTL) (Note 2)		0.4	V
	Low-level output voltage @ $I_{OL} = 1500\text{ }\mu\text{A}$, (LVCMOS)		10% V_{CC}	V

(3) XC5200 系列

XC5200 系列器件为 5V 器件，无 V_{CCIO} 管脚，输入门限可全局设置为 TTL 或 CMOS。输出为 5V CMOS。

XC5200 系列支持电平									
XC5200 输入设置	输入信号				XC5200 输出	输出信号			
	5V CMOS	5V TTL	3.3V CMOS	3.3V TTL		5V CMOS	5V TTL	3.3V CMOS	3.3V TTL
5V TTL	√	√	√	√					

V_{CCO}	Compatible Standards
3.3 V	PCI, LVTTL, SSTL3 I, SSTL3 II, CTT, AGP, GTL, GTL+
2.5 V	SSTL2 I, SSTL2 II, LVCMOS2, GTL, GTL+
1.5 V	HSTL I, HSTL III, HSTL IV, GTL, GTL+

5V CMOS	√				5V CMOS	√	√		
---------	---	--	--	--	---------	---	---	--	--

(4) Virtex 系列

Virtex 系列是 2.5V 器件，支持 16 种接口电平。 V_{CCINT} 必须接 2.5V 电源，I/O 分成多个 Bank，各个 Bank 内可通过接不同的 V_{CCO} 和 V_{ref} 来实现不同的输入输出电平， V_{CCO} 可为 3.3V、2.5V 和 1.5V。

Input/Output Standard	V _{IL}		V _{IH}		V _{OL}	V _{OH}	I _{OL}	I _{OH}
	V, min	V, max	V, min	V, max	V, Max	V, Min	mA	mA
LVTTL (Note 1)	- 0.5	0.8	2.0	5.5	0.4	2.4	24	- 24
LVC MOS2	- 0.5	0.7	1.7	5.5	10% V _{CCO}	90% V _{CCO}	1.5	- 0.5
PCI, 3.3 V	- 0.5	44% V _{CCINT}	60% V _{CCINT}	V _{CCO} + 0.5	10% V _{CCO}	90% V _{CCO}	Note 2	Note 2
PCI, 5.0 V	- 0.5	0.8	2.0	5.5	0.55	2.4	Note 2	Note 2
GTL	- 0.5	V _{REF} - 0.05	V _{REF} + 0.05	3.6	0.4	n/a	40	n/a
GTL+	- 0.5	V _{REF} - 0.1	V _{REF} + 0.1	3.6	0.6	n/a	36	n/a
HSTL I	- 0.5	V _{REF} - 0.1	V _{REF} + 0.1	3.6	0.4	V _{CCO} - 0.4	8	-8
HSTL III	- 0.5	V _{REF} - 0.1	V _{REF} + 0.1	3.6	0.4	V _{CCO} - 0.4	24	-8
HSTL IV	- 0.5	V _{REF} - 0.1	V _{REF} + 0.1	3.6	0.4	V _{CCO} - 0.4	48	-8
SSTL3 I	- 0.5	V _{REF} - 0.2	V _{REF} + 0.2	3.6	V _{REF} - 0.6	V _{REF} + 0.6	8	-8
SSTL3 II	- 0.5	V _{REF} - 0.2	V _{REF} + 0.2	3.6	V _{REF} - 0.8	V _{REF} + 0.8	16	-16
SSTL2 I	- 0.5	V _{REF} - 0.2	V _{REF} + 0.2	3.6	V _{REF} - 0.50	V _{REF} + 0.50	7.6	-7.6
SSTL2 II	- 0.5	V _{REF} - 0.2	V _{REF} + 0.2	3.6	V _{REF} - 0.50	V _{REF} + 0.50	15.2	-15.2
CTT	- 0.5	V _{REF} - 0.2	V _{REF} + 0.2	3.6	V _{REF} - 0.4	V _{REF} + 0.4	8	-8
AGP	- 0.5	V _{REF} - 0.2	V _{REF} + 0.2	3.6	10% V _{CCO}	90% V _{CCO}	Note 2	Note 2

(5) Virtex-E 系列

Virtex-E 系列是 1.8V 器件，支持 20 种接口电平。V_{CCINT} 必须接 1.8V 电源，I/O 分成多个 Bank，各个 Bank 内可通过接不同的 V_{CCO} 和 V_{ref} 来实现不同的输入输出电平，V_{CCO} 可为

3.3V、2.5V、1.8V 和 1.5V。

V _{CCO}	Compatible Standards
3.3 V	PCI, LVTTL, SSTL3 I, SSTL3 II, CTT, AGP, GTL, GTL+, LVPECL
2.5 V	SSTL2 I, SSTL2 II, LVC MOS2, GTL, GTL+, BLVDS, LVDS
1.8 V	LVC MOS18, GTL, GTL+
1.5 V	HSTL I, HSTL III, HSTL IV, GTL, GTL+

Input/Output Standard	V _{IL}		V _{IH}		V _{OL}	V _{OH}	I _{OL}	I _{OH}
	V, min	V, max	V, min	V, max	V, Max	V, Min	mA	mA
LVTTL (Note 1)	- 0.5	0.8	2.0	3.6	0.4	2.4	24	- 24
LVC MOS2	- 0.5	0.7	1.7	3.6	0.4	1.9	12	- 12
LVC MOS18	- 0.5	20% V _{CCO}	70% V _{CCO}	1.95	0.4	V _{CCO} - 0.4	8	- 8
PCI, 3.3 V	- 0.5	30% V _{CCO}	50% V _{CCO}	V _{CCO} + 0.5	10% V _{CCO}	90% V _{CCO}	Note 2	Note 2
GTL	- 0.5	V _{REF} - 0.05	V _{REF} + 0.05	3.6	0.4	n/a	40	n/a
GTL+	- 0.5	V _{REF} - 0.1	V _{REF} + 0.1	3.6	0.6	n/a	36	n/a
HSTL I	- 0.5	V _{REF} - 0.1	V _{REF} + 0.1	3.6	0.4	V _{CCO} - 0.4	8	-8
HSTL III	- 0.5	V _{REF} - 0.1	V _{REF} + 0.1	3.6	0.4	V _{CCO} - 0.4	24	-8
HSTL IV	- 0.5	V _{REF} - 0.1	V _{REF} + 0.1	3.6	0.4	V _{CCO} - 0.4	48	-8
SSTL3 I	- 0.5	V _{REF} - 0.2	V _{REF} + 0.2	3.6	V _{REF} - 0.6	V _{REF} + 0.6	8	-8
SSTL3 II	- 0.5	V _{REF} - 0.2	V _{REF} + 0.2	3.6	V _{REF} - 0.8	V _{REF} + 0.8	16	-16
SSTL2 I	- 0.5	V _{REF} - 0.2	V _{REF} + 0.2	3.6	V _{REF} - 0.61	V _{REF} + 0.61	7.6	-7.6
SSTL2 II	- 0.5	V _{REF} - 0.2	V _{REF} + 0.2	3.6	V _{REF} - 0.80	V _{REF} + 0.80	15.2	-15.2
CTT	- 0.5	V _{REF} - 0.2	V _{REF} + 0.2	3.6	V _{REF} - 0.4	V _{REF} + 0.4	8	-8
AGP	- 0.5	V _{REF} - 0.2	V _{REF} + 0.2	3.6	10% V _{CCO}	90% V _{CCO}	Note 2	Note 2

Note 1: V_{OL} and V_{OH} for lower drive currents are sample tested.

Note 2: Tested according to the relevant specifications.

Table 13. FLEX 6000 5.0-V Device DC Operating Conditions <i>Notes (5), (6)</i>						
Symbol	Parameter	Conditions	Min	Typ	Max	Unit
V_{IH}	High-level input voltage		2.0		$V_{CCINT} + 0.5$	V
V_{IL}	Low-level input voltage		-0.5		0.8	V
V_{OH}	5.0-V high-level TTL output voltage	$I_{OH} = -8\text{ mA DC}$, $V_{CCIO} = 4.75\text{ V}$ (7)	2.4			V
	3.3-V high-level TTL output voltage	$I_{OH} = -8\text{ mA DC}$, $V_{CCIO} = 3.00\text{ V}$ (7)	2.4			V
	3.3-V high-level CMOS output voltage	$I_{OH} = -0.1\text{ mA DC}$, $V_{CCIO} = 3.00\text{ V}$ (7)	$V_{CCIO} - 0.2$			V
V_{OL}	5.0-V low-level TTL output voltage	$I_{OL} = 8\text{ mA DC}$, $V_{CCIO} = 4.75\text{ V}$ (8)			0.45	V
	3.3-V low-level TTL output voltage	$I_{OL} = 8\text{ mA DC}$, $V_{CCIO} = 3.00\text{ V}$ (8)			0.45	V
	3.3-V low-level CMOS output voltage	$I_{OL} = 0.1\text{ mA DC}$, $V_{CCIO} = 3.00\text{ V}$ (8)			0.2	V

2、ALTERA 的 FPGA

(1) FLEX6000/A 器件的接口电平

FLEX6000 系列支持电平								
V_{CCIO}	输入信号				输出信号			
	5V CMOS	5V TTL	3.3V CMOS	3.3V TTL	5V CMOS	5V TTL	3.3V CMOS	3.3V TTL
5V	√	√	√	√		√		
3.3V	√	√	√	√		√	√	√

FLEX6000A 系列为 3.3V 器件，允许 5V 输入，支持多电平接口， V_{CCINT} 为 3.3V， V_{CCIO} 可为 3.3V 或 2.5V。

FLEX6000A 系列支持电平

V _{CCIO}	输入信号			输出信号			
	5V CMOS TTL	3.3V CMOS TTL	2.5V CMOS	5V CMOS	5V TTL	3.3V CMOS TTL	2.5V CMOS
3.3V	√	√	√		√	√	
2.5V	√	√	√				√

(2) FLEX10K/V/A 器件的接口电平

FLEX10K 系列为 5V 器件，支持集电极开路输出。

FLEX10K 系列支持电平								
V _{CCIO}	输入信号				输出信号			
	5V CMOS	5V TTL	3.3V CMOS	3.3V TTL	5V CMOS	5V TTL	3.3V CMOS	3.3V TTL
5V	√	√	√	√		√		
3.3V	√	√	√	√		√	√	√

FLEX10KV 系列为 3.3V 器件，允许 5V 输入，无 V_{CCIO} 管脚，支持集电极开路输出。

FLEX10KV 系列支持电平

V_{CCIO}	输入信号				输出信号			
	5V CMOS	5V TTL	3.3V CMOS	3.3V TTL	5V CMOS	5V TTL	3.3V CMOS	3.3V TTL
3.3V	√	√	√	√		√	√	√

FLEX10KA 系列为 3.3V 器件，允许 5V 输入，支持多电平接口， V_{CCINT} 为 3.3V， V_{CCIO} 可为 3.3V 或 2.5V，支持集电极开路输出。

FLEX10KA 系列支持电平							
V_{CCIO}	输入信号			输出信号			
	5V CMOS TTL	3.3V CMOS TTL	2.5V CMOS	5V CMOS	5V TTL	3.3V CMOS TTL	2.5V CMOS
3.3V	√	√	√		√	√	
2.5V	√	√	√				√

(4) EFP10KE 的接口电平

FLEX10KE 系列为 2.5V 器件，允许 5V 输入，支持多电平接口， V_{CCINT} 为 2.5V， V_{CCIO} 可为 3.3V 或 2.5V，支持集电极开路输出。

FLEX10KE 系列支持电平							
V_{CCIO}	输入信号			输出信号			
	5V CMOS TTL	3.3V CMOS TTL	2.5V CMOS	5V CMOS	5V TTL	3.3V CMOS TTL	2.5V CMOS
3.3V	√	√	√		√	√	
2.5V	√	√	√				√

Table 22. FLEX 10KE 2.5-V Device DC Operating Conditions <i>Notes (6), (7)</i>						
Symbol	Parameter	Conditions	Min	Typ	Max	Unit
V_{IH}	High-level input voltage		1.7, $0.5 \times V_{CCIO}$ (8)		5.75	V
V_{IL}	Low-level input voltage		-0.5		0.8, $0.3 \times V_{CCIO}$ (8)	V
V_{OH}	3.3-V high-level TTL output voltage	$I_{OH} = -8$ mA DC, $V_{CCIO} = 3.00$ V (9)	2.4			V
	3.3-V high-level CMOS output voltage	$I_{OH} = -0.1$ mA DC, $V_{CCIO} = 3.00$ V (9)	$V_{CCIO} - 0.2$			V
	3.3-V high-level PCI output voltage	$I_{OH} = -0.5$ mA DC, $V_{CCIO} = 3.00$ to 3.60 V (9)	$0.9 \times V_{CCIO}$			V
	2.5-V high-level output voltage	$I_{OH} = -0.1$ mA DC, $V_{CCIO} = 2.30$ V (9)	2.1			V
		$I_{OH} = -1$ mA DC, $V_{CCIO} = 2.30$ V (9)	2.0			V
		$I_{OH} = -2$ mA DC, $V_{CCIO} = 2.30$ V (9)	1.7			V
V_{OL}	3.3-V low-level TTL output voltage	$I_{OL} = 12$ mA DC, $V_{CCIO} = 3.00$ V (9)			0.45	V
	3.3-V low-level CMOS output voltage	$I_{OL} = 0.1$ mA DC, $V_{CCIO} = 3.00$ V (10)			0.2	V
	3.3-V low-level PCI output voltage	$I_{OL} = 1.5$ mA DC, $V_{CCIO} = 3.00$ to 3.60 V (10)			$0.1 \times V_{CCIO}$	V
	2.5-V low-level output voltage	$I_{OL} = 0.1$ mA DC, $V_{CCIO} = 2.30$ V (10)			0.2	V
		$I_{OL} = 1$ mA DC, $V_{CCIO} = 2.30$ V (10)			0.4	V
		$I_{OL} = 2$ mA DC, $V_{CCIO} = 2.30$ V (10)			0.7	V

(5) APEX20K/E 的接口电平

APEX20K 系列是 2.5V 器件， V_{CCINT} 为 2.5V， V_{CCIO} 可为 2.5V，3.3V。


APEX20KE 系列是 1.8V 器件， V_{CCINT} 为 1.8V， V_{CCIO} 可为 1.8V，2.5V，3.3V。

Table 23. APEX 20KE Device DC Operating Conditions (Part 1 of 2) <i>Notes (6), (7)</i>						
Symbol	Parameter	Conditions	Min	Typ	Max	Unit
V _{IH}	High-level LVTTTL, CMOS, or 3.3-V PCI inout voltage		1.7, 0.5 × V _{CCIO} (8)		4.1	V

APEX20KE

9 、ECL 器件的原理和特点

9.1: ECL 器件的原理



ECL电路（Emitter Coupled

Logic，即发射极耦合逻辑电路）是一种非饱和型的数字逻辑电路。与DTL、TTL、S-TTL等逻辑电路不同，ECL电路内部的晶体管工作在线性区或截止区，从根本上消除了限制速度提高的少数载流子的“存储时间”。因此，它是现有各种逻辑电路中速度最快的一种电路形式，也是目前唯一能够提供亚毫微秒开关时间的实用电路。目前 ECL 厂商主要为 MOTOROLA 和 SYNERGY，FAIRCHILD 仅生产 300 系列。

1、基本门电路的结构

典型的ECL基本门电路的结构由三部分组成：差分放大器输入电路：温度—电压补偿（跟踪）偏压网络（参考源）和射极跟随器输出电路。




图9-1：典型的ECL电路
输入原理图

图9-2：典型的ECL电路
输出原理图

ECL电路一般能用于驱动
传输线，因此通常设计成射极开
路输出的形式。此时，传输线的

终端匹配电阻 R_L 即为输出负载。

ECL 电路采用负电源工作，其各个逻辑电平参数的值相对于 VCC（地电平）是不变的（只与 VCC 有关，随 VCC 而变化），其相关参数如下：

$$V_{CC}=0V, \quad V_{EE} = -5.2V, \quad V_{BB} \approx -1.30V$$

$$V_{OH} \approx -0.88V, \quad V_{OL} \approx -1.72V$$

$$V_{IH} \approx -1.24V, \quad V_{IL} \approx -1.36V。$$

ECL电路主要应用于各类高速数字通信系统中。

LVECL电平器件：

随着技术的发展，又出现了LVECL逻辑电平器件，它是将VEE电源由-5.2V调整为-3.3V或者是-2.5V，这样做可以降低器件的功耗，利于电路设计的器件的互连。由于VCC的电平为地电平（0V）未变，而其他的电平是相对于此VCC电平的，所以其他的电平值（如VBB、VOH、VOL、VIH、VIL等）也都未改变。

9.2：ECL 电路的特性

ECL电路是根据高速噪声数字的应用要求设计的，它具有以下独特的优点：

（1）、速度快

速度快是高速数字系统设计者广泛采用ECL电路的一个重要原因。ECL基本门电路的典型传输延迟时间已达到亚毫微秒量级，其触发器、计数器的工作频率也在1GHz范围。因此，一个ECL系统与等效的TTL系统相比，其工作速度至少可以快一倍以上。

(2)、逻辑功能强

ECL电路能同时提供互补逻辑输出，这样不仅可以节省系统所用的组件数，减小系统功耗，而且由于互补输出具有相同的传输延迟时间，因此可以消除一般逻辑电路中为产生互补逻辑功能而设置反相器所增加的时间延迟，进而提高了系统的速度。

(3)、驱动能力很强，扇出能力高

ECL 电路是射极跟随器输出，驱动能力很强。其输入阻抗高（通常约 $10K\Omega$ ），输出阻抗低（约 7Ω ），这种特点允许电路有高的扇出能力。

(4)、噪声低

系统噪声的大小直接与噪声源的能量、逻辑的消噪性能和互连线的阻抗等有关。就噪声的产生来说，ECL电路的内部噪声较小。

(5)、便于数据传输

ECL电路具有互补、大电流驱动能力输出特别适合于以差分方式驱动和接收双绞线或其它平衡线上的信号。ECL电路的差分线接收器具有 $1V$ 或者更大的共态噪声抑制能力。这是因为差分工作时，耦合到双绞线上的任何噪声一般是等地出现在该双绞线的每股线上（共态），即串扰是等地被线拾取，而接收器只响应两条线上的电压差，所以可大大抑制引线串扰的影响，从而易于实现远距离的数据传输。驱动同轴电缆时，其距离只受电缆频带宽度的限制，而且可以改善系统的性能，驱动双绞线的长度可以在 $300m$ (约 $1000ft$)以上，并且较同轴电缆经济。

除了上面介绍的主要特点以外，ECL电路的结构还提供了其它若干有益的特性，它们是：

(1) 可以简化电源。ECL器件对电源电压的同步变化是不太敏感的，因此可以在某些应用中相对地放松对电源波纹、偏差和分配的要求。有时允许ECL电路的电源电压范围可宽至 10% 。由于ECL电路工作时电源电流基本上恒定（不随逻辑状态变化而变化，也不随工作频率增加而增加），因此可以考虑放宽对电源内阻的要求。加上参考电源是设计在电路内部，因此整个电路可以由单一电源供电。所有这些，使电源系统设计简单、成本降低。

(2) 逻辑功能变化范围宽，适应性强。ECL电路的差分放大器设计允许它作线性方面的应用。ECL线接收器可以用施密触发器和线性放大器用。由于这一应用灵活性，许多功能可以用标准的ECL电路来完成。

(3) 由频率提高引起的附加功耗小。开关工作时因对寄生电容充放电而要消耗一

定的能量，对于有电源电流尖峰的逻辑电路来说消耗的能量更大。由于每次充放电都要消耗能量，所以TTL电路的功耗在高频范围随开关频率提高而显著增加。由于存储在杂散电容中的能量与电压平方成正比，而ECL电路的信号摆幅又比TTL电路小3~4倍，所以它因杂散电容引起的附加功耗要较TTL电路小一个数量级。特别是，它没有电源电流尖峰引起的附加功耗。ECL电路的功耗基本上不随频率而变化，关于这一点在高频领域是甚为重要的。

(4) 便于实现各种规模的集成。

当然，ECL电路并不是完美无缺的，它的主要缺点是直流功耗大。从某种意义上来说，ECL电路开关速度的提高是以牺牲功耗换取的。

9.3: PECL/LVPECL 器件的原理和特点

PECL (Pseudo/Positive ECL) 电路是单正电源+5V供电的ECL电路，其特点同ECL电路，由于其单正电源供电，简化了整个系统的电源设计。目前在高速光模块电路中，使用十分广泛。

LVPECL 器件与 PECL 器件类似，只是它是使用 3.3V 或更低的电平供电的，它具有低功耗等特点。

在 ECL 器件中，除电平转换芯片以外，所有 ECL 电路芯片均可用于 PECL 应用。注意 LVPECL 器件与 PECL 器件（或 ECL 器件）是不同的。

PECL 电路采用正电源工作，其相关参数计算如下：

PECL Level = $V_{CC} - | \text{Specification Level} | \text{ECL Level}$ ，由此算的如下：

$$V_{CC} = 5.0 \text{ V}, \quad V_{EE} = 0 \text{ V}, \quad V_{BB} \approx 3.70 \text{ V}$$

$$V_{OH} \approx 4.12 \text{ V}, \quad V_{OL} \approx 3.28 \text{ V}$$

$$V_{IH} \approx 3.76 \text{ V}, \quad V_{IL} \approx 3.64 \text{ V}$$

对于 LVPECL 电平，其 $V_{CC} = 3.3 \text{ V}$ ， $V_{EE} = 0 \text{ V}$ ，其他的参数可以类似算出。

如下：

$$V_{CC} = 3.3 \text{ V}, \quad V_{EE} = 0 \text{ V}, \quad V_{BB} \approx 2.00 \text{ V}$$

$$V_{OH} \approx 2.42 \text{ V}, \quad V_{OL} \approx 1.58 \text{ V}$$

$$V_{IH} \approx 2.06 \text{ V}, \quad V_{IL} \approx 1.94 \text{ V}$$

Symbol	10E Characteristics						100E Characteristics		Unit
	0°C		25°C		85°C		0 to 85°C		
	Min	Max	Min	Max	Min	Max	Min	Max	
V _{OH}	−1.02/3.98	−0.84/4.16	−0.98/4.02	−0.81/4.19	−0.92/4.08	−0.735/4.265	−1.025/3.975	−0.880/4.120	V
V _{OL}	−1.95/3.05	−1.63/3.37	−1.95/3.05	−1.63/3.37	−1.95/3.05	−1.600/3.400	−1.810/3.190	−1.620/3.380	V
V _{OHA}	—	—	—	—	—	—	—	−1.610/3.390	V
V _{OLA}	—	—	—	—	—	—	−1.035/3.965	—	V
V _{IH}	−1.17/3.83	−0.84/4.16	−1.13/3.87	−0.81/4.19	−1.07/3.93	−0.735/4.265	−1.165/3.835	−0.880/4.120	V
V _{IL}	−1.95/3.05	−1.48/3.52	−1.95/3.05	−1.48/3.52	−1.95/3.05	−1.450/3.550	−1.810/3.190	−1.475/3.525	V
V _{BB}	−1.38/3.62	−1.27/3.73	−1.35/3.65	−1.25/3.75	−1.31/3.69	−1.190/3.810	−1.380/3.620	−1.260/3.740	V

表 9—1：ECL/PECL 的电平参数表

9.4：ECL 器件的互连

9.4.1 ：ECL 器件和 TTL 器件的互连

用 ECL 电路驱动 TTL 电路时，其间的连接稍许复杂，分别为 TTL 至 ECL 和 ECL 至 TTL 的专用电平转换接口电路以及 TTL 至 PECL 和 PECL 至 TTL 的专用电平转换接口电路，一般这些电平的转换都是用转用的芯片来实现。芯片如下：

PECL/TTL 转换器			
36,030,013	转换器-100ELT23-双差分 PECL/TTL 转换器-SOP8	MC100ELT23D	MOTOROLA
		SY100ELT23ZCTR	SYNERGY
36,030,016	转换器 100ELT22-双 TTL 到 PECL 转换器-SOP8	SY100ELT22ZCTR	SYNERGY
TTL/ECL 转换器			
36,030,047	转换器-MC10H125-四 MECL 到 TTL 转换器-PLCC20	MC10H125FN	MOTOROLA
36,030,052	转换器-MC10ELT24-双 TTL/差分 ECL 转换器-SOP8	MC10ELT24D	MOTOROLA

表 9—2：ECL/PECL 与 TTL 的转换器件表


TTL 电平与 ECL、PECL 电平之间的转换还可以通过电阻匹配网络来实现，限于篇幅，这里就不详细介绍了。

9.4.2 ：ECL 器件和其他器件的互连

具体请参看附件：

《AN1568-Interfacing Between LVDS and ECL.pdf》。

《ECL Presentation (Chinese traditional).ppt》。



9.5: ECL 器件的匹配方式

具体请参看附件:


$$\frac{R_1}{R_1 + R_2} \times (-5.2V) = -2V$$

(1) 单端匹配方式 1

$R_1 // R_2 = Z_0$,
几种常用匹配电阻数据:


Z_0	R_1	R_2
50	81	130
75	121	195
100	162	260
120	194	312

(2) 单端匹配方式 2



$$R=Z_0$$

上面两者从功能上来讲是等效的，但后一种需要一个额外的电源 V_{TT} ($-2V$)，因此，对于大部分采用 TTL/CMOS 逻辑电路，只有少量 ECL 电路的单板来讲，采用这种方




式不太合适，可采用前一种匹配方法。如果板上使用 ECL 电路较多，通常应选用后一种匹配方法，因为这种方式虽多了一个 V_{TT} 电源，但功耗只有前一种方式的十分之一，这对于功耗为主要考虑的单板是很具吸引力的。

(3) 差分电路匹配 1

$R=2Z_0$ ， R_1 要保证 ECL 输出电路的偏置电流。

(4) 差分电路匹配 2



对差分电路而言，一般要求两条信号线并行、等长走线。这时由于线间耦合电容的
 $R_1 = R_2 = 0$


$$\frac{R_1 R_2}{R_1 + R_2} = Z_0$$

因素，传输线阻抗的计算在把这种影响考虑进去。差分电路的匹配可以采用两个独立的单端匹配方式。

对于 PECL 电路，匹配方式相似，只是将 -5.2V 换成地，地换成 Vcc 即可。

(5) 始端匹配

ECL 电路




$$R_1 \cong 5.23Z_0 + 7\Omega, R < 6.23Z_0 - R_1$$

9.6: ECL 器件的使用举例

下面以 SY100E111 和 SY100EL57 为例分别对 ECL 的器件应用加以说明。


9.6.1 : SYS100E111 的设计



该芯片为 1: 9 的 ECL 时钟驱动器，输入为差分信号，输出为 9 对几乎完全一样的信号，每两组输出信号之间最大相差为 50ps。可以用于高精度时钟源的 1 对多驱动，也可以用于高速信号（可达 600M 以上）点对多点驱动。

该芯片使用简单，可以采用如下的输出匹配方式（此时 $V_{EE} = -5V$ ， $V_{CC} = V_{CCO} = GND$ ；若变成 PECL 方式，只需要 $V_{EE} = GND$ ， $V_{CC} = V_{CCO} = 5V$ 即可）， $/EN$ 为使能信号。需要注意的是：为了保证输出信号的相差保持在 20ps 内，需要将不用的输出信号也做匹配，否则相差最大可达到 40ps。

GND




图中 $Z_0=50$ 欧（PCB 布线阻抗也应控制在 50 欧左右）， $R1//R2=R3//R4=Z_0=50$ 欧。下图为 $\overline{EN}$ 与输入/输出信号的关系：

由于每组输出信号几乎完全相同，彼此间干扰不大；为了节省插针，母板上信号可以按如下排布（传输某产品已经验证信号速率为 310M、传输线长度为 0.5 米时，该排布方式下的信号质量很好）：

Slot8_J5	G	A	B	C	D	E	F
0	GND	GND	GND	GND	GND	GND	GND
4	GND	Q1+	Q2+	GND	Q3+	Q4+	GND
5	GND	Q1-	Q2-	GND	Q3-	Q4-	GND
6	GND	GND	GND	GND	GND	GND	GND
7	GND	Q5+	Q6+	GND	Q7+	Q8+	GND
8	GND	Q5-	Q6-	GND	Q7-	Q8-	GND
9	GND	GND	GND	GND	GND	GND	GND
10	GND	Q9+	GND				GND
11	GND	Q9-	GND				GND

9.6.2 ：SY100E57 的设计



该器件为 4: 1 的 ECL 选择器，其中 SEL1~SEL0 为 TTL 控制端。通过控制 VBBx 可以使 SY100E57 成为单线 ECL 或差分 ECL 器件，VBBx 悬空，为差分 ECL 器件。该器件为多路 ECL 信号的选收提供了廉价的解决方案，其信号速率可达 600M 以上。

SY100E57 的匹配方式同 SY100E111，使用非常简单，这里就不再赘述。由于每组输入信号不同，为了保证质量，在主板上的信号排布要保持每组信号都要隔地，如下图所示：

Slot8_J5	G	A	B	C	D	E	F
0	GND	GND	GND	GND	GND	GND	GND
4	GND	D0+	GND	D1+	GND	D2+	GND
5	GND	D0-	GND	D1-	GND	D2-	GND
6	GND	GND	D3+	GND		GND	GND
7	GND	GND	D3-	GND		GND	GND

9.7: ECL 电路的器件选择

ECL 器件的选型原则如下：

- 1: 根据工艺发展趋势，不再选用插装器件均采用贴片封装。
- 2: 暂不推荐 MOTOROLA 最近推出的 ECLinPS Plus 系列。

3: ECLinPS-Lite、ECLinPS 系列中优选 100 系列不推荐 10 系列。

4: 同种器件, 首选 SYNERGY 公司的电压范围为-3.0~-5.5V 的器件, 因电压范围宽, 可适合于 3.3V 和 5V 两种电源方式工作。

5: 新器件选型时首先考虑 3.3V 器件; 尽量选用 PECL 器件; 有替代必须填写替代型号。

6: 在满足使用条件下, 尽量选用低速器件。

其他请参见《逻辑器件选型指导书(纸件) .lwp》中有关 ECL 器件的部分, 包括 ECL 器件的优选器件。

ECL 器件的不选器件的处理办法。

9.8: ECL 器件的使用原则

1: 使 TTL 信号和 ECL 信号线相距一定距离 (至少 8 倍于线离 PCB 的地平面的高度), 减小直接串扰;

2: 若使用+5V 于 TTL, -5.2V 于 ECL, 一定要加一个地平面, 这样 TTL 噪声泄漏到 ECL 系统的机会就很小;

3: 对 ECL/PECL 信号和其它信号比如 TTL 信号, 最好能使用不同的走线层, 如果因为设计限制必须使用同一层走线, ECL/PECL 信号和 TTL 信号的距离应该足够远, 至少应该大于 3~5 倍差分线间距。

4: 若使用+5V 于 TTL 和 ECL, 这不是 ECL 电路的最优工作电压, 但可以工作。最好将+5V 平面 (非地平面) 一分为二, 使 PCB 分割为 TTL 和 ECL 的不同区域。进入板内的电源应在 TTL 侧。注意不要有长线穿越两个+5V 区域的边界。在两个+5V 平面用电流容量足够大的 $1\mu\text{H}$ 电感串接, 这可以减小 TTL 噪声进入 ECL 系统。

5: 两部分间用差分信号传输, 可获得最大可靠性。

6: 无用输入应悬空; 若要接为高电平, 不能直接接到 VCC (除非厂家资料特别说明可以), 必需通过电阻网络分压或通过二极管压降来满足输入不超过 V_{IHmax} , 或通过别的无用输出来实现。

7: 单端输出的无用输出脚应悬空; 对于互补输出, 如果两者都未用, 两者都应悬

空，如果其中之一被用，另一脚应该终接。

8: ECL 器件的匹配方式有四种，在匹配方式选择时，应从单板上 TTL/CMOS 器件和 ECL 器件使用的多少，从方便性、功耗、性能等方面综合考虑后确定。

9: 对很高速度（600M 以上）的信号要估算其走线延迟。

10: 终端匹配元件一定要放在最靠近传输线末端的地方。

11: 集总参数电路，增加阻尼、降低 Q 值可防止振荡。

12: 对于 3.3V PECL 和 5V PECL 电平的连接，需要通过 0.1uf 或 0.01uf 的电容器隔离，否则有可能击穿 3.3V 的 PECL 接口。

参看附件《ECL 应用分析报告.rtf》。

10、LVDS 器件的原理和特点

10.1 : LVDS 器件简介

对于高速电路，尤其是高速数据总线，常用的器件一般有：ECL、BTL、GTL 和 GTL+等。这些器件的工艺成熟，应用也较为广泛，但都存在一个共同的弱点，即功耗大，此外，采用单端信号的 BTL 和 GTL 器件，电磁辐射也较强。现在，NS 公司率先推出的 CMOS 工艺的低电压差分信号器件（即 Low Voltage Differencial Signal 简称 LVDS）给了我们另一种选择。

LVDS 器件是近年来 National Semiconductor 公司发展的一种高速传输芯片，它的传输机制是把 TTL 逻辑电平转换成低电压差分信号，以便于高速传输。与传统的 ECL 逻辑相比，它采用 CMOS 工艺，它的电压摆幅更低，只有 400mv，ECL 为 800mv，动态功耗更小，（输出电流 3—5mA）只有 ECL 电路的 1/7(相同的数据传输量)，低 EMI，价格更低，因而具有很大的优势，从 97-98 年首先在欧洲开始得到应用。目前，NS 公司的 LVDS 器件有以下几个系列：

- 1.Channel Link，如：DS90CR285/6,DS90CR217/218
- 2.Bus LVDS，如：DS92LV1021/1201
3. Flat Panel Display (FPD)- link，如：DS90CF385/386
- 4.Line Drive and Receiver (LD&Rs)，如：DS90LV031A/032A

LVDS 器件的推出时间不长，目前，已经在欧美地区开始应用，据了解，国内目前尚没有应用，但已有几家公司在进行测试和试用。现有的 LVDS 器件单对差分线所能传输的最大速率为 400—600M 左右，据悉 NS 公司正在开发速率为 1G 的芯片组。其它公司，如 TI、朗讯，都有各自的 LVDS 类型的芯片。3M 公司则开发了 LVDS 信号专用的双绞电缆和接插件。

LVDS 器件主要用途为：电缆或 PCB 传输（点对点）、总线传输（BLVDS）、平板显示器（FPD）等，传输速率在 400M—600M，今后的 LVDS 器件的速度将会提高到 1G，速度越来越快，品种也会越来越多。

据目前掌握的资料，未来几年，NS 将推出单对差分线传输速率达千兆位的 LVDS

ANSI/TIA/EIA-644 (LVDS) Standard

Note: Actual datasheet specifications may be significantly better.

Parameter	Description	Min	Max	Units
V_{OD}	Differential Output Voltage	247	454	mV
V_{OS}	Offset Voltage	1.125	1.375	V
ΔV_{OD}	Change in V_{OD}		50	mV
ΔV_{OS}	Change in V_{OS}		50	mV
I_{SC}	Short Circuit Current		24	mA
t_r/t_f	Output Rise/Fall Times (≥ 200 Mbps) Output Rise/Fall Times (< 200 Mbps)	0.26	1.5 30% of $t_{ui}^\dagger$	ns
I_{IN}	Input Current		20	μ A
V_{TH}	Threshold Voltage		100	mV
V_{IN}	Input Voltage Range	0	2.4	V

$^\dagger t_{ui}$ is unit interval (i.e bit width).

收发器、低延迟的 LVDS 时钟信号缓冲器/驱动器，以及 36X36LVDS 信号的 SWITCH 芯片。另外，Ericsson 和 Sony 公司已经推出传输速率超过 1G 的 GLVDS 器件。

10.2 : LVDS 器件的标准


10.2.1 : ANSI/TIA/EIA-644

ANSI/TIA/EIA-644 是由 TR30.2 制定的，这个标准定义了收发器的输入输出阻抗，但是这仅仅是一个电气特性标准。其并不包括功能性和协议规格，完全是应用独立的。ANSI/TIA/EIA-644 打算通过使用别的协议来完善 整个接口功能。这使的这个标准在很多方面便于实现。在标准中推荐的最大操作速率是 655Mbps，理论最大使用速率是 1.923Gbps。传输速率与使用的介质损耗有关。这个标准同时也说明了最低的介质要求、收端的 fail-safe 电路、多路操作等。标准见下表：

表 10—1: ANSI/TIA 的 LVDS 标准

10.2.2 : IEEE 1596.3 SCI-LVDS

SCI-LVDS 被定义作为 SCI 的一个子集，在 IEEE 1596.3 中有详细说明。SCI—



Simplified diagram of LVDS driver and receiver connected via 100Ω controlled differential impedance media.

LVDS 说明了应用于高速/低功耗物理接口的电气规范，同时也定义了用于 SCI 数据传输的包交换的编码格式。SCI—LVDS 在特定的条件下也支持高速的 RAMLINK 传输。

SCI-LVDS 同 TIA 除了在一些电气要求和负载条件有差别，在别的方面十分相似。两个标准支持相似的驱动输出电平，接收门限电平，数据传输速率。在两个标准中 TIA 的应用更为普遍，同时 TIA 也支持多负载情况。

10.3 : LVDS 器件的工作原理

LVDS 器件的工作原理如下图所示：

图 10—1：LVDS 的工作原理图

其中发送端是一个约为 3.5mA 的电流源，产生的 3.5mA 的电流通过差分线的其中一路到接收端。接收端对于直流表现为高阻，电流通过接收端的 100Ω 的匹配电阻产生 350mV 的电压，同时电流经过差分线的另一条流回发送端。当发送端进行状态变化是它

通过改变流经电阻的电流的方向产生有效的'0'和'1'态。

10.4 : LVDS 的特点

LVDS 的特点是电流驱动模式，低电压摆幅 350mV 可以提供更高的信号传输速率，使用差分传输的方式可以使信号的噪声和 EMI 都减少：

- A. 低的输出电压摆幅(350mV)
- B. 低的信号边缘变化率, $dV/dt \ 0.350V/0.5ns = 0.7V/ns$
- C. 差分特征是磁干扰相互抵销。
- D. 软的输出切换
- E. 最小的 I_{cc} 切换电流变化。

同时由于使用电流驱动模式，对 LVDS 电路的匹配方式极为简单，可以有以下两种方式




图 10—2: LVDS 接口信号的匹配图

其中第一中方式最为简单，也最为实用。对第二种匹配方式对共模干扰有更好的抑制作用，但是因为差分信号本身的特点一般是没有必要的，这种匹配方式对 PCB 设计是布线的难度加大，这对于高密度的 PCB 板的设计是不利的。

对于 LVDS 的接收端一般可以忍受大范围的共模对地偏压。一般 LVDS 收端可以忍受 $\pm 1V$ 的在发端地和收端地之间的地漂移。LVDS 的典型的驱动偏置是 1.2V，加上可以承受的地漂移收端的偏置可以从 0.2V 到 2.2V。推荐的收端输入电压范围是从地到 2.4V。参见下图：




图 10—3：LVDS 的逻辑电平图

10.5 : LVDS 的设计

10.5.1 : LVDS 在 PCB 上的应用

LVDS 在 PCB 的应用应该注意遵循以下准则：

- 对 LVDS 的使用，不论信号的数量多少，都建议使用多层板，最少四层设置，LVDS、GROUND、POWER、TTL。

对 LVDS 信号和其它信号比如 TTL 信号，最好能使用不同的走线层，如果因为设计限制必须使用同一层走线，LVDS 和 TTL 的距离应该足够远，至少应该大于 3~5 倍差分线间距。

保证收发器到接插件的距离足够短，防止由于 STUB 线过长引起信号的畸变，一般要求距离小于 10mm。

- 对收发器的电压和地使用滤波电容，滤波电容的位置应该尽量靠近电源和地管脚，滤波电容的值可以参照器件手册。

对电源和地管脚与参考平面的连接应该使用短和粗的连线连接。同时使用多点连接。


保证地电流回路短而粗。

对走线的阻抗要求进行控制，一般差分阻抗控制在 100 欧姆。匹配电阻的阻值可以进行调整。

对走线方式的选择没有限制，微带线和带状线均可，但是必须注意有良好的参考平

面。对不同差分线之间的间距要求间隔不能太小，至少应该大于 3~5 倍差分线间距。

·对接收端的匹配电阻到接收管脚的距离要尽量靠近，一般应小于 7mm，最大不



能超过 12mm。

未使用的管脚可以悬空。

10.5.2 : 关于 FAIL-SAFE 电路的设计

FAIL-SAFE 电路的作用是保证 LVDS 的收端在没有确定的输入状态是内部保证为以知的逻辑状态。一般包括输入端开路、短路、发端三态、噪声干扰等情况。FAIL-SAFE 电路的原则是对正常的输入电流没有大的影响，同时对非正常情况保证信号的状态为固定逻辑。其电路如下：

图 10—4: LVDS 的 FAIL-SAFE 电路图

其中 R1、R3 的选择可以参考下面公式：

$$V_{FSB} = \frac{R2}{R1 + R2 + R3} V_{CC}$$

$$I_{BIAS} = \frac{V_{CC}}{R1 + R2 + R3} \ll I_{LOOP} \quad (\text{Use } I_{BIAS} \leq 0.1 * I_{LOOP})$$


$$V_{CM} = \frac{R3 + R2/2}{R1 + R2 + R3} V_{CC} = 1.2V \Rightarrow R1 \approx R3 \left(\frac{V_{CC}}{1.2V} - 1 \right)$$

$$R_{TEQ} = \frac{R2 (R1 + R3)}{R1 + R2 + R3} = \text{match transmission line } Z_{0DIFF}$$

表 10—2: LVDS 的 FAIL-SAFE 电路参数表

10.5.3 : LVDS 在电缆中的使用

LVDS 在电缆中的使用同在 PCB 中的使用方式并无大的差别，需要注意在不同电



缆中 LVDS 差分信号需要不同的排布方式，具体如下：

Ribbon Cable 不适合用作 LVDS 传输的介质，如果要使用应该保证地线同信号线间隔，电缆的长度尽可能短，信号的速率要尽可能低。

图 10—5: LVDS 在电缆中的信号分配图

屏蔽双绞线比较适合作为 LVDS 传输的介质，CAT3 电缆可以传输 5m，CAT5 电缆可以传输更远距离的 LVDS 信号。

10.5.4 ： LVDS 在接插件中的信号分布和应用

LVDS 在接插件的信号分布不同造成的串扰的差别是很大的。但是有一点必须保证的是对于差分信号线的周围都必须有地针，也就是说对不同的信号线是不允许相邻排布的。下面的 LVDS 信号的排布可以说是一种比较好的排布方式，不但满足了上述的基本要求，同时接插件的利益率也很高。具体可参考下图

Slot8_J5	G	A	B	C	D	E	F
0	GND	GND	GND	GND	GND	GND	GND
4	GND	TXA1-	GND	TXA2-	GND	TXA15-	GND
5	GND	TXA1+	GND	TXA2+	GND	TXA15+	GND
6	GND	GND	RXA1-	GND	TXA14-	GND	GND
7	GND	GND	RXA1+	GND	TXA14+	GND	GND
8	GND	RXA2-	GND	TXA13-	GND	TXA16-	GND
9	GND	RXA2+	GND	TXA13+	GND	TXA16+	GND
10	GND	GND	TXA3-	GND	RXA16-	GND	GND
11	GND	GND	TXA3+	GND	RXA16+	GND	GND
12	GND	TXA4-	GND	RXA13-	GND	RXA15-	GND
13	GND	TXA4+	GND	RXA13+	GND	RXA15+	GND
14	GND	GND	TXA5-	GND	RXA14-	GND	GND
15	GND	GND	TXA5+	GND	RXA14+	GND	GND
16	GND	TXA6-	GND	TXA7-	GND	TXA10-	GND
17	GND	TXA6+	GND	TXA7+	GND	TXA10+	GND
18	GND	GND	RXA3-	GND	TXA11-	GND	GND
19	GND	GND	RXA3+	GND	TXA11+	GND	GND
20	GND	RXA7-	GND	TXA12-	GND	RXA10-	GND
21	GND	TXA7+	GND	TXA12+	GND	RXA10+	GND
22	GND	GND	RXA6-	GND	RXA11-	GND	GND
23	GND	GND	RXA6+	GND	RXA11+	GND	GND
24	GND	RXA5-	GND	RXA4-	GND	RXA12-	GND
25	GND	RXA5+	GND	RXA4+	GND	RXA12+	GND

表 10—3：接插件的信号、地排布表

以上排布仅仅是一个参考，对于实际的系统中应该使用怎样的信号排布，要具体问题具体分析。要遵循的主要原则是：

1, 对称。在一对差分信号线中, 两条信号线的路径要一致, 要布置在相邻的 PIN 上。

2, 信号线与地线的比例。稳妥的做法是保持信号地的比例为 1:1, 并且, 用地线把信号线分离开。这样的比例可以保证信号回流路径的顺畅和信号间较低的串扰。

3, 接插件的选择。这与系统的成本和对信号质量的要求有关。不同的接插件有不同的电气性能。目前, 公司常用的接插件为 2mm 接插件, 信号的速率在 1.25Gbps 的情况下, 仍然能够保持很好的性能。在信号速率超过 2G 的情况下, 建议采用 HS-3 接插件。

10.6 : LVDS 信号的测试

LVDS 信号的测试应该使用宽带数字采样示波器和宽带高阻抗探头。

1, 选择示波器的要求

首先, 示波器的带宽应该满足被测试信号的带宽要求。LVDS 信号的模拟带宽取决于信号的边沿时间, 不等于信号的比特速率, 一般都比信号的比特速率高的多。如 622Mbps 的信号带宽可能高达 1GHz。因此, 选择示波器时需要注意信号的带宽要求。下面的经验公式给出了信号的模拟带宽与上升沿时间之间的关系:

$$F_{3\text{dB}} \approx \frac{K}{T_r}$$

$$T_r \approx \frac{K}{F_{3\text{dB}}}$$

where $F_{3\text{dB}}$ = frequency at which impulse response rolls off by 3 dB

T_r = pulse rise time (10–90%)

K = constant of proportionality depending on exact pulse shape;

$K = 0.338$ for gaussian pulses; $K = 0.350$ for single-pole exponential decay

表 10—4：测试信号的参数计算表

2，探头的选择

由于 LVDS 信号是差分信号，因此，应该尽量采用差分探头，如 TEK 公司的 P6247 等。如果没有差分探头，可以考虑使用两个单端探头，如 TEK 公司的 P6245 等。

对于在线测试，要求示波器的探头为高阻输入。并且，由于 LVDS 信号的速率一般比较高，示波器探头的寄生电容也应当选择比较低的型号。

此外，还可以把示波器作为 LVDS 信号的负载的形式来测试。一般采用一对 50 欧姆同轴电缆把信号引入到示波器的输入端，同时，断开板上原有的负载。在这种情况下，要求示波器要有 50 欧姆输入。同轴电缆的带宽一般都可以达到要求，不需要考虑带宽的影响。

3，测试方式

LVDS 信号属于高速数字信号，可以采用眼图测试的方式来观察信号的质量。

10.7 ： LVDS 器件应用举例

下面以 DS90CR217/218 和 DS92LV1021/1201 为例分别对 LVDS 的器件应用加以说明。

10.7.1 ： DS90CR217/218 的设计




图 10—6： DS90CR217/218 器件的原理图

时序要求：该芯片组内部有 PLL，用于在发送端产生发送时钟，以及在接收端恢复时钟。在 LVDS 高速码流中，每一比特位的宽度为发送时钟周期的 1/7。如果发送时钟为 85M，周期就是 11.76ns，那么，LVDS 码流的比特位宽为 1.68ns。同一差分线对中两条线间的相位差、差分线对之间的相位差、以及时钟的抖动都会减小 LVDS 信号的采样窗口。因此，必须保证发送器的时钟抖动尽可能小，PLL 的电源脚应单独处理，要有足够的去藕电容（要求 0.1uF、0.01uF、0.001uF 各一个）。此外，同一芯片上的差分信号线应严格等长，使差分线对之间、差分线对中的两条线间的相位差应尽量小，以便给接收端留出尽量多的采样余量。试验表明，在差分线的长度控制得较好的情况下，用 2071ASL（jetter Max<300ps）或 50ppm 的晶振是可以满足要求的。

上电时序及三态：在 VCC 电源电压到达 2V 之前，发送器的输出保持三态，当 powerdown 高于 1.5V，VCC 到达 3V 后 10ms，数据和时钟输出端开始有效。任何时刻，当 Powerdown 端置低，100ns 后发送器三态；1us 后，接收器三态。任意时刻，发送器掉电后，接收器的输入/输出时钟将立即停止，同时，数据输出端将保持时钟停振时的状态。接收器掉电时，其输入端将由内部的一个二极管上拉到 VCC。

10.7.2：DS92LV1021/1201 的设计




图 10—7： DS92LV1021/1201 的原理图

该芯片组在工作前，需要初始化，目的是使收发器的锁相环同步，其过程如下：

VCC 加电时，收发器的输出为三态，内核被内部上电电路禁止。当 VCC 有效后 ($>2.5\text{v}$)，收发器的锁相环开始锁定时钟。对于发送器，锁相环锁定本地时钟，即发送时钟 TCLK；对接收器，需要将本地的一个时钟源加到参考时钟端 REFCLK。在此期间，发送器的输出保持三态；接收器将会忽略输入信号，LOCK 端保持高电平。此后，发送器就绪，可以发送数据或同步码 (SYNC)，二者由 sync1 和 sync2 的输入来控制切换。

sync1 或 sync2 端保持高电平，迫使发送器发送同步码 SYNC，使接收器的锁相环与发送器时钟同步。SYNC 信号由六个 0 和六个 1 交错而成，码速等于发送器的时钟速率。sync1 和 sync2 端可由用户控制。当接收器收到差分线上的同步码并使自己的内部时钟和同步码同步后，LOCK 端变为低电平，表明接收器已经就绪，可以接收数据了。此电平信号应反馈给发送端，用以监视接收器的工作状态。LOCK 端为低电平时，Rout0-Rout9 才有效。

芯片组同步后，即可进行数据传输。在发送端，10 位数据通过时钟 TCLK 打进发送器的输入锁存器，并且可以用 TCLK_R/F 端选择时钟的前沿或后沿有效，TCLK_R/F 为高则时钟的前沿有效；反之则为后沿有效。如果 SYNC 输入端高电平保持 5 个 TCLK 周期，Din0-Din9 上的数据将丢失，发送器将转为发送同步信号。

在数据传送期间，如果接收器失步，LOCK 端变高，所有的输出为三态，此时需要再同步。推荐使用的方法是将 LOCK 信号反馈到 SYNC1 或 SYNC2 端，否则，需要监测 LOCK 信号，当其变高电平时，将 SYNC1 或 SYNC2 维持高电平至少 1024 个 TCLK 周期，确保达到再同步。

两个 SYNC 输入端是为了用于一点对多点的應用。

对发送器，当 DEN 为低电平时，差分输出端为三态。对接收器，当 REN 为低电平时，Rout0-Rout9、LOCK 和 RCLK 为三态。

无论发送器或接收器，LVDS 信号从有效到三态和从三态到有效的最大延迟时间均为 10ns。

串行的 LVDS 码流由一位高电平的起始位和一为低电平的停止位分割，起始位和停止位之间为发送寄存器内的 10 位数据。起始位和停止位的作用是为了传送时钟信号，便于接收器同步。串行码流共 12 位，含 10 位数据和 2 位时钟，因此发送器的内部时钟需要 12 倍频。如果发送器的时钟为 40M，串行线上的码速将达到最大值： $12 \times 40 = 480\text{M}$ ，净载荷为 400M。

详细的情况请申请文档：

《1011 预研项目 LVDS 设计指导书》，

《1011 预研项目 LVDS 器件选型报告》，

文档在预研文档室。




Figure 3. Typical GTL Input and Output Cells

11、GTL 器件的原理和特点

11.1 ： GTL 器件的特点和电平

GTL 输入电路是一个电压比较器，输入电压同外部连接的参考电压进行比较，输入门限设计为精确的窗口电压，可以提高最大的抗噪性能。输出电路是一个漏极开路 N 通道器件，当电路关闭时输出电压被上拉到末端匹配电压 V_{TT} ，当输出电路打开时，器件可以吸收 40mA 的电流，可以产生最大的输出电压 0.4V。输出电阻为 25 欧姆，输入输出被设计为与 VCC 的电压独立，器件可以工作在 5V、3.3V，甚至是 2.5V 的 VCC 电压。典型的 GTL 输入输出电流如下图：

图 11—1：GTL 的输入输出原理图

GTL 是一种




Figure 1. GTL/GTL+ Switching Levels

低电压，低摆幅的电
气标准，其信号有效
电平如下图：

图 11—

2：GLT/GTL+的逻辑
电平图

从图中可以看
出 GTL 和 GTL+信号
的参考电平 V_{reff} 都为

信号上拉电平的 2/3，这是同 GTL 电平的特点相关的，GTL 信号的低电平一般为上拉电平的 1/3 左右，当 GTL 信号的参考电平设置为上拉电平的 2/3 时信号的高低电平都有最大的抗噪冗余量，可以得到最佳的传输效果。现在很多厂家提供的 GTL 芯片的 V_{reff} 都是可以同过外部进行调整，提供最佳的信号传输要求。同时因为 GTL 的输入阈值电平都很小，可以提供大的噪声容限，而小的输出电平提供的信号变化也很小。这些对对信号的完整性有利。GTL+的信号的电平更高，有更大的驱动能力，一般对于重载情况下使用 GTL+的效果会更好一些。

11.2 ： GTL 信号的 PCB 设计

11.2.1 ： GTL 常见拓扑结构

GTL 信号因为其设计特点，适合作为背板总线型信号的传输，常用的 GTL 的拓扑结构如下图：

一对二和三点的拓扑结构




图 11—3: GTL 信号分布的拓扑结构图

在实际的使用中对时钟的使用一般采用一点对两点和三点的结构，因为对于时钟信号一般是使用其上升或者下降沿进行数据的采样，如果使用总线型的分布结构，由于负载的增加，是信号的上升下降时间变缓，这样在使用时钟的沿进行采样时其实际的有效采样周期变低，这对较高速率的信号传输一般难以满足时序要求。

对于数据一般使用总线型拓扑结构





图 11—4：使用 GTL 驱动器作为数据总线在 16 槽的背板系统的拓扑结构

11.2.2 : GTL 的 PCB 设计

对于 GTL 的设计一般其拓扑结构比较单一，比较容易设计，但是在 GTL 的设计有几个问题必须考虑，这几个问题与一般的 PCB 的设计有一些差别。

首先是对于 GTL 信号的匹配方式，对于 GTL 信号，一般是用作总线信号的传输，对于时钟是单向，一般使用终端上拉电阻进行匹配，但是对于数据总线，因为信号传输的双向性，一般使用双打上拉匹配，对于上拉匹配电阻的选择第一是保证在 GTL 驱动器输出低电平时，其吸收电流产生的压降可以达到信号的有效低电平，第二是末端的上拉电阻应该同线路的阻抗一致，减少信号的反射引起的过冲等信号畸变。实际中使用的电阻值同具体的器件有关，比如 TI 的 16612 在一点对两点的匹配方式中使用 51 欧姆的匹配电阻，在 16 个槽位的匹配中使用 39.9 欧姆的电阻进行匹配。其负载不同匹配阻抗不同的原因是因为传输线的阻抗同线路的负载直接相关。PCB 的传输线的理想模型见下图：



$$Z_0 = \sqrt{L_0/C_0}$$

图 11-5： PCB 的传输线的理想模型图

PCB 中的传输线的阻抗为：

$$Z_L = Z_0 / \sqrt{1 + C_d/C_0}$$

其中 L_0 为分别电感， C_0 为分布电容。当单板加上背板后其 STUB、接插件、末端器件等都存在电感和电容，这使传输线的实际阻抗计算公式变为

其中 C_d 为增加的电容。

比如一个 16612A 的 16 槽位系统，PCB 走线阻抗设计为 50 欧姆，但是因为各种附加电容的影响，其实际阻抗变为 24.8 欧姆，具体阻抗变化见下图：

	Inputs	Outputs
Line	$Z_0 =$ 50.00	L_0 (pH) = 10250.00 /in.
Line	C_0 (pF) = 4.10 /in.	t_{pd} (ps) = 205.00 /in.
Device	C_{i0} (pF) = 6.00	
Load Spacing	$D1$ (in) = 0.875	C_t (pF) = 10.96
Stub Length	$D2$ (in) = 1.0625	C_d (pF) = 12.53
Stub	C_o (pF) = 2.60 /in.	
Connector	C_c (pF) = 0.70	
Connector Pads	C_p (pF) = 1.00	
Via	C_{via} (pF) = 0.50	
Effects of C_d on Impedance (Loaded)		
	t_{pd} (ps) = 412.85 /in.	Z_0 (eff) = 24.8 R_T

图 11—6: PCB 走线阻抗图

这说明在总线型的系统的设计中，其中的阻抗匹配的设计必须考虑附加电容的影响。但是对附加电容的正确值的计算往往是不可行的。这时可以使用仿真工具进行仿真，同时可以参考 GTL 器件的推荐设计。总的说来对 GTL 阻抗设计不能仅仅是以 GTL 的输出阻抗 25 欧去设计，必须对整个系统进行全面分析，否则系统的性能是难以保证的。

同时在 GTL 的设计中必须注意其 STUB 走线的长度必须进行控制，一般要求在 1inch 以内。对末端的上拉匹配电阻的走线一般也要求走线的长度不要大于 2inch。一般匹配电阻直接放在背板上，如果需要在末端的单板进行匹配，必须保证走线的长度小于 1inch。

对 GTL 信号在接插件上的分布，因为信号的频率不是太高，一般没有很高的要求，对数据线仅仅要求每条信号线的周围必须有一个地线，对敏感的时钟等信号要求周围都有地线，下图是一个可用的参考：

Slot8_J4	G	A	B	C	D	E	F
1	GND	CBF_C	CBACK_C	CBCONG_C	GND	DATA_C0	GND
2	GND	DATA_C4	GND	DATA_C3	DATA_C2	DATA_C1	GND
3	GND	DATA_C8	DATA_C7	GND	DATA_C6	DATA_C5	GND
4	GND	VTT	DATA_C11	DATA_C10	GND	DATA_C9	GND

5	GND	DATA_C14	GND	DATA_C13	DATA_C12	GND	GND
6	GND	DATA_C18	DATA_C17	GND	DATA_C16	DATA_C15	GND
7	GND	GND	DATA_C21	DATA_C20	GND	DATA_C19	GND
8	GND	GND	GND	DATA_C24	DATA_C23	DATA_C22	GND
9	GND	CBWC_C1	GND	DATA_C26	GND	DATA_C25	GND
10	GND	GND	GND	DATA_C29	DATA_C28	DATA_C27	GND
11	GND	CBRC_C1	GND	DATA_C31	GND	DATA_C30	GND
12~14	GND						GND
15	GND	CBF_D	CBACK_D	CBCONG_D	GND	DATA_D0	GND
16	GND	DATA_D4	GND	DATA_D3	DATA_D2	DATA_D1	GND
17	GND	DATA_D8	DATA_D7	GND	DATA_D6	DATA_D5	GND
18	GND	VTT	DATA_D11	DATA_D10	GND	DATA_D9	GND
19	GND	DATA_D14	GND	DATA_D13	DATA_D12	GND	GND
20	GND	DATA_D18	DATA_D17	GND	DATA_D16	DATA_D15	GND
21	GND	GND	DATA_D21	DATA_D20	GND	DATA_D19	GND
22	GND	GND	GND	DATA_D24	DATA_D23	DATA_D22	GND
23	GND	CBWC_D1	GND	DATA_D26	GND	DATA_D25	GND
24	GND	GND	GND	DATA_D29	DATA_D28	DATA_D27	GND
25	GND	CBRC_D1	GND	DATA_D31	GND	DATA_D30	GND

表 11-1: GTL 在接插件上的信号分布表

另外在设计中对于 GTL 信号和其它类型的信号一般需要分开，不要将 GTL 信号和其余信号一起使用。防止不同类型信号间的相互干扰。

11.3 : GTL 信号的测试

需要注意虽然 GTL 信号的使用频率一般在 100MHz 以下，但是 GTL 信号的上升沿一般都比较陡，特别对于沿敏感的信号，比如时钟信号，需要使用宽带示波器。

11.4 : GTL 信号的时序

在时序设计中，首先要考虑背板传输的信号飞行时间，其次，由于分布负载电容的影响，信号的上下沿的变缓，使信号的有效电平时间变短。对于使用 GTL 信号的总线的时序必须进行严格的分析，否则信号的时序可能满足不了系统的要求，使系统不能工作。但是一般信号的飞行时间和沿的变化同负载有关，设计中的精确参数往往难以得到。在设计中如果总线的频率在 30MHz 以上必须考虑分布负载对时序的影响，具体的参数可以通过仿真和实际的测试得到，也可以参考器件厂商的测试和仿真结果。

Q/DKBA0. 200. 035-2000

12、附录

1：逻辑器件的输入输出参数

对于数字电路来说，各种器件所需的输入电流、输出驱动电流不同，为了驱动大电流器件、远距离传输、同时驱动多个器件，都需要审查电流驱动能力：输出电流应大于负载所需输入电流；另一方面，TTL、CMOS、ECL 等输入、输出电平标准不一致，同时采用上述多种器件时应考虑电平之间的转换问题。下表为 TTL、CMOS 系列各输入、输出电流、电压参数。

类别	V _{ih} (min) (V)	V _{il} (max) (V)	V _{oh} (min) (V)	V _{ol} (max) (V)	I _{ih} (μA)	I _{il} (mA)	I _{oh} * (mA)	I _{ol} * (mA)
74	2	0.8	2.4	0.4	40	-1.6	-0.4/-0.8/-5.2	16/16/32
74LS	2	0.8	2.7	0.5	20	-0.4	-0.4/-0.4/-2.5	4/8/24
74ALS	2	0.8	2.7	0.5	20	-0.1	-0.4/-2.6/-15	4/24/24
74S	2	0.8	2.7	0.5	50	-2	-1/-1/-6.5	20/20/20
74AS	2	0.8	2.7	0.5	20	-0.5	-2/-48/-15	20/48/64
74F	2	0.8	2.5	0.5	20	-0.6	-1/-12/-12	20/64/64
4000B	3.5	1.5	4.95	0.05	0.1	-0.1uA	-4	4
74HC	3.15	0.9	V _{DD} -0.1	0.1	1	-1 uA	-4	4
74AC	3.85	1.35	V _{DD} -0.1	0.1	1	-1 uA	-24	24
74ACT	2	0.8	V _{DD} -0.1	0.1	1	-1 uA	-24	24
74ABT	2	0.8	3	0.5	1	-1 uA	-32	64
74FCT	2	0.8	V _{DD} -0.2	0.2	5	-5 uA	-15	64

*为标准门电路/缓冲器/总线驱动器 输出电流。

表 12—1：常用 TTL、CMOS 输入输出电压、电流参数表（V_{CC}=5V）

13、附件列表

- 1: 《TTL 和 CMOS 器件的原理输入输出特性.lwp》，公开。
- 2: 《TTL 和 CMOS 器件的逻辑功能分类.lwp》，公开。
- 3: 《ECL 应用分析报告.rtf》，公开。
- 4: 《AN1568-Interfacing Between LVDS and ECL.pdf》，公开。
- 5: 《ECL Presentation (Chinese traditional).ppt》，公开。
- 6: 《1011 预研项目 LVDS 设计指导书》，保密。
- 7: 《1011 预研项目 LVDS 器件选型报告》，保密。

硬件开发笔记

电感

目录


一、电感.....	3
1.1. 分类.....	4
1.2 电感的重要特性.....	4
1.2.1 电流不能突变.....	4
1.2.2 电感两端加恒定电压时、 电流线性增大或者减小.....	5
1.2.3 电感在直流电路中相当于短路.....	5
1.3 参数.....	5
1.3.1 电感值.....	6
1.2.2 电感电流.....	6
1.3.3 直流电阻(DCR).....	7
1.3.4 电感精度.....	8
1.3.5 自谐振频率.....	8
1.3.6 电感Q值.....	9
1.3.7 工作温度范围.....	9
1.4 电感测试哪些项目?.....	10
1.4.1 高湿测试.....	10
1.4.2 低温测试.....	10
1.4.3 冷热启动.....	10
1.4.4 高温测试.....	11
1.4.5 老化测试.....	11
1.4.6 盐水喷雾测试.....	11

一、电感

电感器是与电阻(R)和电容器(C)并列的重要的被动元器件，有时也将其称作线圈。通常，线圈是指呈环形的导线绕组，电路中的线圈是指电感器。

电感器的符号通常使用“L”来表示。此举，是为了纪念物理学家俄国物理学家海因里希·楞次(Heinrich Lenz)。


电感器的基本结构为将导线缠绕成线圈状的，能够将电能转换成磁能并蓄积在电感器内部。被蓄积的磁能量由电感器的电感值来决定，电感值的单位为亨利(H)。



1.1. 分类


关于电感的分类，按照不同的维度电感可以分为不同的类型。关于这些分类我觉得怎么说都行，怎么分都可以，不应该作为讨论的重点。当然我也会从所有电感的种类中选出几种（功率电感、共模电感），如下后面的文章会有专门的讲解。本文重点主要放在电感共有特性的讨论上。

1、功率电感，一般用在 DC-DC 电路变换中，其中又可以细分为屏蔽式电感与一体成型电感，如下图：



半屏蔽式电感 VS 一体成型式电感

2、共模电感，一般用在电源、信号的共模干扰滤除中；



后续针对以上电感类型做进一步的介绍。

1.2 电感的重要特性

1.2.1 电流不能突变

电感电流为什么不能突变？

电感线圈各匝交链的磁通的总和称为磁链 Ψ ，衡量电感线圈充磁的多少。

磁链与电流成正比，电流越大，电感线圈被充磁链就越多，即 $\Psi=L*I$ ，对指定电感线圈， L 是常量。 $L=\Psi/I$ ，电感量代表了电感线圈的电磁转换能力，微分表达式为：

$$L = \frac{d\Psi(t)}{di(t)} \quad \text{-----公式(1)}$$

根据电磁感应原理，磁链变化产生感应电压，磁链变化越大则感应电压越高，即：

$$v(t) = \frac{d\Psi(t)}{dt} \quad \text{-----公式(2)}$$

结合(1)和(2)两个公式可得到：


$$v(t) = L * \frac{di(t)}{dt} \quad \text{-----公式(3)}$$

从公式可以看出：电感电压和电流的变化率是成正比的，或者说电流的变化率和电感电压是成正比的。假设电感的电流能突变，即需要无穷大的电压，在实际中也是不存在的，即电感电流不能突变。

1.2.2 电感两端加恒定电压时、电流线性增大或者减小

在电感两端加上恒定电压 U 时，感应电动势与所加电压相等，方向相反，等于 $-U$ （负号表示感应电动势要阻止电流变化）。根据上述公式， $di/dt=U/L$ =常数，这说明电感的电流是线性的增加的。

这一点就解释了 DCDC 开关电源中电感电流波形为什么是三角波。在开关打开时，电感两端电压为 $V_{in}-V_{out}$ ，因此电感电流线性增加，给电感充电。而在开关闭合时，电感两端电压为 $-V_{out}$ ，电感电流线性减小，电感放电，如下图所示。



1.2.3 电感在直流电路中相当于短路

电感的阻抗公式： $Z=2\pi * f * L$ ，当电路中通过直流电时， $f=0\text{Hz}$ ，所以电感的感抗 $Z=0$ ，所以直流电路中电感的阻抗只有直流电阻，直流电阻一般都很小，近似为短路状态。

1.3 参数

电感的电气特性中都包含了如下指标，本文将会逐个解释，帮助你在电感选型时进行甄别。

※电感量

※电感电流

※直流电阻

※电感精度

※自谐振频率

※电感 Q 值

※工作温度范围

1.3.1 电感值

电感值是电感最重要也是最基本的一个参数。其符号一般是“L”，电感单位：亨(H)、毫亨(mH)、微亨(uH)、纳亨(nH)。且 $1\text{H}=10^3\text{mH}=10^6\text{uH}=10^9\text{nH}$ 。

一般 DC-DC 常用的功率电感的范围是 $1\text{uH}\sim 100\text{uH}$ 。

电感的标称值通常是在没有外加直流偏置的条件下，以 100kHz 或 1MHz 所量得。这个测试条件，说明了电感量是和直流偏置以及频率有关系的，如下图：




图 电感量 VS 频率




图 电感量 VS 直流偏置

1.2.2 电感电流

电感的电流值一般包括如下三个：饱和电流、温升电流、额定电流。下面我们分别介绍下。

1.3.2.1 饱和电流值(Isat)

饱和电流产生的原因及其定义？

为了获取高电感，电感器的芯部（磁心）一般会采用铁氧体等磁性体材料。电流通过电感器时，会产生磁性体的磁饱和现象，电感值就会下降。饱和电流 Isat 一般是标注在电感值衰减 30% 时的偏置电流。

1.3.2.2 温升电流值(Itemp)

这是以元件的发热为指标的额定电流规定，超过该范围使用，会导致元件损坏或组件故障。而温升电流，一般指电感自我温升温度不超过 40℃时的电流。

1.3.2.3 额定电流值(Irat)

额定电流规定了电流值的上限，通过的直流电流超过该值时，无法保障质量。电感的额定电流值，如上下图所示，我们一般是选取饱和电流和温升电流中较小的那一个。我们在电路设计中，关于额定电流一般会至少会留 20%的裕量。即电感通过的最大电流要小于手册中的额定电流的 80%。

L (μH)	Measuring frequency		DC resistance		Rated current*	
	Tolerance	(kHz)	typ. (Ω)±30%		Isat (A)max.	Itemp (A)typ.
1.0	±30%	100	0.015		8.9	5.1
1.5	±30%	100	0.017		7.4	5.0
2.2	±30%	100	0.022		6.4	4.7
3.3	±30%	100	0.027		5.2	4.2
4.7	±20%	100	0.036		4.4	3.2
6.8	±20%	100	0.046		3.6	2.9
10	±20%	100	0.061		3.1	2.5
15	±20%	100	0.110		2.2	1.9
22	±20%	100	0.125		2.0	1.8
33	±20%	100	0.24		1.5	1.3
47	±20%	100	0.30		1.3	1.0
68	±20%	100	0.41		1.1	0.9
100	±20%	100	0.58		0.8	0.7
150	±20%	100	0.73		0.56	0.61
220	±20%	100	1.05		0.45	0.45

* Rated current: smaller value of either Isat or Itemp.
Isat: When based on the inductance change rate (30% below the initial L value)
Itemp: When based on the temperature increase (temperature increase of 40°C by self heating)

1.3.3 直流电阻 (DCR)

表示通过直流电时的阻抗值。由于该阻抗值，因发热而产生电力损耗，所以直流阻抗越小损耗越少。但是，减小 Rdc 与直流叠加特性、尺寸小型化等存在折衷关系。只要从上述的满足电感、电流等必要特性的电感器当中，选定 Rdc 更小的产品即可。因为，电感是导线绕制而成，因此一般来说，同系列的电感值越大，其直流电阻也越大。如下图：

SWPA8040S Series								
Part Number	Inductance	DC Resistance (±30%)		Self-resonant Frequency	Saturation Current ³		Heat Rating Current ⁴	
	@100kHz,1V	Max.	Typ.	Min.	Max.	Typ.	Max.	Typ.
Units	μH	Ω		MHz	A		A	
Symbol	L	DCR		S.R.F	Isat		Irms	
SWPA8040S150MT	15±20%	0.061	0.047	12	2.95	3.40	2.60	2.80
SWPA8040S180MT	18±20%	0.069	0.053	11	2.70	3.10	2.40	2.60
SWPA8040S220MT	22±20%	0.090	0.069	9.5	2.40	2.70	2.10	2.30
SWPA8040S270MT	27±20%	0.101	0.078	9.2	2.15	2.50	2.00	2.20
SWPA8040S330MT	33±20%	0.126	0.097	7.8	2.05	2.40	1.80	2.00
SWPA8040S360MT	36±20%	0.133	0.102	7.8	2.00	2.30	1.75	1.90

图 电感值 VS 直流电阻

1.3.4 电感精度

电感的精度一般在 20%和 30%之间。

SWPA8040S Series

Part Number	Inductance	DC Resistance (±30%)		Self-resonant Frequency	Saturation Current ³		Heat Rating Current ⁴	
	@100kHz,1V	Max.	Typ.	Min.	Max.	Typ.	Max.	Typ.
Units	μH	Ω		MHz	A		A	
Symbol	L	DCR		S.R.F	Isat		Irms	
SWPA8040S150MT	15±20%	0.061	0.047	12	2.95	3.40	2.60	2.80
SWPA8040S180MT	18±20%	0.069	0.053	11	2.70	3.10	2.40	2.60
SWPA8040S220MT	22±20%	0.090	0.069	9.5	2.40	2.70	2.10	2.30
SWPA8040S270MT	27±20%	0.101	0.078	9.2	2.15	2.50	2.00	2.20
SWPA8040S330MT	33±20%	0.126	0.097	7.8	2.05	2.40	1.80	2.00
SWPA8040S360MT	36±20%	0.133	0.102	7.8	2.00	2.30	1.75	1.90
SWPA8040S390MT	39±20%	0.139	0.107	7.8	1.95	2.20	1.70	1.90

1.3.5 自谐振频率

SWPA8040S Series

Part Number	Inductance	DC Resistance (±30%)		Self-resonant Frequency	Saturation Current ³		Heat Rating Current ⁴	
	@100kHz,1V	Max.	Typ.	Min.	Max.	Typ.	Max.	Typ.
Units	μH	Ω		MHz	A		A	
Symbol	L	DCR		S.R.F	Isat		Irms	
SWPA8040S150MT	15±20%	0.061	0.047	12	2.95	3.40	2.60	2.80
SWPA8040S180MT	18±20%	0.069	0.053	11	2.70	3.10	2.40	2.60
SWPA8040S220MT	22±20%	0.090	0.069	9.5	2.40	2.70	2.10	2.30
SWPA8040S270MT	27±20%	0.101	0.078	9.2	2.15	2.50	2.00	2.20
SWPA8040S330MT	33±20%	0.126	0.097	7.8	2.05	2.40	1.80	2.00
SWPA8040S360MT	36±20%	0.133	0.102	7.8	2.00	2.30	1.75	1.90
SWPA8040S390MT	39±20%	0.139	0.107	7.8	1.95	2.20	1.70	1.90

电感的自谐振频率是电感与其自电容谐振的最低频率。在谐振频率之下，阻抗处于最大峰值，有效电感为零。下图显示了电感的电路模型。





图 电感电路模型

电感在谐振频率之前具有电感特性（如下图中的蓝色曲线所示），因为频率增加，阻抗增高。在谐振频率下，负容抗（XC）等于正感抗（XL），其值可通过如下公式估算：

$$X_L = X_C \rightarrow j\omega L = \frac{1}{j\omega C}$$

超过谐振频率之后（如下图中的红色曲线所示），电感则显现出阻抗减小的电容特性。超过这一点之后，电感也不会按预期工作。



感量 VS 频率

1.3.6 电感 Q 值

电感的 Q 值是表示电感器质量的参数，Q 是 Quality Factor（质量系数）的简称。线圈会顺利流过直流电流，但会对交流电流产生电阻，这称为感抗，交流频率越高感抗则越大。另外，绕组虽是导体，但有一定的电阻成分（R）。这个电阻成份和对应频率的电感之比（ $R/2\pi fL$ ）称为损耗系数，其倒数便是 Q 值（ $Q=2\pi fL/R$ ）。

f 是流过线圈的电流频率，Q 值会随频率发生变化。

简而言之，Q 值越高，损耗越低，对于高频电感器而言，其具有十分优异的特性。

□线圈的Q值（质量系数）


$$Q = \frac{2\pi f L}{R}$$

表示线圈质量的数据 (Quality Factor)

f: 频率

R: 高频中的电阻成份

□不同基材的电感器的Q-频率特性



Q值因频率和基材材质不同而变化。在数100MHz以上的高频带域，铁氧体基材无法使用，需要用电介质陶瓷电感器。

1.3.7 工作温度范围

这是规定使用电感器时的环境温度容许范围的参数。温度的影响因电路的工作环境而异，因此要设想实际使用环境后选定。

1.4 电感测试哪些项目？

电感出厂前需要做多种可靠性测试的实验，每种实验之后都需要做如下测试，测试指标主要包括电感值、饱和电流值、直流电阻值三部分。如下图所示，取 5 个样品为一组参数，记录其参数，并计算最大值，最小值，平均值，以及最小最大值的差值为评判依据。

Requirements			100KHz/0.25V 15uH ± 20%										
SPEC.	电感			L(2A)			DCR						Result
	15uH ± 20%			≤ 30%			86 ± 30% mΩ						
No.	Before	After	Change	Before	After	降幅	Before	After	Change				PASS/NG
1	14.80	14.90	-0.68%	12.60	12.60	0.00%	95.00	95.00	0.00%				PASS
2	14.90	14.90	0.00%	12.80	12.30	2.34%	95.00	96.00	-1.05%				PASS
3	15.00	15.00	0.00%	12.50	12.50	0.00%	95.00	95.00	0.00%				PASS
4	15.00	15.10	-0.67%	12.70	12.40	2.36%	95.00	95.00	0.00%				PASS
5	14.70	14.80	-0.68%	12.60	12.60	0.00%	95.00	95.00	0.00%				PASS
Max	15.00	15.10	0.00%	12.80	12.60	2.36%	95.00	96.00	0.00%				PASS
Min	14.70	14.80	-0.68%	12.50	12.40	0.00%	95.00	95.00	-1.05%				PASS
X	14.88	14.94	-0.40%	12.64	12.52	0.94%	95.00	95.20	-0.21%				PASS
R	0.30	0.30	0.68%	0.30	0.20	2.36%	0.00	1.00	1.05%				PASS

1.4.1 高湿测试

测试条件：

温度:85℃ ± 2℃，湿度：82-88%RH，时间:96 ± 2 小时

测试要求：

- 1. 产品外观不可有明显损伤；
- 2. 电感值变化不可超过测试前的 ± 10%（需将产品放置在室温下 2 小时后再测试）；
- 3. 特殊规格依客户承认书为标准；

1.4.2 低温测试

测试条件：

温度:-40℃ ± 2℃，湿度：0%RH，时间:96 ± 2 小时

测试要求：

- 1. 产品外观不可有明显损伤；
- 2. 电感值变化不可超过测试前的 ± 10%（需将产品放置在室温下 2 小时后再测试）；
- 3. 特殊规格依客户承认书为标准；

1.4.3 冷热启动

测试条件：

低温:-40℃ ± 2℃，高温：85℃ ± 2℃，循环次数:10 次

每次循环时间:60 分钟(高低温各 30 分钟)

测试要求：

1. 产品外观不可有明显损伤；
2. 电感值变化不可超过测试前的 $\pm 10\%$ （需将产品放置在室温下 2 小时后再测试）；
3. 特殊规格依客户承认书为标准；

1.4.4 高温测试

测试条件：

温度： $85^{\circ}\text{C} \pm 2^{\circ}\text{C}$ ，湿度：20%RH，时间： 96 ± 2 小时

测试要求：

1. 产品外观不可有明显损伤；
2. 电感值变化不可超过测试前的 $\pm 10\%$ （需将产品放置在室温下 2 小时后再测试）；
3. 特殊规格依客户承认书为标准；

1.4.5 老化测试

测试条件：

空气交换率： $8 \sim 20$ 次/1 小时(参考 IEC 标准)，

温度： $85^{\circ}\text{C} \pm 1^{\circ}\text{C}$ ，时间：96 小时

测试要求：

1. 产品外观不可有明显损伤；
2. 电感值变化不可超过测试前的 $\pm 10\%$ （需将产品放置在室温下 2 小时后再测试）；

1.4.6 盐水喷雾测试

测试条件：

盐水温度： $35 \pm 1^{\circ}\text{C}$ ，试验箱内温度： $35 \pm 1^{\circ}\text{C}$

饱和桶温度： $45 \pm 1^{\circ}\text{C}$ ，时间： 24 ± 2 小时

测试要求：

1. 产品外观不可有明显损伤；
2. 电感值变化不可超过测试前的 $\pm 10\%$ （需将产品放置在室温下 2 小时后再测试）；

3. 需满足可焊性试验要求；

参考标准：

高湿测试(High humidity test):GB/T 2423.3-2006

低温测试(Low temperature test):GB/T 2423.1-2008

冷热启动(Thermal shock test):GB/T 2423.22-2012

高温测试(High temperature test):GB/T 2423.2-2008

老化测试(Ageing test):JIS- K7212& IEC-540

盐水喷雾(Brine sprays test):GB/T 2423.17-200


硬件开发笔记

功率电感

目录

一、 功率电感	3
1.1 什么是功率电感器?	3
1.2 buck 电路中的功率电感如何选型?	3
1.2.1 如何确定电感值?	3
1.2.2 直流电阻值 (DCR)	4
1.2.3 直流电阻 (DCR) 的影响	5
1.2.4 额定电流	5
1.2.5 其他考虑项	7
1.3 buck 电路输出纹波电压与电感的关系	7

一、功率电感



1.1 什么是功率电感器？

功率电感器是指用于 DC-DC 转换器等电源电路中的电感器，电感器拥有通过自感应作用积累能量的性能，斩波电路的 DC-DC 转换器等通过配合该电感器与开关器件对电压进行转换（下图 1）。




图 1 DC-DC 转换器 (斩波电路及降压型) 与电感器

1.2 buck 电路中的功率电感如何选择？

功率电感在电源设计中经常用到，如何选择一款合适的功率电感呢？我们选择时主要看感值、直流电阻、饱和电流、温升电流、测试频率、尺寸等几个参数。下面我们就以 buck 降压电路中的电感选型来详细说明下如何根据这几款参数选择一款合适的功率电感。

1.2.1 如何确定电感值？

我们基本可以在每个 buck 芯片规格书中看到关于电感描述的如下公式：

$$L = \frac{V_O \times (V_{IN} - V_O)}{V_{IN} \times f_{SW} \times \gamma \times I_O} = \frac{V_O}{f_{SW} \times \gamma \times I_O} \times \left(1 - \frac{V_O}{V_{IN}}\right) \quad \text{----- (1)}$$

其中

VIN: 输入电压值，一般取输入电压范围的最大值

Vo: 输出电压值

Io: 输出电流值，一般取系统满载电流值

F_{sw}: 电源开关频率

γ 定义为纹波系数, 一般取 0.2~0.5 之间, 一般我们取 0.3。

$$\gamma \equiv \frac{\Delta I_L}{I_O} \quad \text{----- (2)}$$

实例计算讲解:

以某同步整流降压转换器来设计, 其开关频率为 700 kHz, 输入电压为 4.5V 到 18V, 输出电压为 1.05V, 满载电流为 3A。如上所述, 电感值设计需满足在最大输入电压 18V 及满载 3A 的条件。本设计中将 γ 值取 0.35, 将上述数值代入上述公式 (1)

计算出电感值为:

$$L = \frac{1.05 \times (18 - 1.05)}{18 \times 700k \times 0.35 \times 3} = 1.35\mu H$$


取用一常规标称电感值为 1.5 μH 的电感。

1.2.2 直流电阻值(DCR)

直流电阻(DCR)就是电导体本身的阻值, 也就是直流状态下测量出来的电阻, 从理想状态来讲, 电感的直流电阻越小越好。

该值表示当直流信号通过时, 电感器可以提供的电阻值。

下图表示一个实际电感器的等效模型, 这里的电感符号代表电感, 与之串联的电阻是电感的直流电阻。原则上, 电感器为低频直流电流提供非常低的电阻, 并为高频输入提供高电阻。



电感器的 DCR 取决于制造电感器的线圈的电阻。线圈的电阻与构成线圈的导线长度成正比, 线圈的长度也与 Inductor 的电感值成正比。大电感值比低值电感器需要更多的绕组数, 从而增加了铜线长度。因此, 感值较高的电感器直流电阻大, 而感值低的电感器直流电阻小。电感器的 DCR 通常范围从几十毫欧到几个欧姆。

1.2.3 直流电阻(DCR)的影响

如上所述，电感的直流电阻并不大，但是为什么我们在设计电路时要考虑这个小电阻的阻值？

作为电感的直流电阻会散发热量并降低效率，使用以下公式测量效率

$$Q = 2 \pi f (L/R)$$

其中

Q 为电感的品质因数

f 为给定频率

L 是电感器感值

R 是电感器在特定频率下的电阻

在给定频率下，感抗与电阻的比值称为品质因数(Q)。相同条件下，DCR 越低，其 Q 值越高。Q 值越高，效率越高。

在电源设计应用中，DCR 的低值对于降低功耗和小封装尺寸至关重要。具有低 DCR 的电感器将比具有高 DCR 值的电感器具有更低的外形尺寸。电感器 DCR 的主要影响是由线圈电阻引起的功率耗散。功耗可以通过幂律 $P = I^2 \cdot R$ 计算，其中 R 等效于电感器直流电阻，I 是流过它的电流。

1.2.4 额定电流

讲额定电流之前先温习一下电感的两个常用电流值，温升电流(Itemp)、饱和电流(Isat)。额定电流值我们一般取两个电流值中的较小值。


L		Measuring frequency		DC resistance	Rated current*	
(μH)	Tolerance	(kHz)		typ. (Ω)±30%	Isat (A)max.	Itemp (A)typ.
1.0	±30%	100		0.015	8.9	5.1
1.5	±30%	100		0.017	7.4	5.0
2.2	±30%	100		0.022	6.4	4.7
3.3	±30%	100		0.027	5.2	4.2
4.7	±20%	100		0.036	4.4	3.2
6.8	±20%	100		0.046	3.6	2.9
10	±20%	100		0.061	3.1	2.5
15	±20%	100		0.110	2.2	1.9
22	±20%	100		0.125	2.0	1.8
33	±20%	100		0.24	1.5	1.3
47	±20%	100		0.30	1.3	1.0
68	±20%	100		0.41	1.1	0.9
100	±20%	100		0.58	0.8	0.7
150	±20%	100		0.73	0.56	0.61
220	±20%	100		1.05	0.45	0.45

* Rated current: smaller value of either Isat or Itemp.
Isat: When based on the inductance change rate (30% below the initial L value)
Itemp: When based on the temperature increase (temperature increase of 40°C by self heating)

1.2.4.1 饱和电流(Isat)与温升电流(Itemp)对比

饱和电流(Isat)

为了获取高电感，电感器的芯部（磁心）一般会采用铁氧体等磁性体材料。电流通过电感器时，会产生磁性体的磁饱和现象，电感值就会下降。饱和电流 I_{sat} 一般是标注在电感值衰减 30% 时的偏置电流。



温升电流(I_{temp})

这是以元件的发热为指标的额定电流规定，超过该范围使用，会导致元件损坏或组件故障。而温升电流，一般指电感自我升温温度不超过 40℃ 时的电流。

1.2.4.2 额定电流如何计算？

我们还可以从 buck 芯片的规格书获取如下公式，这是流过电感上峰-峰值纹波电流的计算公式：

$$\Delta i_L = \frac{V_O \times (V_{IN} - V_O)}{V_{IN} \times f_{SW} \times L} = \frac{V_O}{f_{SW} \times L} \times \left(1 - \frac{V_O}{V_{IN}}\right) \quad \text{----- (3)}$$

其中

V_{IN} : 输入电压值，一般取输入电压范围的最大值

V_O : 输出电压值

I_O : 输出电流值，一般取系统满载电流值


f_{SW} : 电源开关频率

将上面电感的计算值 1.5 μH 。 代回公式（3）计算出电感上峰-峰值纹波电流， 如下：

$$\Delta i_L = \frac{1.05 \times (18 - 1.05)}{18 \times 700k \times 1.5\mu} = 0.94A$$

又因为流过电感上最大电流值计算公式（芯片规格书中有）：

$$I_{PEAK} = I_{OUT(MAX)} + \frac{\Delta I_L}{2} \quad \text{----- (4)}$$



因此，计算出电感上的最大电流为

$$I_{LPK} = I_o + \frac{1}{2} \Delta i_L = 3 + \frac{0.94}{2} = 3.47A$$

因电感纹波成分小，因此电感电流有效值主要为其直流成分，此有效值即作为选择电感额定电流 IDC 的依据。以 80% 降额设计，电感的需求为：

$$L = 1.5 \mu H @ 100 \text{ kHz}, \quad I_{DC} = 3.77 \text{ A}, \quad I_{SAT} = 4.34 \text{ A}$$

note:

$$I_{DC} = 3 / 0.8 \approx 3.77A$$

$$I_{sat} = 3.47 / 0.8 \approx 4.34A$$

1.2.5 其他考虑项

1.2.5.1 测试频率

测试频率是指测试电感值的一个频率，很多工程师都觉得电感值和频率是没关系的，但实际上不同频率下的电感值还是有差异的，大多数电感的测试频率越高，感值就越高；所以在选择功率电感时也要清楚产品的应用频率和电感的测试频率，如果相差太大，就有可能出现电感实际应用感值和规格感值不同的情形。

1.2.5.2 封装尺寸


如果没有特殊要求，我建议工程师们选择电感尺寸时，尽量选择电感高度是长度 1/2 的电感，这类尺寸电感结构和工艺都是最成熟。

1.3 buck 电路输出纹波电压与电感的关系

既然写电感，跟电感有关的就在这里提一下，我在一份 buck 芯片规格书资料中看到了关于纹波电压组成的解释，个人觉得描述的不错，分享给大家

The output capacitor is used to keep the DC output voltage and supply the load transient current. When operating in constant current mode, the output ripple is determined by four components:

$$V_{\text{RIPPLE}}(t) = V_{\text{RIPPLE}(C)}(t) + V_{\text{RIPPLE}(ESR)}(t) + V_{\text{RIPPLE}(ESL)}(t) + V_{\text{NOISE}}(t)$$



硬件开发笔记

共模电感



目录


一、共模电感	3
1.1. 共模电感原理	3
1.2 共模电感的选型要点	4
1.3 共模电感的应用	5
1.3.1 AC110-220V 输入 EMC 参考电路	5
1.3.2 AC24V 输入 EMC 参考电路	5
1.3.3 DC12V 输入 EMC 参考电路	5
1.3.4 CAN 接口 EMC 参考电路	6
1.3.5 485 接口 EMC 参考电路	6

一、共模电感

共模电感(Common mode Choke),也叫共模扼流圈,常用于电脑的开关电源中过滤共模的电磁干扰信号。在板卡设计中,共模电感也是起 EMI 滤波的作用,用于抑制高速信号线产生的电磁波向外辐射发射。



1. 1. 共模电感原理



当差模电流流过共模电感线圈时,产生两个相互抵消的磁场;

当共模电流流过共模线圈时,产生两个相互增强的磁场,使整个线圈阻抗变高,衰减共模电流。

共模电感就是由一组数量相同但绕制方向相反的线圈组成,如下图 1 所示:




图 1 共模电流

共模电流流过时磁环中的磁通相互叠加，从而具有相当大的电感量，对共模电流起到抑制作用。

流过差模电流时，磁环中的磁通相互抵消，几乎没有电感量，所以差模电流可以无衰减地通过。这就是共模电感的基本原理。如下图所示





图 2 差模电流

1.2 共模电感的选型要点

※ 直流阻抗要低，不能对电压或有用信号产生较大影响；

※ 用于电源线的话，要考虑额定电压和电流，满足工作要求；

※ 通过测试确定共模干扰的频段，选择所需滤波的频段，共模阻抗越大越好，因此在选择共模电感时需要看器件资料，主要根据阻抗频率曲线选择；




※ 差模阻抗要小，不能对差分信号的质量产生较大影响；

※ 考虑封装尺寸，共模电感有插件也有贴片，也有一体成形，要根据实际电路选择，插件的安


装不了就只能是贴片的，做兼容性设计。

1.3 共模电感的应用


1.3.1 AC110-220V 输入 EMC 参考电路




1.3.2 AC24V 输入 EMC 参考电路




1.3.3 DC12V 输入 EMC 参考电路



1.3.4 CAN 接口 EMC 参考电路



1.3.5 485 接口 EMC 参考电路



硬件开发笔记

保险丝



目录

1.1 保险丝	错误！未定义书签。
1.1.1 分类	错误！未定义书签。
1.1.2 PPTC 工作原理	错误！未定义书签。
1.1.2 PPTC 关键参数	错误！未定义书签。
1.1.2.1 保持电流(IH)	错误！未定义书签。
1.1.2.2 触发电流(IT)	错误！未定义书签。
1.1.2.3 额定电压	错误！未定义书签。
1.1.2.4 最大电流	错误！未定义书签。
1.1.2.5 最大动作时间(Trip)	错误！未定义书签。
1.1.2.6 静态电阻(R)	错误！未定义书签。
1.1.3 应用及选型	错误！未定义书签。
1.1.3.1 典型应用	错误！未定义书签。
1.1.3.2 注意项-IH	错误！未定义书签。
1.1.3.3 注意项-Vmax	错误！未定义书签。
1.1.3.4 注意项-降额使用	错误！未定义书签。
1.1.4 PPTC 特性测试	错误！未定义书签。
1.1.4.1 静态电阻 R 测试实验	错误！未定义书签。
1.1.4.2 Vmax 与 Imax 测试实验	错误！未定义书签。
1.1.4.3 实际使用测试实验	错误！未定义书签。
1.1.5 常见器件厂商	错误！未定义书签。
1.1.6 常见问题	错误！未定义书签。

一、一篇文章认识下压敏电阻

1 定义

压敏电阻”是一种具有非线性伏安特性的电阻器件(无极性)，主要用于在电路承受过压时进行电压钳位，吸收多余的电流以保护敏感器件。英文名称叫“Voltage Dependent Resistor”简称为“VDR”，或者叫做“Varistor”。

2 工作原理

压敏电阻是一种限压型保护器件。利用压敏电阻的非线性特征，当过电压出现在非线性压敏电阻两端时，压敏电阻可以将电压钳位在一个相对固定的电压值，从而实现对后级电路的保护。具体实现过程理解：当加在压敏电阻两端的电压低于其阈值电压时，流过它的电流极小，它相当于一个阻值无穷大的电阻。也就是说当加在它上面的电压低于其阈值时，它相当于一个断开的开关。当加在压敏电阻两端的电压高于其阈值电压时，流过它的电流激增，它相当于一个阻值无穷小的电阻。也就是说当加在它上面的电压高于其阈值时，它相当于一个闭合的开关。

3 主要作用

压敏电阻主要应用于雷击、浪涌等的瞬态过电压保护。


4 失效模式

压敏电阻会在所加电压过大时短路。压敏电阻承受高压出现雪崩击穿后会使压敏电阻充当分流器，基于这一特性，可防止在未检测到保护电路故障时，可能导致的负载损坏。使用压敏电阻时，请务必选择对重复浪涌具有重复耐久性的压敏电阻。

5 如何测试其好坏

使用耐压测试仪，测试出不超过标称值的 $\pm 10\%$ 即可。

压敏电阻实物图及常见的原理图符号



左侧压敏电阻实物是我们经常可以看到的（常见蓝色和黄色），我们要理解上面对我们有用的信息，如上左图，10D471K，10D 是压敏电阻尺寸的一种表示方法，表示圆形外径时 10mm；471 代表压敏电阻电压值的表示，471 表示 $47 \times 10^1 = 470V$ ，K 代表误差。

代码	J	K	L	M
误差	±5%	±10%	±15%	±20%

常见的误差代码

压敏电阻的电阻体材料也是半导体，因此压敏电阻也是一半导体电阻器的一个品种。

6 基本参数

Device Ratings and Characteristics														
Part No.	Device Marking	Maximum Allowable Voltage		Varistor Voltage (@1mA)			Clamping Voltage @ Test Current (@8/20µs)		Maximum Energy (@10/1000µs)	Maximum Peak Current (@8/20µs)	Rated Power	Typical Capacitance (@1KHz)	UL 1449 4th Jn @8/20µs	Related Standards Symbol
		ACrms(V)	DC(V)	Var(Vdc)	Min.	Max.	Vcr(V)	Ip(A)	(J)	(A)	(W)	(pF)	(KA)	
CNR-05D180K	05D180K	11	14	18	16	20	40	1	0.4	100	0.01	1600	0.1	○
CNR-05D220K	05D220K	14	18	22	20	24	48	1	0.5	100	0.01	1500		○
CNR-05D270K	05D270K	17	22	27	24	30	60	1	0.6	100	0.01	1450		○
CNR-05D330K	05D330K	20	26	33	30	36	73	1	0.8	100	0.01	1400		○
CNR-05D390K	05D390K	25	31	39	35	43	86	1	0.9	100	0.01	700		○
CNR-05D470K	05D470K	30	38	47	42	52	104	1	1.1	100	0.01	650		○
CNR-05D560K	05D560K	35	45	56	50	62	123	1	1.3	100	0.01	600		○
CNR-05D680K	05D680K	40	56	68	61	75	150	1	1.6	100	0.01	580		○

以上图 05D180K 型号参数为例说明

※ Maximum Allowable Voltage(最大连续工作电压):

需要略低于压敏电压值，不然最大连续电压在压敏电压值附近会影响压敏电阻的使用寿命。

※ Varistor Voltage(@1mA DC) (压敏电压):

指通过规定持续时间的脉冲电流(一般为 1mA 持续时间一般小于 400mS)时压敏电阻器两端的电压值即在 1mA 的时候施加直流电压，当超过 18V 时，电压钳位在 18V。

※ Clamping Voltage@Test Current(@8/20µs) (最大限制电压):

在压敏能承受的最大脉冲峰值电流 Ip 及规定波形下压敏电阻两端电压峰值，即当超过 40V 施加 1A 电流，该压敏电阻是会被损坏的。

※ Maximum Energy(@10/1000µs) (最大能量):

压敏电阻所吸收的能量通常按下式计算 $W=kIVT(J)$

其中 I---流过压敏电阻的峰值电流

V---在电流 I 流过压敏电阻时压敏电阻两端的电压

T---电流持续时间

k---电流 I 的波形系数

注：2ms 的方波 k=1
8/20us 波 k=1.4
10/1000us 波 k=1.4

※ Maximum Peak Current (@8/20μs) (最大峰值电流)：

以特定的脉冲电流 (8/20us 波形) 冲击压敏电阻器一次或两次 (每次间隔 5 分钟)， 使的压敏电压变化仍在 10% 以内的最大冲击电流。

※ Rated Power (额定功率)：

指压敏电阻能够承受规定波形的冲击电流冲击一次的最大能量，并且冲击后压敏电压变化率不大于 10%。


※ Typical Capacitance (@1KHz)：

压敏电阻的结电容一般为几百到几千皮法 (pF)，因为其结电容较大会增加漏电流，在设计防护电路时需要充分考虑。很多情况下，不宜直接应用在高频信号线路的保护中。

电容大小会影响信号响应时间。压敏电阻的响应时间为纳秒级，用于电力电子装置的过电压保护，其响应速度可以满足要求。

注：8/20us、10/1000us 示意图

Surge Wave Form




IEC61000-4-5 Standards

SEVERITY LEVEL	t1 (=1.67t1)	t2
1	10μs	1000μs
2	8μs	20μs

8/20μs waveform current

7 典型应用电路



硬件开发笔记

运放

修改记录


版本号	修改日期	修改人	修改内容
V1.0	2022-10-19	Brain	创建文档

目录

1、概述.....	4
1.1 分类.....	4
1.2 虚短.....	5
1.3 虚断.....	5
2、运放参数详解.....	6
2.1 极限参数.....	6
2.2 关键参数.....	7
2.2.1 输入偏置电流 (I_b).....	7
2.2.2 输入失调电流 (I_{os}).....	7
2.2.3 输入失调电压 (V_{os}).....	8
2.2.4 输入失调电压漂移 ($\Delta V_{os}/\Delta T$).....	8
2.2.5 输入失调电压长期漂移.....	9
2.2.6 失调电压计算举例.....	9
2.2.7 电源抑制比 (PSRR).....	9
2.2.8 共模抑制比 (CMRR).....	11
2.2.9 共模输入电压 (V_{cm}).....	12
2.2.10 轨到轨 (Rail to Rail).....	12
2.2.11 开环增益 (A_{ol}).....	13
2.2.12 增益带宽积 (GBW).....	13
2.2.13 单位增益带宽.....	13
2.2.14 转换速度 (SR).....	13
3、放大电路.....	14
3.1 同相放大电路.....	14
3.2 同相求和放大电路.....	15
3.3 反相放大电路.....	16
3.4 反相求和放大电路.....	16
3.5 差分放大电路.....	17
3.6 仪表放大器电路.....	18
4、比较器电路.....	19
4.1 过零比较器.....	19
4.2 电压比较器.....	20
4.3 窗口比较器.....	21
4.4 滞回比较器.....	22
4.4.1 案例计算 1-反向输入.....	23
4.4.2 案例计算 2-反向输入.....	25
4.4.3 案例计算 3-同相输入.....	26
5、运放构成的滤波电路.....	27
5.1 无源低通滤波器.....	28
5.2 无源高通滤波器.....	28
5.3 有源低通滤波器.....	28
5.3.1 一阶有源低通原理分析.....	28
5.3.2 一阶有源低通实例计算.....	30
5.3.3 二阶有源低通电路.....	32

5.4 有源高通滤波器	32
5.4.1 一阶有源高通原理分析	33
5.4.2 一阶有源高通实例计算	34
5.4.3 二阶有源低通电路	34
5.4.4 Sally-key 架构有源滤波器电路	35
5.4.5 MFB 架构架构有源滤波器电路	36

运算放大器通常有三个端子：两个高阻抗输入端子和一个低阻抗输出端子。反相输入用负号（-）表示，同相输入用正号（+）表示。运算放大器的作用是放大输入之间的电压差，这对于信号链、电源和控制应用等各种模拟功能非常有用。



运算放大器通常具有高输入阻抗（图中的“ Z_{IN} ”）。输入阻抗在正负输入端子之间测得，理想情况下，输入阻抗无穷大。


理想情况下，运算放大器的输出阻抗为零（图中的“ Z_{OUT} ”）。但实际上输出阻抗通常具有较小的值，这决定了它的电流驱动和电压缓冲能力。

1、概述

虚短与虚断是理想运算放大器工作在线性区时可以得出两条重要的结论。我们所有的分析都以此为理论基础。运用“虚短”、“虚断”这两个概念，在分析运放线性应用电路时，可以简化应用电路的分析过程。运算放大器构成的运算电路均要求输入与输出之间满足一定的函数关系，因此均可应用这两条结论。如果运放不在线性区工作，也就没有“虚短”、“虚断”的特性。如果测量运放两输入端的电位，达到几毫伏以上，往往该运放不在线性区工作，或者已经损坏。


1.1 分类

如下图所示，运算放大器按照不同的标准可分为如下种类。



1.2 虚短


因为理想运放的电压放大倍数很大，而运放工作在线性区，是一个线性放大电路，输出电压不超出线性范围（即有限值），所以，运算放大器同相输入端与反相输入端的电位十分接近相等。在运放供电电压为 $\pm 15\text{V}$ 时，输出的最大值一般在 $10\sim 13\text{V}$ 。所以运放两输入端的电压差，在 1mV 以下，近似两输入端短路。这一特性称为虚短，显然这不是真正的短路，只是分析电路时在允许误差范围之内的合理近似。



运算放大器的电路模型

1.3 虚断

由于运放的输入电阻一般都在几百千欧以上，流入运放同相输入端和反相输入端中的电流十分微小，比外电路中的电流小几个数量级，流入运放的电流往往可以忽略，这相当运放的输入端开路，这一特性称为虚断。显然，运放的输入端不能真正开路。



运放的简化电路模型

注意，理想情况下

$$r_i \approx \infty$$

$$r_o \approx 0$$

$$A_{vo} \rightarrow \infty$$

$$v_o = A_{vo}(v_p - v_n)$$

2、运放参数详解

集成运放的参数较多，其中主要参数分为直流指标和交流指标，外加所有芯片都有极限参数。本文以 TI 的 TLV333 运放为例，分别对各指标作简单解释。

学习时可参考：[运放参数详解-TI](#)

2.1 极限参数

运放的主要极限参数有供电电压范围、输入电压范围、工作温度、存储温度等。从下图可以看出该运放的最大工作电压是 7V，因此我们在给该款运放供电时严格限制电压在要求最大电压以下，否则会损坏器件。另外我们从表中也可以看出信号输入引脚范围是 (V-) - 0.3 到 (V+) + 0.3 范围，可见这颗芯片是一颗输入轨到轨的运放。



绝对最大额定值

在自然通风温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
电源电压	$V_S = (V+) - (V-)$		7	V
信号输入引脚 ⁽²⁾	电压	$(V-) - 0.3$	$(V+) + 0.3$	V
	电流	-10	10	mA
输出短路 ⁽³⁾		连续		
温度	工作温度	-40	150	°C
	结温		150	
	贮存温度, T_{stg}	-65	150	

(1) 超出绝对最大额定值下所列值的应力可能会对器件造成永久损坏。这些仅为在应力额定值下的工作情况，对于额定值下的器件的功能性操作以及在超出推荐的操作条件下的任何其它操作，在此并未说明。在绝对最大额定值条件下长时间运行会影响器件可靠性。

(2) 输入引脚被二极管钳制至电源轨。对于摆幅超过电源轨 0.3V 的输入信号，必须将其电流限定为不超过 10mA 或者更低。

(3) 对地短路，每个封装对应一个放大器。

2.2 关键参数


运放主要直流指标有输入偏置电流 I_b 、输入失调电流 I_{os} 、输入失调电压 V_{os} 、输入失调电压的温度漂移（简称输入失调电压温漂） $\Delta V_{os} / \Delta T$ 、电源电压抑制比 PSRR、共模抑制比 CMRR、共模输入电压 V_{cm} 、轨到轨、开环增益 (A_{ol})、增益带宽积 (GBW)、单位增益带宽、输入阻抗 R_{in} 。

2.2.1 输入偏置电流 (I_b)

定义：当运放输出直流电压为零时，运放两个输入端流进或者流出直流电流的平均值。

输入偏置电流 I_b 是由于运放两个输入极都有漏电流（我们暂且称之为漏电流）的存在。我们可以理解为，理想运放的各个输入端都串联进了一个电流源，这两个电流源的电流值一般为不相同。也就是说，实际的运放，会有电流流入或流出运放的输入端的（与理想运放的虚断不太一样）。那么输入偏置电流就定义这两个电流的平均值，这个很好理解。输入失调电流呢，就定义为两个电流的差。

如下图所示，输入偏置电流 $I_b = 1/2 * [(I_{b+}) + (I_{b-})] = 5pA$



2.2.2 输入失调电流 (I_{os})


定义：当运放输出直流电压为零时，运放两个输入端流进或者流出直流电流的差值。

如上图所示，输入失调电流 $I_{os} = [I_{b+} - I_{b-}] = 4pA$


2.2.3 输入失调电压 (Vos)

定义：输入失调电压定义为集成运放输出端电压为零时，两个输入端之间所加的补偿电压。输入失调电压实际上反映了运放内部的电路对称性，对称性越好，输入失调电压越小。

运放的输入失调电压来源于运放差分输入级两个管子的不匹配，，如下图所示：因为受工艺水平的限制，这个不匹配是不可避免，所以为了使运放的输出电压等于 0，必需在运放两个输入端加一个小的电压以达到平衡，而这个需要加的小电压即为输入失调电压 Vos。



在运放的应用中，不可避免的会碰到运放的输入失调电压 Vos 问题，尤其对直流信号进行放大时，由于输入失调电压 Vos 的存在，放大电路的输出端总会叠加我们不期望的误差。理想情况下，当运放两个输入端的输入电压相同时，运放的输出电压应为 0V，但实际情况确是，即使两输入端的电压相同，放大电路也会有一个小的电压输出。如下图，这就是由运放的输入失调电压引起的。




2.2.4 输入失调电压漂移 (Δ Vos/ Δ T)

下表就是在 OPA333 datasheet 上截取下来的参数。它温漂最大值为 0.02μV/℃ (-40℃ to 125℃)，属于温漂比较小的了。

失调电压				
Vos	输入失调电压 ⁽¹⁾	V _S = 5V	2	15
dVos/dT	Vos 温漂	T _A = -40℃ 至 +125℃	0.02	μV/°C

一大批运放的 V_{os} 是符合正态分布的，因此 datasheet 一般还会给出 offset 分布的直方图。



当温度变化时，输入失调电压温漂的定义为：

$$\frac{\Delta V_{os}}{\Delta T} = \frac{V_{os}(T_1) - V_{os}(25^\circ\text{C})}{T_1 - 25^\circ\text{C}}$$

2.2.5 输入失调电压长期漂移

运放输入失调电压的长期漂移，一般会给出类似 $\mu\text{V}/1000\text{hours}$ 或 $\mu\text{V}/\text{month}$ 等。有些 datasheet 会给出这一参数。

2.2.6 失调电压计算举例


当某一电子产品工作在 -20°C ~ 85°C 时，由于输入失调电压长期温漂产生的失调电压为： $\Delta V_{os_temp} = \Delta T \cdot dV_{os}/dT = 0.02 \cdot [85 - (-20)] = 2.1\mu\text{V}$

则由于失调电压产生的 $V_{os} = 2.1\mu\text{V} + 15\mu\text{V}$ ，假设一产品在 -20 到 85°C 的温度环境下，那么当信号需要放大 1000 倍，则最坏情况下系统将产生 15mV 的误差，这对精密信号测量是不可接受的。因此小信号应用场景，我们要尤其注意失调电压及其长期温漂带来的影响。

2.2.7 电源抑制比 (PSRR)

电源抑制比的定义是电源电压变化对输出的电压相应变化的比例。因为这个比值一般较大，为方便使用，常以分贝 (dB) 作为单位，理想的设备其 PSRR 是无限大。PSRR 会随频率而改变，规格书一般会以图表展示不同频率下的 PSRR，较简单的方式会只标示某特定频率下的

PSRR 作参考用。



PSRR 的单位一般是 dB，公式为：

$$\text{PSRR[dB]} = 20 \log_{10} \left(\frac{\Delta V_{\text{supply}}}{\Delta V_{\text{out}}} \right) \text{dB}$$

比如有些运放芯片手册中会标记 PSRR 的值如下图所示，其最小值为 120dB，典型值是 140dB。

Power Supply Rejection Ratio	$V_S = \pm 2.375\text{V to } \pm 8\text{V}$, LTC1050M/C LTC1050H	●	120 140	120 140	dB
		●	110		dB

当然也有些运放不直接标记 dB 值，而是写成如下图所示的形式。如 TLV333 的 PSRR 典型值是 1uV/V，这个单位可以与 dB 值互换，根据上面的公式，带入 $\Delta V_{\text{supply}}=1\text{V}$ ， $\Delta V_{\text{out}}=1\mu\text{V}$ ，我们来计算一下：

$$\text{PSRR} = 20 \times 6 = 120\text{dB}$$

PSRR	电源抑制比	$V_S = 1.8\text{V 至 } 5.5\text{V}$	1	8	$\mu\text{V/V}$
	长期稳定性 ⁽²⁾		1 ⁽²⁾		μV
	通道分离，直流		0.1		$\mu\text{V/V}$

我们需要注意：对于电源电压抑制比低的运放，运放的电源需要作认真细致的处理，否则电源的纹波会引入到输出端。当然，共模抑制比高的运放，能够补偿一部分电源电压抑制比，另外在使用双电源供电时，正负电源的电源电压抑制比可能不相同。

另外：

在放大器的情况下，由于整个线路有闭环增益（ A_v ），电源的波动（ ΔV_{supply} ）会被放大而得出（ ΔV_{out} ），放大器本身的 PSRR 会是：

$$\text{PSRR[dB]} = 20 \log_{10} \left(\frac{\Delta V_{\text{supply}}}{\Delta V_{\text{out}}} \cdot A_v \right) \text{dB}$$

例如一个放大器 PSRR = 100dB，应用在一个闭环增益 = 40dB 的线路时，整体线路的 PSRR 就是：

$$100 \text{ dB} - 40 \text{ dB} = 60 \text{ dB}.$$

如此，即当电源输出电压为 1V 时，其输出的波动就是：

$$1\text{ V} \cdot 10^{\frac{-60}{20}} = .001\text{ V} = 1\text{ mV}$$

2.2.8 共模抑制比(CMRR)

共模抑制比定义为开环状态下放大电路对差模信号的电压增益与对共模信号的电压增益之比的绝对值。

$$K = \frac{A_d}{A_{cm}}$$


K：共模抑制比

A_d ：差模增益

A_{cm} ：共模增益

共模抑制比是一个极为重要的指标，它能够抑制差模输入中的共模干扰信号。因为我们要抑制零漂所以共模电压增益越小越好，而差模电压增益越大越好，所以希望 CMRR 越大越好，CMRR 越大，放大电路的性能越优良。

由于共模抑制比很大，大多数运放的共模抑制比一般在数万倍或更多，用数值直接表示不方便比较，所以一般采用分贝方式记录和比较。CMRR 会随频率而改变，规格书一般会以图表展示不同频率下的 CMRR，较简单的方式会只标示某特定频率下的 CMRR 作参考用。




共模抑制比的书本上的描述是：理想运放应该只对差模信号有放大效果，而对共模信号的增益为 0。但是实际上尽管在设计上采取了很多措施，运放通常也达到了对共模信号只有非常微小的增益，但总不可能做到对共模信号增益真的为 0，因此就有一个指标来表述它对共模信号的增益，这就是共模抑制比。共模抑制比就是运放对差模信号的增益（开环增益）与对共模信号的增益（开环增益）之比。

但是这些描述并没有太大实际意义，下面这句话才是有实际意义的：

共模输入电压影响输入差分对的偏置点。由于输入电路中固有的不匹配，改变偏置点会改变输入失调电压（VOS），从而改变输出电压。换句话说，当您更改共模电压时，您将看到输入失调电压的变化。CMRR 告诉您这种变化会有多大。


下图的测试电路是一个差分电路，把 V+、V- 两端接在一起，通过测试不同共模电压下的输入失调电压 Vos，再用 Vos 的变化比上共模电压 Vcm 的变化计算出 CMRR。

DC CMRR Test



2.2.9 共模输入电压 (Vcm)

共模电压。对于非反相配置的放大器，输入信号是共模信号。反相配置始终具有与输入信号无关的固定共模电压。放大器共模电压范围取决于设计，且用户需要确保其处于指定的工作范围内。




显示反相和同相运放配置的共模电压

2.2.10 轨到轨 (Rail to Rail)

轨到轨即 Rail to Rail，指器件的输入输出电压范围可以达到电源电压。但是不是所有的 Rail to Rail 运放输入和输出都接近电源，有的只是输入有的只是输出，当然也有的输入输出都是 Rail to Rail 的，该类运放的最大特点就是可以扩展信号的电压范围，但一般输出电流较小，在大电流的情况下并不能保证 Rail to Rail，所以现在分析的这款运放是轨到轨输出，输入并没有轨到轨。

输入电压和输出电压可在电源的V₊到V₋ (GND)之间工作。

轨至轨输入输出（满摆幅输入输出）



2.2.11 开环增益(Ao1)

在开环状况下，运算放大器的放大倍数称为开环增益，记作 A_{o1}，有的 datasheet 上写成：Large Signal Voltage Gain，如下图所示。A_{o1} 的理想值为无限大，一般约为数千倍至数万倍，其表示法有使用 dB 及 V/mV 等。

开环增益				
A _{OL}	开环电压增益	(V ₋) + 0.1V < V _O < (V ₊) - 0.1V	102 130	dB

Large-Signal Voltage Gain	R _L = 10k, V _{OUT} = ±4V	●	120 160	120 160	dB
---------------------------	--	---	--------------	--------------	----

2.2.12 增益带宽积(GBW)

是放大器带宽和带宽增益的乘积。这项参数主要是针对运算放大器，它可以让电路设计人员通过指定的器件频率（或频带）来确定其最大增益，反过来也同样适用。

频率响应				
GBW	增益带宽积	C _L = 100pF	350	kHz

2.2.13 单位增益带宽

运放的闭环增益为 1 倍条件下，将一个恒幅正弦小信号输入到运放的输入端，从运放的输出端测得闭环电压增益下降 3db（或是相当于运放输入信号的 0.707）所对应的信号频率。这项参数用于小信号处理的运放选型。

一般运放的都是用增益带宽积 GBW 来表征其处理交流信号的能力，是一个常数。单位增益带宽是指在运放电路闭环增益为 0db 时的带宽。

2.2.14 转换速度(SR)

定义：也称为压摆率，将一个大信号（包括阶跃信号）输入至运放输入端，运算放大器输出电压的上升速率，表示闭环下输出电压变化的最大速率，单位有通常有 V/s, V/ms 和 V/μs。

压摆率的数学定义：SR=2*Pi*f*V_{pk}


式中： f 为最大频率，一般认为是带宽； V_{pk} 是放大输出信号的最大峰峰值。

影响结果：评价运放对信号变化速度的适应能力，是衡量运放在大幅度信号作用时工作速度的参数。当输入信号变化斜率的绝对值小于 SR 时，输出电压才按线性规律变化。当输出信号频率比该指标大时，运放就不能支持了，波形会出现明显失真（如正弦波变为三角波）。

3、放大电路


放大电路应用了负反馈技术。负反馈放大电路是一种将输出信号按比例反馈回输入信号，从而达到控制的电路。通过引入负反馈，放大器的性能，例如增益的稳定性、线性、频率响应、阶跃响应等，可以得到改善。此外，制造过程以及使用环境所造成的器件参数偏差对放大器性能的影响，可以通过引入负反馈缓解。由于以上优点，负反馈放大器在许多放大电路以及控制系统中有着广泛的应用。

一个负反馈放大器具有负反馈模式的三个基本元素，如下图：一个开环增益为 A_{OL} 的放大器、一个系数为 $\beta < 1$ 的负反馈网络以及一个加减运算电路。



理想的负反馈模式

3.1 同相放大电路




同相放大电路

如上图所示电路是同相放大电路。在同相放大器电路中，输入信号是加在正相输入端，且输

入波形和输出波形的相位是相同的。我们来看一下这个电路的工作过程。首先，通过虚短可知，同相输入端（+）和反相输入端（-）的电压都是 V_{in} ，即点 A 电压为 V_{in} 。根据欧姆定律， $V_{in}=R_1 \times I_1$ 。另外根据虚断可知，运算放大器的两个输入端上基本没有电流，所以 $I_1=I_2$ 。而 V_{out} 为 R_1 与 R_2 电压的和，即 $V_{out}=R_2 \times I_2 + R_1 \times I_1$ 。整理以上公式可得到增益 $G=V_{out}/V_{in}=(1+R_2/R_1)$ ，所以 $V_{out}=(1+R_2/R_1) \times V_{in}$ 。


注意：当 R_2/R_1 趋近于 0 (R_2 趋近于 0, R_1 趋近于无穷大)，同相放大电路变为电压跟随器。最基本的运算放大器电路是电压跟随器。这种电路通常不需要外部组件，它提供高输入阻抗和低输出阻抗，因此是很有用的缓冲器。其输入和输出电压相等，输入变化会产生等效的输出电压变化。

$$V_{out}=V_{in}$$



3.2 同相求和放大电路

顾名思义，同相求和放大器基于同相运算放大器电路的配置，其中输入（交流或直流）施加到同相（+）端子，而所需的负反馈如图所示，通过将输出信号（ V_{OUT} ）的一部分反馈到反相（-）端子，可以实现反馈和增益。



其中： $R_1 // R_2 // R_3 // R_4 = R // R_f$

反相求和放大器的输出电压公式：

$$u_o = -\frac{R_f}{R_1}u_{i1} - \frac{R_f}{R_2}u_{i2} - \frac{R_f}{R_3}u_{i3}$$

3.3 反相放大电路

如下图所示，在反相放大器电路中，输入信号是加在反相输入端，且输入信号与输出信号相位相反。

我们来看一下这个反相放大器电路的工作过程。运算放大器具有以下特点，当输出端不加电源电压时，正相输入端（+）和反相输入端（-）被认为施加了相同的电压，也就是说可以认为是虚短路。所以，当正相输入端（+）为 0V 时，A 点的电压也为 0V。根据欧姆定律，可以得出经过 R1 的 $I_1 = V_{in}/R_1$ 。




图 2：反相放大器电路


另外，运算放大器的输入阻抗极高，反相输入端（-）中基本上没有电流。因此，当 I_1 经由 A 点流向 R2 时， I_1 和 I_2 电流基本相等。由以上条件，对 R2 使用欧姆定律，则得出 $V_{out} = -I_1 \times R_2$ 。 I_1 为负是因为 I_2 从电压为 0V 的点 A 流出。

那么我们通过这个放大器电路中输入与输出的关系来计算一下增益。增益是 V_{out} 和 V_{in} 的比，即 $V_{out}/V_{in} = (-I_1 \times R_2) / (I_1 \times R_1) = -R_2/R_1$ 。所得增益为 - 表示波形反相。

在这个算公式中需要特别注意的地方是，增益仅由 R1 和 R2 电阻比决定。也就是说。我们可以通过改变电阻容易地改变增益。在具有高增益的运算放大器上应用负反馈，通过调整电阻值，就可以得到期望的增益电路。

3.4 反相求和放大电路

顾名思义，反相求和放大器基于反相运算放大器电路的配置，其中输入（交流或直流）施加到反相（-）端子，而所需的负如图示，通过将输出信号（ V_{OUT} ）的一部分反馈到反相（-）端子，可以实现反馈和增益。



其中： $R_4 = R_1 // R_2 // R_3 // R_f$

反相求和放大器的输出电压公式：


$$u_O = -\frac{R_f}{R_1}u_{11} - \frac{R_f}{R_2}u_{12} - \frac{R_f}{R_3}u_{13}$$

3.5 差分放大电路

在一般的放大电路设计中，我们习惯使用“反相”或“同相”输入端放大单个输入信号，而另一个输入端接地。当然，我们也可以同时将信号连接到这两个输入，从而产生另一种常见的运算放大器电路，称为差分放大器。

基本上，由于其输入配置，所有运算放大器都是“差分放大器”。但是，通过将一个电压信号连接到一个输入端子上并将另一电压信号连接到另一个输入端子上，所得输出电压将与 V_1 和 V_2 的两个输入电压信号之间的“差”成比例。

然后，差分放大器放大两个电压之间的差，从而使这种类型的运算放大器电路成为减法器，而不像求和放大器那样将输入电压相加或求和。这种运算放大器电路通常称为差分放大器配置，如下所示：




当电阻 $R_1=R_2$ 、 $R_3=R_4$ 时，上述差分放大器的传递函数可以简化为以下表达式：

$$V_{OUT} = \frac{R_3}{R_1} (V_2 - V_1)$$

[差分放大器传递函数推导详情](#)

3.6 仪表放大器电路

仪表放大器可以看成是特殊的差分放大器，其具有高输入阻抗和单端输出。仪表放大器主要用于放大类似热电偶或电流检测设备的非常小的差分信号。



仪表放大器框图

如上图所示，两个同相放大器构成差分输入级，用作缓冲放大器，差分输入信号的增益为 $(1+2R_2/R_1)$ ，共模输入信号的增益为单位增益。由于放大器 A1 和 A2 是闭环负反馈放大器，所以遵循虚短原则， V_a 处的电压等于输入电压 V_1 。同样， V_b 的电压等于 V_2 的电压。

由于运算放大器在其输入端子（虚拟地）上没有电流，因此相同的电流必须流经连接在运算放大器输出两端的 R_2 ， R_1 和 R_2 的三个电阻网络。这意味着， R_1 上端的电压将等于 V_1 ， R_1 下端的电压将等于 V_2 。

这会在电阻 R_1 两端产生一个电压降，该电压降等于输入 V_1 和 V_2 之间的电压差（差分输入电压），因为每个放大器的求和点 V_a 和 V_b 的电压等于施加到其正输入的电压。

但是，如果将共模电压施加到放大器输入，则 R_1 两侧的电压将相等，并且没有电流流过该电阻器。由于没有电流流过 R_1 （因此也没有流过两个 R_2 电阻，所以放大器 A1 和 A2 将作为单位增益跟随器（缓冲器）工作。由于放大器 A1 和 A2 输出上的输入电压在三个电阻器网络上出现差异通过改变 R_1 的值可以改变电路的差分增益。


差分运算放大器 A3 充当减法器的输出电压，仅是其两个输入之间的电压差（ $V_2 - V_1$ ），并

且被 A3 的增益放大，该增益可能为 1，单位为零（假设 R3 = R4）。然后，对于仪表放大器电路的总电压增益，我们有一个通用表达式：

仪表放大器公式

$$V_{OUT} = (V_2 - V_1) \left[1 + \frac{2R_2}{R_1} \right] \left(\frac{R_4}{R_3} \right)$$


4、比较器电路




理论上一个开环组态（无负反馈）的运放可以发挥低端比较器的作用。当正相输入端（V+）的电压高于反相输入端（V-）时，由于运放较高的开环增益，在输出端输出一个正向饱和电压+Usat。当反相输入端（V-）的电压高于正相输入端（V+）时，在输出端输出一个反向饱和电压-Usat。

4.1 过零比较器


过零比较器，在理想情况下，输出会在输入电压经过零点时从低转换到高或从高转换到低。其电路框图和电压传输特性如下所示：



过零比较器




限幅过零比较器电路 1



限幅过零比较器电路 2

4.2 电压比较器


将过零比较器的一个输入端从接地改接到一个固定电压值上，就得到电压比较器。



电压比较器

4.3 窗口比较器

普通比较器所显示的是当输入电压超过某个限定值或阈值时的状态。窗口比较器（也称双端限幅比较器）检测的是处于两个限定值之间的输入电压，这个中间的区域称为窗口。为了实现这个窗口，需要使用两个具有不同阈值电压的比较器。下面以实际案例来说明。



设计目标

输入		输出		电源		
Vimin	Vimax	Vomin	Vomax	Vcc	Vee	Vref
0V	5V	0V	36V	5V	0V	2.5V

VL（阈值下限）	VH（阈值上限）	阈值上下限比率
1.66V	3.33V	2V

设计说明

该电路采用了两个并联的比较器来确定信号是否介于两个参考电压之间。如果信号处于窗口范围内，则输出高电平。如果信号电平超出窗口范围，则输出低电平。在该设计中，参考电压由带分压器的单电源生成。

注意：

1. 输入不应超过比较器的共模限制；
2. 比较器必须为漏极开路或集电极开路才能进行 OR 运算输出；

设计步骤

1、确定上限 (VH) 和下限 (VL) 窗口电压。

$$V_H = V_{cc} \times \frac{R_1 + R_2}{R_1 + R_2 + R_3} = 3.33 \text{ V}$$

$$V_L = V_{cc} \times \frac{R_1}{R_1 + R_2 + R_3} = 1.66 \text{ V}$$

$$\frac{V_H}{V_L} = 1 + \frac{R_2}{R_1} = \frac{3.33\text{V}}{1.66\text{V}} = 2$$

2、选择电阻值来达到所需的窗口电压。


$$\frac{V_H}{V_L} = 1 + \frac{R_2}{R_1} = 2, \text{ so } R_2 = R_1$$

$$R_1 = R_2 = 10\text{k}\Omega \text{ (Selected standard values)}$$

$$R_3 = \frac{R_1 \times V_{cc}}{V_L} - (R_1 + R_2)$$

$$R_3 = \frac{10\text{k}\Omega \times 5\text{V}}{1.66\text{V}} - 20\text{k}\Omega = 100.12 \text{ k}\Omega \approx 100\text{k}\Omega \text{ (Standard Value)}$$

3、瞬态仿真结果




4.4 滞回比较器

比较器用于区分两种不同的信号电平。当以同相方式设置时，如果模拟输入高于所选阈值，则比较器输出为数字高电平。在比较阈值处存在噪声、信号变化或缓慢移动的信号的情况下，可以在输出端观察到不良转换。设置上限和下限迟滞阈值可消除这些由噪声导致的不良输出转换。

4.4.1 案例计算 1-反向输入

实际电路



设计目标

输入		阈值	迟滞	电源	
Vo=高电平	Vo=低电平	VTH	VHYS	VCC	Vee
Vi<VL	Vi>VH	1.5V	400mV	3V	0V


设计步骤

1、选择分压电阻 R1、R2

比较器供电 VCC=3V，由于比较器的 CMOS 输入导致输入偏置电流非常低，因此选择较大的分压电阻，此处取 R1=R2=1MΩ；

2、分析两种可能的输出状态（高电平和低电平）下的反馈电阻器网络


当 Vi<VL 时，Vo 输出高电平，此时反馈电阻网络如下：



此时，又因为阈值 $V_{TH}=1.5V$ ，迟滞 $V_{HYS}=400mV$ ，所以 $V_H=1.5V+200mV=1.7V$ ，带入下面公式，求出 R_3 约等于 $3.3M\Omega$

$$V_H = V_{cc} \times \frac{R_2}{(R_1 || R_3) + R_2}$$

当 $V_i > V_H$ 时， V_o 输出低电平，此时反馈电阻网络如下：



此时，又因为阈值 $V_{TH}=1.5V$ ，迟滞 $V_{HYS}=400mV$ ，所以 $V_L=1.5V-200mV=1.3V$ ，带入下面公式，同样可以求出 R_3 约等于 $3.3M\Omega$

$$V_L = V_{cc} \times \frac{R_2 || R_3}{R_1 + (R_2 || R_3)}$$

3、验证设计：


验证 V_{HYS} 是否为 $400mV$ ，以便 $V_H=1.7V$ 且 $V_L=1.3V$ 。

$$V_H = V_{CC} \times \frac{R_2}{(R_1 \parallel R_3) + R_2} = 3V \times \frac{1M\Omega}{(1M\Omega \parallel 3.3M\Omega) + 1M\Omega} = 1.70V$$

$$V_L = V_{CC} \times \frac{R_2 \parallel R_3}{R_1 + (R_2 \parallel R_3)} = 3V \times \frac{(1M\Omega \parallel 3.3M\Omega)}{1M\Omega + (1M\Omega \parallel 3.3M\Omega)} = 1.30V$$


$$V_{HYS} = V_H - V_L = 1.70V - 1.30V = 400mV$$

仿真结果



4.4.2 案例计算 2-反向输入

实际电路



设计目标

输入		阈值	迟滞	电源	
Vo=高电平	Vo=低电平	VTH	VHYS	VCC	Vee
Vi<VL	Vi>VH	2V	1V	4V	0V


设计步骤

1、计算阈值电压 V_{TH}


如上图所示可以求出 $V_{TH} = V_{DD_4V} \cdot R_2 / (R_1 + R_2) = 2V$

2、分析两种可能的输出状态（高电平和低电平）下的反馈电阻器网络

当 $V_i < V_L$ 时， V_o 输出高电平，此时反馈电阻网络如下，此时，根据叠加定理可以计算出 $V_H \approx 2.5V$ 。




当 $V_i > V_H$ 时， V_o 输出低电平，此时反馈电阻网络如下，此时，根据叠加定理可以计算出 $V_L \approx 1.5V$ 。



4.4.3 案例计算 3-同相输入

[滞回比较器电路-同相输入在线计算](#)

如下图所示为滞回比较器电路信号从同相输入端输入时的电路原理图。



如下图所示，只需要输入比较器的供电电压、滞回高电平阈值、滞回低电平阈值即可计算出关键参数之间的关系，从而简化设计，对于初学者来说，建议自行计算，并用该工具验证。

注意：使用减号“-”为负电压。）	
Positive Supply Voltage:正电源电压:	4 (V)
Negative Supply Voltage:负电源电压	0 (V)
结果:	
Vth (High Threshold Voltage):阈值电压 (高电平阈值电压)	R2/R1 (比例电阻):
2.5 (V)	4.00
Vtl (Low Threshold Voltage):阈值电压 (低电平阈值电压)	Vr (参考电压):
1.5 (V)	2.00 (V)
计算 ->	<- 计算

5、运放构成的滤波电路

滤波电路分为无源滤波和有源滤波两种，无源滤波即 RC 滤波器，有源滤波器是在无源 RC 滤波器的基础上增加了运放。无源滤波电路与有源滤波电路的区别有哪些？

- 1、驱动能力不同：无源滤波电路的参数随负载变化；有源滤波电路的滤波参数不随负载变化，并且具有方法信号的功能；
- 2、应用场合不同：无源滤波电路可用于较高压、较大电流电路，如直流电源电路的滤波；有源滤波电路的输出电压和电流受有源器件自身参数和供电电源的限制，如模拟信号电路中的滤波应用；

本文重点是运算放大器，因此主要讨论有源滤波电路。有源滤波电路可以分为下列不同的类型：

有源高通滤波、有源低通滤波、有源带通滤波、有源带阻滤波等类型；另外还可以分为一阶有源滤波电路、二阶有源滤波电路等本文主要讨论有源滤波电路中的低通滤波、高通滤波、一阶有源、二阶有源，并附带对应的一些无源滤波。

5.1 无源低通滤波器

5.2 无源高通滤波器

滤波器根据它们允许通过信号的频率范围来命名，同时能够衰减目标范围外的其余信号。最常用的几个滤波器类型如下：

1、低通滤波器

低通滤波器只允许低频信号从 0Hz 到其截止频率 f_c 通过，同时阻止那些更高的频率；

2、高通滤波器

高通滤波器仅允许高频信号从其截止频率 f_c 开始到无限高频通过，同时阻止任何更低的信号；


3、带通滤波器

带通滤波器允许在两点之间设置的特定频带内的信号通过，同时阻挡该频带两侧的较低和较高频率；

4、带阻滤波器

带阻滤波器允许在两点之间设置的特定频带外的信号通过，同时阻挡该频带内的频率。

理想的滤波器响应曲线




5.3 有源低通滤波器

5.3.1 一阶有源低通原理分析

通过将无源 RC 滤波器网络与运算放大器组合以产生具有放大能力的低通滤波器。


低源高通滤波器（LPF）的基本操作与其等效 RC 无源高通滤波器电路相同，不同之处在于该电路具有运算放大器包含在其设计中，提供放大和增益控制。



该一阶低通有源滤波器仅由无源 RC 滤波器级组成，为同相运算放大器的输入提供低频路径。放大器配置为电压跟随器，其 DC 增益为 1， $A_v=1$ 。

这种配置的优点是运算放大器的高输入阻抗可防止滤波器输出上的过载，同时其低输出阻抗可防止滤波器截止频率点受负载阻抗变化的影响。

虽然这种配置为滤波器提供了良好的稳定性，但其主要缺点是它没有高于 1 的电压增益。然而，虽然电压增益是单位，但功率增益非常高，因为其输出阻抗远低于其输入阻抗。如果需要大于 1 的电压增益，我们可以使用以下滤波器电路。



滤波放大电路

除了放大器的通带增益 A_F 增加输出幅度外，电路的频率响应与无源 RC 滤波器的频率响应相同。对于同相放大器电路，滤波器的电压增益幅度等于反馈电阻 (R_2) 除以其相应的输入电阻 (R_1)，如下所示：

$$\text{DC gain} = \left(1 + \frac{R_2}{R_1}\right)$$

因此，作为频率函数的有源低通滤波器的增益将是：

$$\text{Voltage Gain, } (A_v) = \frac{V_{out}}{V_{in}} = \frac{A_F}{\sqrt{1 + \left(\frac{f}{f_c}\right)^2}}$$

其中，

- AF = 滤波器的通带增益 ($1+R_2/R_1$)
- f = 输入信号的频率, 单位为赫兹 (Hz)
- f_c = 以赫兹为单位的截止频率 (Hz)

因此, 可以从上面的频率增益公式得出低通有源滤波器的一些特性:

- 1、在非常低的频率下, $f < f_c$ 时, $V_{out}/V_{in} \approx AF$;
- 2、在截止频率, $f = f_c$ 时, $V_{out}/V_{in} = AF/1.414 = 0.707AF$;
- 3、在非常高的频率下, $f > f_c$, $V_{out}/V_{in} < AF$;

因此, **有源低通滤波器**具有从 0Hz 到截止点 f_c 不变的增益 AF 。在 f_c 增益为 $0.707AF$, 在 f_c 之后它随着频率的增加以恒定的速率下降。也就是说, 当频率增加 10 倍时, 电压增益减小为原来的 $1/10$ 。

换句话说, 每当频率增加 10 时, 增益会降低 $20dB = 20 \cdot \log(A_v) = 20 \cdot \log(10)$ 。当处理滤波器电路时, 电路的通带增益的幅度通常以分贝或 dB 表示为电压增益的函数, 定义如下:

$$AV(dB) = 20 \log_{10}(V_{out}/V_{in})$$

$$\therefore -3dB = 20 \log_{10}(0.707 V_{out}/V_{in})$$

5.3.2 一阶有源低通实例计算

目标:

设计一种同相有源低通滤波器电路, 其低频增益为 10, 高频截止转角频率为 159Hz, 输入阻抗为 $10k\Omega$ 。

同相运算放大器的电压增益如下:

$$AF = 1 + R_2/R_1 = 10$$


假设电阻器 R_1 的值为 $1k\Omega$, 根据上面的公式得出 $R_2 = 9k\Omega$, 取 $9.1k\Omega$, 将此电压增益转换为分贝 dB 值可得出:

$$\text{Gain in dB} = 20 \log(A_v) = 20 \log 10 = 20dB$$


截止频率 (f_c) 为 159Hz, 输入阻抗为 $10k\Omega$ 。根据以下公式计算电容 $C = 100nF$ 。

$$f_c = \frac{1}{2\pi RC} Hz$$

最终电路及其频率响应如下:




低通滤波器电路




频率响应曲线

如果连接到电路输入的外部阻抗发生变化，则此变化也会影响滤波器的转折频率。为了避免这种情况，我们可以将电容器与反馈电阻器 R2 并联。如下图所示：




同相有源低通滤波器电路



反相有源低通滤波器电路

5.3.3 二阶有源低通电路

同一阶低通电路类似，只需在输入路径中使用额外的 RC 网络，即可将一阶低通有源滤波器转换为二阶低通滤波器。二阶低通滤波器的频率响应与一阶类型的频率响应相同，不同之处在于阻带衰减将是一阶滤波器的两倍-40dB/decade。因此，二阶有源低通滤波器所需的设计步骤是相同的。具体的电路原理图如下所示：



Note: 级联电压增益


如下图所示：

$$A_v = A_{v1} \times A_{v2} \times A_{v3}$$

$$A_v (\text{dB}) = 20 \log_{10} (32000)$$

$$A_v (\text{dB}) = 90 \text{ dB}$$

$$90 \text{ dB} = 20 \text{ dB} + 30 \text{ dB} + 40 \text{ dB}$$




5.4 有源高通滤波器

5.4.1 一阶有源高通原理分析

通过将无源 RC 滤波器网络与运算放大器组合以产生具有放大的高通滤波器。

有源高通滤波器（HPF）的基本操作与其等效 RC 无源高通滤波器电路相同，不同之处在于该电路具有运算放大器包含在其设计中，提供放大和增益控制。



一阶高通滤波器仅由无源滤波器和非反相放大器组成。除了通过放大器的增益增加信号的幅度之外，电路的频率响应与无源滤波器的频率响应相同。

对于非反相放大器电路，滤波器的电压增益幅度作为反馈电阻（R2）除以其相应的输入电阻（R1）的函数给出，并如下所示：

$$\text{DC gain} = \left(1 + \frac{R_2}{R_1}\right)$$

因此，作为频率函数的有源高通滤波器的增益将是：

$$\text{Voltage Gain, } (Av) = \frac{V_{out}}{V_{in}} = \frac{AF}{\sqrt{1 + \left(\frac{f}{f_c}\right)^2}}$$

其中，

- AF = 滤波器的通带增益 $(1 + R_2/R_1)$
- f = 输入信号的频率，单位为赫兹（Hz）
- f_c = 以赫兹为单位的截止频率（Hz）

因此，可以从上面的频率增益公式得出高通有源滤波器的一些特性：

- 1、在非常低的频率下， $f < f_c$ 时， $V_{out}/V_{in} < AF$;
- 2、在截止频率， $f = f_c$ 时， $V_{out}/V_{in} = AF/1.414 = 0.707AF$;

3、在非常高的频率下， $f > f_c$ ， $V_{out}/V_{in} \approx AF$ ；


因此，**有源低通滤波器**具有从 0Hz 到截止点 f_c 不变的增益 AF。在 f_c 增益为 $0.707AF$ ，在 f_c 之后它随着频率的增加以恒定的速率下降。也就是说，当频率增加 10 倍时，电压增益减小为原来的 1/10。

换句话说，每当频率增加 10 时，增益会降低 $20\text{dB} = 20 \times \log(A_v) = 20 \times \log(10)$ 。当处理滤波器电路时，电路的通带增益的幅度通常以分贝或 dB 表示为电压增益的函数，定义如下：

$$AV(\text{dB}) = 20 \log_{10}(V_{out}/V_{in})$$

$$\therefore -3\text{dB} = 20 \log_{10}(0.707 V_{out}/V_{in})$$

其对应的反相有源滤波电路如下：



5.4.2 一阶有源高通实例计算

目标：

设计一阶有源高通滤波器的通带增益为 2，截止频率为 1kHz。如果输入电容的值为 10nF，根据截止频率来确定电阻和反馈网络中的增益电阻的值。


截止转角频率为 1kHz，电容为 10nF，因此 R 取值 16k Ω 。

$$R = \frac{1}{2\pi f_c C} = \frac{1}{2\pi \cdot 1000 \cdot 10 \times 10^{-9}} = 15.92\text{k}$$


因为，滤波器的通带增益 AF 为 2，根据公式 $AF = 1 + R_2/R_1$ ，所以 $R_1 = R_2$ ，取 $R_1 = R_2 = 10\text{k} \Omega$ ，因此， $R_1 = R_2 = 10\text{k} \Omega$ ， $R_3 = 16\text{k} \Omega$ ， $C_1 = 10\text{nF}$ 。

5.4.3 二阶有源低通电路

同一阶高通电路类似，只需在输入路径中使用额外的 RC 网络，即可将一阶高通有源滤波器转换为二阶高通滤波器。二阶高通滤波器的频率响应与一阶类型的频率响应相同，不同之处在于阻带衰减将是的一阶滤波器的两倍 -40dB/decade 。因此，二阶有源高通滤波器所需的设计步骤是相同的。具体的电路原理图如下所示：



5.4.4 Sally-key 架构有源滤波器电路




$$\omega_0 = 2\pi f_0 = \frac{1}{\sqrt{R_1 R_2 C_1 C_2}}$$

$$Q = \frac{\omega_0}{2\alpha} = \frac{\sqrt{R_1 R_2 C_1 C_2}}{C_2 (R_1 + R_2)}$$


如下图所示是一个 Sallen-key 架构的低通滤波器，其中：

$f_0 = 15.9 \text{ kHz}$ and $Q = 0.5$




如下图所示是一个 Sallen-key 架构的高通滤波器，其中：

$f_0 = 72 \text{ Hz}$ and $Q = 0.5$




5.4.5 MFB 架构有源滤波器电路

MFB 架构低通滤波器



MFB 架构高通滤波器



MOSFET 和 IGBT 栅极驱动器电路的基本原理

Laszlo Balogh

摘要

本应用报告旨在展示一种为高速开关应用设计的高性能栅极驱动电路 应用非常重要。这是一个内容详实的主 题集，可为您提供解决最常见设计难题的“一站式服务”。因此，它可为具有不同经验的电子产品工程师提供 强大帮助。

本报告对目前较为流行的电路解决方案及其性能进行了分析，包括寄生器件的影响、瞬态和极端工作条件。 本文从 MOSFET 技术和开关运行概述入手，按照由易而难的顺序，对各类问题进行了阐述。详细介绍了接 地参考和高侧栅极驱动电路的设计流程，以及交流耦合和变压器隔离解决方案。本报告还包含了一个特殊部 分，专门介绍了在同步整流器应用中 MOSFET 的栅极驱动 应用非常重要。有关更多信息，请参阅 [MOSFET 和 IGBT 栅极驱动器概述](#) 产品页。

应用报告中还列举了几个逐步设计示例。

内容

1	简介	2
2	MOSFET 技术	2
3	接地参考栅极驱动	15
4	同步整流器驱动	22
5	高侧非隔离栅极驱动	24
6	交流耦合栅极驱动电路	35
7	变压器耦合栅极驱动	37
8	总结	44
9	参考文献	46

附图目录

1	功率 MOSFET 器件类型	4
2	功率 MOSFET 模型	6
3	简化的钳位电感式开关模型	9
4	MOSFET 开通阶段	10
5	MOSFET 关断时间间隔	11
6	典型栅极电荷与栅源极电压的对比	12
7	栅极驱动谐振电路分量	14
8	直接栅极驱动电路	15
9	带有集成双极晶体管的栅极驱动	17
10	双极 Totem-Pole MOSFET 驱动器	17
11	基于 MOSFET 的 Totem-Pole 驱动器	18
12	简单的关断速度增强电路	19
13	局部 PNP 关断电路	19
14	局部 NPN 自偏置关断电路	20
15	经改进的 N 沟道 MOSFET 关断电路	20
16	简化的同步整流模型	22

17	同步开关模型.....	23
18	P 沟道 MOSFET 直接驱动	25
19	PMOS 器件的开路集电极驱动	25
20	电平位移的 P 沟道 MOSFET 驱动器	26
21	N 沟道 MOSFET 的直接驱动	27
22	高侧 N 沟道 MOSFET 的关断	28
23	集成的自举驱动器	29
24	集成的自举驱动器	30
25	高电压驱动器 IC 中的典型电平位移器	30
26	用于自举栅极驱动的高电压驱动器 IC.....	31
27	保护 SRC 引脚.....	31
28	自举旁路示例.....	32
29	自举启动电路.....	33
30	高侧应用中的容性 电流	34
31	容性耦合 MOSFET 栅极驱动	35
32	作为占空比函数的标准化耦合电容器电压	36
33	单端变压器耦合栅极驱动	38
34	通过变压器耦合栅极驱动来驱动输出电流	39
35	变压器耦合栅极驱动中的直流恢复电路	40
36	栅极驱动变压器伏秒数与占空比	41
37	用一个变压器实现电力和控制传输	42
38	用一个变压器实现电力和控制传输	42
39	推挽式半桥栅极驱动	43
40	推挽式半桥栅极驱动	44

商标

All trademarks are the property of their respective owners.

1 简介

MOSFET – 是金属氧化物半导体场效应晶体管的首字母缩写词，它是电子行业高频高效开关领域的 关键 组件。让人称奇的是，FET 技术发明于 1930 年，比双极晶体管要早大约 20 年。第一个信号级 FET 晶体管诞生于 20 世纪 50 年代末期，而功率 MOSFET 则诞生于 70 年代中期。如今，从微处理器到“分立式”功率晶体管在内的各种现代电子组件均集成了数以百万计的 MOSFET 晶体管。

本报告重点介绍了各种开关模式功率转换应用中功率 MOSFET 的栅极驱动 应用非常重要。

2 MOSFET 技术

双极晶体管和 MOSFET 晶体管的工作原理相同。从根本上说，这两种晶体管都是电荷控制器件，这就意味着它们的输出电流与控制电极在半导体中形成的电荷成比例。将这些器件用作开关时，都必须由能够提供足够灌入和拉出电流的低阻抗源来驱动，以实现控制电荷的快速嵌入和脱出。从这一点来看，在开关期间，MOSFET 必须以类似于双极晶体管的形式进行“硬”驱动，以实现可媲美的开关速度。从理论上来说，双极晶体管和 MOSFET 器件的开关速度几乎相同，这取决于电荷载流子在半导体区域中传输所需的时间。功率器件的典型值大约为 20 至 200 皮秒，具体取决于器件大小。

MOSFET 技术在数字和功率应用领域的普及 得益于 它与双极结晶体管相比所具有的两个主要优势。其中一个优势是，MOSFET 器件在高频开关应用中使用 应用非常重要。MOSFET 晶体管更加容易驱动，因为其控制电极与导电器件隔离，所以不需要连续的导通电流。一旦 MOSFET 晶体管开通，它的驱动电流几乎为零。而且，控制电荷大量减少，MOSFET 晶体管的存储时间也相应大幅减少。这基本上消除了导通压降和关断时间之间的设计权衡问题，而开通状态压降与控制电荷成反比。因此，与双极器件相比，MOSFET 技术预示着使用更简单且更高效的驱动电路带来显著的经济效益。

此外，需要特别强调突出的是，在电源 应用中，MOSFET 具有电阻的性质。MOSFET 漏源端上的压降是流入半导体的电流的线性函数。此线性关系用 MOSFET 的 $R_{DS(on)}$ 来表征，也称为导通电阻。导通电阻对指定栅源极电压和器件温度来说是恒定的。与 p-n 结 $-2.2\text{mV}/^\circ\text{C}$ 的温度系数不同，MOSFET 的温度系数为正值，约为 $0.7\%/^\circ\text{C}$ 至 $1\%/^\circ\text{C}$ 。正因为 MOSFET 具有此正温度系数，所以当使用单个器件不现实或不可能时，它便是高功率 应用中 并行运行的理想之选。由于通道电阻具有正 TC，因此多个并联 MOSFET 会均匀地分配电流。在多个 MOSFET 上会自动实现电流共享，因为正 TC 的作用相当于一种缓慢的负反馈系统。载流更大的器件会产生更多热量 - 请别忘了漏源电压是相等的 - 并且温度升高会增加其 $R_{DS(on)}$ 值。增加电阻会导致电流减小，从而降低温度。最终，当并联器件所承载的电流大小相近时，便达到平衡状态。 $R_{DS(on)}$ 值和不同结至环境热阻的初始容差可导致电流分布出现高达 30% 的重大误差。

2.1 器件类型

几乎所有制造商对于制造出色的功率 MOSFET 都有自己独特的方法，不过市场上的所有器件可分为三种基本类型。如 图 1 中所示。




图 1. 功率 MOSFET 器件类型

双扩散 MOS 晶体管于 20 世纪 70 年代开始应用于电源应用领域，并在过去这些年间不断演进。使用多晶硅栅极结构和自校准流程，可提高集成密度并迅速减小电容。

第二次重大改进来自于 V 型坡口或沟道技术，从而进一步提高了功率 MOSFET 器件的单元密度。提高性能和集成密度并不容易；然而，沟道 MOS 器件的制造流程更困难。

横向功率 MOSFET 显著减小了电容，所以开关速度大幅提高，所需的栅极驱动功率要低得多。

2.2 MOSFET 模型

文中提供了多种模型来说明 MOSFET 的工作原理，不过，找到合适的说明可能并不容易。大多数 MOSFET 制造商为其器件提供 Spice 和/或 Saber 模型，但这些模型对于设计人员在实践中遇到的应用陷阱却鲜有提及。甚至对于如何解决最常见的设计难题，它们所提供的线索也很少。

实用的 MOSFET 模型需要从应用角度描述器件的所有重要属性，因此非常复杂。另一方面，如果我们将模型的适用性局限于特定问题领域，可由 MOSFET 晶体管得出一些简单且有意义的模型。

图 2 中的第一款模型基于 MOSFET 器件的实际结构，主要可用于直流分析。图 2a 中的 MOSFET 符号表示通道电阻，而 JFET 对应于外延层的电阻。因此，EPI 层的电阻是器件额定电压的函数，同时高电压 MOSFET 需要的外延层更厚。

图 2b 可非常有效地模拟 MOSFET 由 dv/dt 导致的击穿特性。作为栅极端阻抗函数，它展示了两种主要击穿机制，也就是 dv/dt 引起所有功率 MOSFET 中的寄生双极晶体管的开通，以及 dv/dt 引起沟道的开通。由于制造工艺的改进，现代功率 MOSFET 实际上几乎不受寄生 NPN 晶体管的 dv/dt 触发事件的影响，从而减小了基极和发射极区域的电阻。

还必须提到的是，寄生双极晶体管还具有另一个重要角色。它的基极 - 集电极结是有名的 MOSFET 体二极管。




图 2. 功率 MOSFET 模型

图 2c 是 MOSFET 的开关模型。此模型显示了影响开关性能的最重要的寄生器件。它们各自的作用将在 2.3 节中进行讨论，专门介绍器件的开关过程。

2.3 MOSFET 关键参数

当考虑 MOSFET 开关模式工作时，我们的目标是尽可能在最短的时间内在器件的最低和最高电阻状态间切换。由于 MOSFET 的实际开关时间（大约为 10ns 至 60ns）至少要比理论开关时间（大约为 50ps 至 200ps）长两到三个数量级，因此了解这种差异非常重要。返回图 2 中的 MOSFET 模型，可以看到所有模型都包含三个电容器，分别连接在三个器件端子间。最后，MOSFET 晶体管的开关性能取决于如何使得电压在这些电容器上快速地改变。

因此，在高速开关应用中，最重要的参数是器件的寄生电容。其中， C_{GS} 和 C_{GD} 这两个电容器对应于器件的实际几何结构，而 C_{DS} 电容器就是寄生双极晶体管的基极集电极二极管（体二极管）的电容。

C_{GS} 电容器由栅极电极所产生的源和通道区域的重叠形成。它的值由这两个区域的实际几何结构确定，并在不同工作条件下保持恒定（线性）。

C_{GD} 电容器是两种效应产生的结果。除了耗尽区域的电容之外，一部分是 JFET 区域和栅极电极的重叠，是非线性的。等效 C_{GD} 电容是器件的漏源电压的函数，通过 公式 1 计算近似值。

$$C_{GD} \approx \frac{C_{GD,0}}{1 + K_1 \times \sqrt{V_{DS}}} \quad (1)$$

C_{DS} 电容器也是非线性的，因为它是体二极管的结电容。它与电压的关系如 公式 2 所示。

$$C_{DS} \approx \frac{C_{DS,0}}{K_2 \times \sqrt{V_{DS}}} \quad (2)$$

遗憾的是，上述电容值均未在晶体管数据表中直接定义。它们的值由 C_{ISS} 、 C_{RSS} 和 C_{OSS} 电容值间接提供，而且必须按照 公式 3 中所示的公式计算：

$$\begin{aligned} C_{GD} &= C_{RSS} \\ C_{GS} &= C_{ISS} - C_{RSS} \\ C_{DS} &= C_{OSS} - C_{RSS} \end{aligned} \quad (3)$$

更复杂的问题由电容器 C_{GD} 在开关应用中引起，因为它位于器件输入和输出端之间的反馈路径中。因此，它在开关应用中的有效值可能大得多，具体取决于 MOSFET 的漏源电压。这种现象称为“米勒”效应，如 公式 4 中所示。

$$C_{GD,eqv} = (1 + g_{fs} \times R_L) \times C_{GD} \quad (4)$$

因为 C_{GD} 和 C_{DS} 电容器与电压相关，所以数据表编号只有在给定的测试条件下有效。必须根据所需电荷计算特定应用的相关平均电容，以确定各电容器上的实际电压变化。对于大多数功率 MOSFET，近似值如 公式 5 所示。

$$\begin{aligned} C_{GD,ave} &= 2 \times C_{RSS,spec} \times \sqrt{\frac{V_{DS,spec}}{V_{DS,off}}} \\ C_{OSS,ave} &= 2 \times C_{OSS,spec} \times \sqrt{\frac{V_{DS,spec}}{V_{DS,off}}} \end{aligned} \quad (5)$$

下一个要提到的重要参数是栅极网电阻 $R_{G,l}$ 。此寄生电阻描述了与器件内栅极信号分配相关的电阻。它在高速开关应用中非常重要，因为它位于器件的驱动器和输入电容器之间，直接影响 MOSFET 的开关时间和 dv/dt 抗扰性。业内已经认识到了这种影响，然而，射频 MOSFET 晶体管等真正的高速器件使用金属栅极电极来实现栅极信号分配，而不是电阻更高的多晶栅极网。数据表中未指定 $R_{G,l}$ 电阻，但在某些应用中，它是器件的一个非常重要的特性。附录 A4 显示了电阻桥的典型测量设置，用于确定内部栅极电阻值。

显然，栅极阈值电压也是一个重要的特性。务必应注意，数据表中的 V_{TH} 值是在温度为 25°C 且电流很低（典型值为 250μA）的条件下定义的。因此，这并不等于众所周知的栅极开关波形的米勒平坦区域电压。对于 V_{TH} ，另一个很少提及的事实是，其温度系数近似为 7 mV/°C。它在专为逻辑电平 MOSFET 设计的栅极驱动电路中尤为重要，在这种电路中， V_{TH} 在通常测试条件下已经很低。由于 MOSFET 通常在较高的温度下工作，合理的栅极驱动设计必须将关断时 V_{TH} 处于较低电压的情况考虑在内，而 dv/dt 抗扰性按照 数据表中 Seminar 1400 主题 2 附录 A/F 预测 MOSFET 参数中的公式计算。

MOSFET 的跨导是其工作线性区域中的小信号增益。需要着重指出的是，每次开关 MOSFET 时，它必须通过线性操作模式，而这时的电流取决于栅源极电压。跨导 g_{fs} 相对于漏极电流和栅源电压是个小信号，如 公式 6 中所示。

$$g_{fs} = \frac{dI_D}{dV_{GS}} \quad (6)$$

相应地，MOSFET 在线性区域的最大电流由 公式 7 给出。

$$I_D = (V_{GS} - V_{th}) \times g_{fs} \quad (7)$$

对这个 V_{GS} 公式进行变换，可以得出米勒平坦区域的近似值是漏极电流的函数，如 公式 8 中所示。

$$V_{GS, Miller} = V_{th} + \frac{I_D}{g_{fs}} \quad (8)$$

源极电感 (L_S) 和漏极电感 (L_D) 等其他重要参数对开关性能的限制很大。数据表中列出了典型 LS 和 LD 值，这两个值主要取决于晶体管的封装类型。它们对性能产生的影响可结合通常与布局有关的外部寄生组件和露电感、电流感应电阻等随附外部电路元件进行分析研究。

但出于完整性考虑，还需要指出的是外部串联栅极电阻和 MOSFET 驱动器输出阻抗在高性能栅极驱动设计中起决定因素，因为它们会对开关速度产生深远影响，并最终影响开关损耗。

2.4 开关 应用

现在，确定了所有因素后，让我们来研究一下 MOSFET 晶体管的实际开关行为。为了更好地理解基本过程，电路的寄生电感将被忽略。稍后将单独分析它对基本操作的相应影响。此外，以下描述涉及到钳位电感式开关，因为开关模式电源中所用的大多数 MOSFET 晶体管 and 高速栅极驱动电路都工作在该工作模式下。




图 3. 简化的钳位电感式开关模型

图 3 中显示了最简单的钳位电感式开关模型，其中直流电流源代表电感器。在短暂的开关切换期间，它的电流可以认为是常数。二极管在 MOSFET 关断时提供一条电流路径，并将器件的漏极钳位到由电池表示的输出电压。

2.5 开通过程

MOSFET 晶体管的开通动作可分为如 图 4 中所示的 4 个阶段。




图 4. MOSFET 开通阶段

第一步，器件的输入电容从 0V 充电至 V_{TH} 。在此期间，大部分栅极电流用于对 C_{GS} 电容器充电。少量电流也会流经 C_{GD} 电容器。随着栅极端子电压升高， C_{GD} 电容器的电压将略有下降。这个期间称为开通延时，因为器件的漏极电流和漏极电压保持不变。

栅极充电至阈值电平后，MOSFET 就能载流了。在第二个阶段中，栅极电平从 V_{TH} 升高到米勒平坦电平 $V_{GS,Miller}$ 。当电流与栅极电压成正比时，这是器件的线性工作区。在栅极侧，就像在第一阶段中那样，电流流入 C_{GS} 和 C_{GD} 电容器中，并且 V_{GS} 电压升高。在器件的输出端，漏极电流升高，同时漏源电压保持之前的电平 ($V_{DS,off}$)。可以通过查看 图 3 中的原理图来了解。在所有电流传输到 MOSFET 中并且二极管完全关断能够阻止其 PN 结上的反向电压之前，漏极电压必须保持输出电压电平。

进入开通过程第三阶段后，栅极已充电至足够电压 ($V_{GS,Miller}$)，可以承载完整的负载电流且整流器二极管关断。此时，允许漏极电压下降。当器件上的漏极电压下降时，栅源极电压保持稳定。这就是栅极电压波形中的米勒平坦区域。驱动器提供的所有栅极电流都被转移，从而对 C_{GD} 电容器充电，以便在漏源极端子上实现快速的电压变化。现在，器件的漏极电流受到外部电路（这是直流电流源）的限制，因此保持恒定。

开通过程的最后一步是通过施加更高的栅极驱动电压，充分增强 MOSFET 的导通通道。 V_{GS} 的最终幅值决定了开通期间器件的最终导通电阻。所以，在第四阶段中， V_{GS} 从 $V_{GS,Miller}$ 上升至最终值 V_{DRV} 。这通过对 C_{GS} 和 C_{GD} 电容器充电来实现，因此现在栅极电流在两个组件之间分流。当这些电容器充电时，漏极电流仍然保持恒定，而由于器件的导通电阻下降，漏源电压略有下降。

2.6 关断过程

MOSFET 晶体管的关断过程说明基本上与上文所述的开通过程相反。开始时 V_{GS} 等于 V_{DRV} ，器件中的电流是由图 3 中的 IDC 表示的满负载电流。漏源电压由 IDC 和 MOSFET 的 $R_{DS(on)}$ 定义。出于完整性考虑，图 5 中显示了四个关断步骤。

关断波形与《开关电源仿真与设计--基于spice》中的图7.111一致

但实测关断时米勒平台电压很低，小于阈值电压，比开通时米勒平台低。可能是Vgs先下降到阈值电压，这时Vds缓慢上升（由于Coss非线性的原因），导致米勒平台延迟出现





图 5. MOSFET 关断时间间隔

第一个阶段是关断延迟，需要将 C_{ISS} 电容从初始值放电至米勒平坦电平。在这段时间内，栅极电流由 C_{ISS} 电容器自己提供，并流经 MOSFET 的 C_{GS} 和 C_{GD} 电容器。随着过驱电压降低，器件的漏极电压略有上升。漏极的电流保持不变。

在第二阶段，MOSFET 的漏源电压从 $ID \cdot R_{DS(on)}$ 上升至最终的 $V_{DS,off}$ 电平，由整流器二极管根据图 3 简化原理图钳位至输出电压。在此时间段内，与栅极电压波形中的米勒平坦区域对应，栅极电流完全是 C_{GD} 电容器的充电电流，因为栅源极电压是恒定的。此电流由功率级旁路电容器提供，并从漏极电流中减去。总漏极电流仍然等于负载电流，也就是图 3 中由直流电流源表示的电感器电流。

第三阶段的开始用二极管开通表示，因此为负载电流提供了一个替代路径。栅极电压继续从 $V_{GS,Miller}$ 下降至 V_{TH} 。绝大部分栅极电流来自 C_{GS} 电容器，因为 C_{GD} 电容器实际上在前一个阶段中就已经充满电了。在此间隔结束时，MOSFET 处于线性工作状态，栅源极电压下降导致漏极电流减小并接近于零。同时，由于正向偏置整流器二极管的作用，漏极电压在 $V_{DS,off}$ 时保持稳定。

关断过程的最后一步是对器件的输入电容完全放电。 V_{GS} 进一步下降，直至达到 0V。与第三关断阶段类似，栅极电流的更大一部分由 C_{GS} 电容器提供。器件的漏极电流和漏极电压保持不变。

概括而言，得出的结论是，在四个阶段中，MOSFET 晶体管可在最高和最低阻抗状态（开通或关断）间切换。四个阶段的长度是寄生电容值、电容上所需的电压变化和可用的栅极驱动电流的函数。这就突显出正确的组件选择以及出色的栅极驱动设计对于高速高频开关应用非常重要。

遗憾的是，这些数字与特定测试条件和电阻负载相对应，因此难以比较不同制造商的产品。而且，在具有有限电感负载的实际应用中，开关性能与数据表中给出的数字有显著差异。

2.7 功率损耗

功率应用中 MOSFET 晶体管的开关操作会导致某些不可避免的损耗，具体分为两类。

在这两种损耗机制中，比较简单的一种是器件的栅极驱动损耗。如前面所述，开通或关断 MOSFET 需要对 C_{ISS} 电容器充电或放电。当电容器上的电压发生变化时，就会转移一定数量的电荷。栅极电压在 0V 和实际栅极驱动电压 V_{DRV} 之间变化所需的电荷数量由典型栅极电荷与栅源极电压曲线的对比来表征，如图 6 中所示。




图 6. 典型栅极电荷与栅源极电压的对比

此图表提供了最坏情况下相对准确的栅极电荷估算，它是栅极驱动电压的函数。用于产生各个曲线的参数是器件的漏源极关断状态电压。 $V_{DS,off}$ 会影响米勒电荷（即曲线平坦部分下面的区域），从而影响开关周期内所需的总栅极电荷。从图 6 中获得总栅极电荷后，可根据公式 9 计算栅极电荷损耗。

$$PGATE = V_{DRV} \times QG \times f_{DRV}$$

其中

- V_{DRV} 是栅极驱动波形的幅度
- f_{DRV} 是栅极驱动频率，通常等于开关频率

(9)

应注意的是，前面公式中的 $Q_G \cdot f_{DRV}$ 项给出了驱动栅极所需的平均偏置电流。

在栅极驱动电路中驱动 MOSFET 晶体管栅极会产生功率损耗。返回图 4 和图 5，可以确定栅极驱动路径中串联欧姆阻抗的组合是耗能分量。在每个开关周期中，所需的栅极电荷应通过驱动器输出阻抗、外部栅极电阻器和内部栅极网状电阻。实际上，功率损耗与通过电阻器传输电荷的快慢无关。

使用 图 4 和 图 5 中的电阻器符号，驱动器功率损耗如 公式 10 中所示。

$$P_{\text{DRV,ON}} = \frac{1}{2} \times \frac{R_{\text{HI}} \times V_{\text{DRV}} \times Q_{\text{G}} \times f_{\text{DRV}}}{R_{\text{HI}} + R_{\text{GATE}} + R_{\text{GI}}}$$

$$P_{\text{DRV,OFF}} = \frac{1}{2} \times \frac{R_{\text{LO}} \times V_{\text{DRV}} \times Q_{\text{G}} \times f_{\text{DRV}}}{R_{\text{LO}} + R_{\text{GATE}} + R_{\text{GI}}}$$

$$P_{\text{DRV}} = P_{\text{DRV,ON}} + P_{\text{DRV,OFF}} \quad (10)$$

在上述公式中，栅极驱动电路由电阻输出阻抗表示，此假设对于基于 MOS 的栅极驱动器是有效的。当栅极驱动电路中使用双极晶体管时，输出阻抗变为非线性，此时运用这些公式不能得出正确答案。可以假定，使用低阻值栅极电阻器 ($< 5\Omega$) 时，大多数栅极驱动损耗发生在驱动器中。如果 R_{GATE} 足够大，可将 I_{G} 限制在双极驱动器的输出电流能力以下，那么绝大部分栅极驱动功率损耗则发生在 R_{GATE} 中。

除了栅极驱动功率损耗，由于器件会在短时间内同时出现高电流和高电压，因此在传统感应中晶体管会累积开关损耗。为了尽可能降低开关损耗，必须尽量减少此阶段的持续时间。看看 MOSFET 的开关流程，此条件限于开关操作中开关切换的间隔 2 和间隔 3。这些时间间隔对应于栅极电压介于 V_{TH} 和 $V_{\text{GS,Miller}}$ 之间时器件的线性运行（这会导致器件的电流发生变化）以及漏极电压经历开关切换时的米勒平坦区域。

认识到这一点对于正确设计高速栅极驱动电路来说非常重要。它强调了这一事实：栅极驱动器的最重要特性是米勒平坦区域电压电平周围的拉-灌电流能力。峰值电流能力是通过在完整 V_{DRV} 下对器件的输出阻抗进行测量的，与 MOSFET 的实际开关性能关系不大。真正决定器件开关时间的因素是当栅源极电压（即驱动器输出）约为 5V（对于逻辑电平 MOSFET 约为 2.5V）时的栅极驱动电流能力。

可通过使用开关切换第 2 阶段和第 3 阶段中栅极驱动电流、漏极电流和漏极电压波形的简化线性近似，对 MOSFET 开关损耗进行粗略估算。首先，必须分别确定第二和第三阶段的栅极驱动电流：

$$I_{\text{G2}} = \frac{V_{\text{DRV}} - 0.5 \times (V_{\text{GS,Miller}} + V_{\text{TH}})}{R_{\text{HI}} + R_{\text{GATE}} + R_{\text{GI}}}$$

$$I_{\text{G3}} = \frac{V_{\text{DRV}} - V_{\text{GS,Miller}}}{R_{\text{HI}} + R_{\text{GATE}} + R_{\text{GI}}} \quad (11)$$

假定 I_{G2} 将器件的输入电容器从 V_{TH} 充电至 $V_{\text{GS,Miller}}$ 并且 I_{G3} 是 C_{RSS} 电容器的放电电流，同时漏极电压从 $V_{\text{DS,off}}$ 变为 0V，则近似开关时间如下：漏极电压从 $V_{\text{DS,off}}$ 变为 0V，近似开关时间如 公式 12 中所示。

$$t_2 = C_{\text{ISS}} \times \frac{V_{\text{GS,Miller}} - V_{\text{TH}}}{I_{\text{G2}}}$$

$$t_3 = C_{\text{RSS}} \times \frac{V_{\text{DS,off}}}{I_{\text{G3}}} \quad (12)$$

在 t_2 期间，漏极电压为 $V_{DS,off}$ ，电流从 0A 上升为负载电流 I_L ，而在 t_3 阶段内，漏极电压从 $V_{DS,off}$ 降至接近 0V。同样，可以使用波形的线性近似，按照 公式 13 所示估算各个阶段中的功率损耗分量。

$$P_2 = \frac{t_2}{T} \times V_{DS,off} \times \frac{I_L}{2}$$

$$P_3 = \frac{t_3}{T} \times \frac{V_{DS,off}}{2} \times I_L$$

其中

- T 为开关期间

(13)

总开关损耗是两个损耗分量之和，下面的 公式 14 列出了简单的表达式：

$$P_{SW} = \frac{V_{DS(off)} \times I_L}{2} \times \frac{t_2 + t_3}{T}$$

(14)

虽然开关切换很好理解，但几乎仍然无法计算准确的开关损耗。原因是在开关过程中，寄生电感分量的影响会极大地改变电流和电压波形以及开关时间。考虑到实际电路中不同源极电感和漏极电感的影响，我们用二阶微分方程来描述电路的实际波形。由于栅极阈值电压、MOSFET 电容值、驱动器输出阻抗等变量具有很大的容差，上述线性近似似乎是非常合理的折衷，可用于估算 MOSFET 中的开关损耗。

2.8 寄生器件的影响

源极电感对开关性能的影响最大。典型电路中寄生源极电感有两个来源：巧妙集成在 MOSFET 封装中的源极接合线以及源极引线和共用接地之间的印刷电路板线路电感。这通常是指功率级高频滤波器电容器和栅极驱动器的旁路电容器的负电极。与源极串联的电流感应电阻器可以向之前的两个分量添加更多电感。

在需要源电感器的开关流程中有两种机制。在开关切换开始时，栅极电流快速增加，如 图 4 和 图 5 中所示。此电流必须流经源电感，并根据电感值减小。因此，对 MOSFET 的输入电容充电/放电所需的时间延长，从而主要对开关延时（第 1 步）产生影响。而且，源电感器和 C_{ISS} 电容器会形成一个谐振电路，如 图 7 中所示。




图 7. 栅极驱动谐振电路分量

此谐振电路在栅极驱动电压波形的陡峭边缘退出，这是在大多数栅极驱动电路中观察到振荡峰值的根本原因。遗憾的是， C_{ISS} 和 L_S 之间非常高的 Q 共振会通过（或可通过）环路的串联电阻分量衰减，这些分量包括驱动器输出阻抗、外部栅极电阻器和内部栅极网状电阻器。

可按 公式 15 计算可实现最佳性能的唯一的用户可调节值 R_{GATE} 。

$$R_{GATE,OPT} = 2 \times \sqrt{\frac{L_S}{C_{ISS}}} - (R_{DRV} + R_{G,I}) \quad (15)$$

减小电阻值可导致栅极驱动电压波形过冲，还可提高开通速度。电阻值升高会导致振荡欠阻尼并延长开关时间，对于栅极驱动设计没有任何好处。

源极电感的第二个影响是，只要器件的漏极电流快速改变，就会产生负反馈。这种影响出现在开通过程的第二阶段以及关断过程的第三阶段中。在这些阶段，栅极电压处于 V_{TH} 和 $V_{GS,Miller}$ 之间，栅极电流由驱动阻抗上的电压 $V_{DRV} - V_{GS}$ 定义。为了快速增加漏极电流，必须在源极电感上施加明显的电压。此电压会降低驱动阻抗上的可用电压，从而减小栅极驱动电压的变化率和漏极电流的 di/dt 。 di/dt 减小要求源电感上的电压降低。栅极电流和漏极 di/dt 之间的微妙平衡通过源电感器的负反馈建立。

开关网络的另一个寄生电感是漏极电感，它同样由几个分量构成。它们是晶体管封装中的封装电感、与互连关联的所有电感，以及隔离电源中变压器的泄漏电感。它们串联在一起，因此影响相互叠加。它们充当 MOSFET 的开通阻尼器。在开通期间，它们限制漏极电流的 di/dt ，并将器件上的漏源电压降低 $L_D \cdot di/dt$ 倍。实际上， L_D 可以显著降低开通开关损耗。虽然 L_D 值升高似乎在开通时有利，但当漏极电流必须快速下降时，在关断时会导致较大问题。为了支持因 MOSFET 的关断而快速减小漏极电流， L_D 上必须形成与开通所对应的相反方向的电压。此电压高于 $V_{DS,off}$ 电平的理论值，在漏源电压上形成过冲，并增加关断开关损耗。

文献中提供了针对整个开关转换的准确数学分析（包括寄生电感的影响），但有几项超出了本文档的范围。

3 接地参考栅极驱动

3.1 PWM 直接驱动

在电源应用中，驱动主开关晶体管栅极的最简单方法是利用 PWM 控制器的栅极驱动输出，如 图 8 所示。




图 8. 直接栅极驱动电路

直接栅极驱动最艰巨的任务是优化电路布局。如 图 8 中所示，PWM 控制器和 MOSFET 之间可能有较大距离。由于栅极驱动和接地环路迹线形成的环路，这个距离形成了寄生电感，从而降低了开关速度，并导致栅极驱动波形中形成振铃。甚至由于接地平面，无法完全消除电感，因为接地平面只为接地环路电流提供较低电感路径。为了降低与栅极驱动连接相关的电感，需要更宽的 PCB 迹线。直接栅极驱动的另一问题是 PWM 控制器的驱动电流能力有限。极少有集成电路能提供高于 1A 的峰值栅极驱动能力。这会限制控制器在合理速度下可驱动的最大裸片尺寸。

包含直接栅极驱动的 MOSFET 裸片尺寸的另一个限制因素是控制器内驱动器的功率损耗。如前面所述，外部栅极电阻器可以缓解此问题。当为了节约空间或成本而必须使用直接栅极驱动时，需要考虑特殊注意事项，以便为控制器提供合适的旁路。驱动 MOSFET 栅极的高电流峰值会破坏 PWM 控制器内敏感的模拟电路。随着 MOSFET 裸片尺寸增加，所需的栅极电荷也会增加。与选择普通 0.1μF 或 1μF 旁路电容器相比，选择合适的旁路电容器需要采用更加科学的方法。

3.1.1 确定旁路电容器的大小

本节将介绍 MOSFET 栅极驱动器的旁路电容器的计算。此电容器与直接栅极驱动应用中的 PWM 控制器的旁路电容器相同，因为此电容器在开通时提供栅极驱动电流。如果是独立的驱动器电路，无论采用栅极驱动 IC 还是分立式解决方案，此电容器都必须置于附近，最好直接置于驱动器的偏置和接地连接上。

需要考虑两种电流分量。一种是静态电流，这种电流可根据某些集成驱动器的输入状态变化 10 倍。这可导致占空比，具体取决于旁路电容器上的纹波电压，计算方法如 公式 16 中所示。

$$\Delta V_Q = \frac{I_{Q,HI} \times D_{MAX}}{C_{DRV} \times f_{DRV}}$$

其中

- 假定当输入驱动为高电平时，驱动器的静态电流升高。 (16)

另一个纹波分量是栅极电流。虽然大多数情况下并不知道实际电流振幅，但可根据栅极电荷值确定旁路电容器上的纹波电压。在开通时，此电荷离开旁路电容器，并传递到 MOSFET 输入电容器中。相应的纹波电压如 公式 17 中所示。

$$\Delta V_{QG} = \frac{Q_G}{C_{DRV}} \quad (17)$$

使用叠加和解 CDRV 方程的原理，可采用 公式 18 找到耐受的纹波电压 (ΔV) 的旁路电容值。

$$C_{DRV} = \frac{I_{Q,HI} \times \frac{D_{MAX}}{f_{DRV}} + Q_G}{\Delta V}$$

其中

- $I_{Q,HI}$ 是当输入驱动为高电平时驱动器的静态电流
- D_{MAX} 是当输入保持高电平状态时驱动器的最大占空比
- f_{DRV} 是驱动器的工作频率
- Q_G 是基于栅极驱动的振幅和漏源极关断状态电压的总栅极电荷。 (18)

3.1.2 驱动器保护

对于直接驱动和使用双极输出极的栅极驱动 IC，必须做的另一件事就是为输出双极晶体管提供合适的保护，防止反向电流的形成。如 图 9 中所示，集成双极驱动器的输出极由 NPN 晶体管构成，因为其空间利用率更高效，性能更优异。




图 9. 带有集成双极晶体管的栅极驱动

NPN 晶体管只能在一个方向上处理电流。高侧 NPN 可以拉电流，但不能灌电流，而低侧 NPN 则恰好相反。在开关期间，MOSFET 的源极电感器和输入电容器之间不可避免地会形成振荡，因此电流必须能够在驱动器输出端双向流动。为了提供反向电流的路径，通常需要使用低正向压降肖特基二极管来保护输出。该二极管必须放在非常靠近输出引脚和驱动器旁路电容器的位置。还要指出的是，该二极管只能保护驱动器，而不能钳位栅源极电压，防止过度的振铃，特别是对于控制 IC 可能离 MOSFET 的栅-源端子较远时的直接驱动更是如此。

3.2 双极 Totem-Pole 驱动器

双极同相 Totem-Pole 驱动器是用于驱动 MOSFET 的其中一个最常用且具有成本效益的驱动电路，如图 10 所示。




图 10. 双极 Totem-Pole MOSFET 驱动器

和所有外部驱动器一样，此电路可处理应对电流尖峰和功率损耗，从而使得运行条件更有利于 PWM 控制器。当然，它们可以并且应当置于所驱动功率 MOSFET 的旁边。这样，驱动栅极的高电流瞬态被限制在非常小的环路区域，从而减小了寄生电感的值。虽然驱动器由分立式组件构成，但它需要将自己的旁路电容器置于上 NPN 和下 PNP 晶体管的集电极上。理想情况下，在驱动器的旁路电容器和 PWM 控制器的旁路电容器之间应设置一个平滑电阻器或电感器，以提高抗噪性。图 10 中的 R_{GATE} 电阻器是可选的，可调整 R_B 的大小以根据驱动器晶体管的大信号 β 提供所需的栅极阻抗。

双极 Totem-Pole 驱动器有一个有趣的特性，即两个基极-发射极结可防止互相反向击穿。而且，假定环路区域非常小且 R_{GATE} 可以忽略，则可使用晶体管的基极-发射极二极管将栅极电压钳制在 $V_{BIAS}+V_{BE}$ 和 $GND-V_{BE}$ 之间。基于相同的钳位机制，此解决方案还有另一个好处，那就是 NPN-PNP Totem-Pole 驱动器不需要使用任何肖特基二极管来实现反向电流保护。

3.3 MOSFET Totem-Pole 驱动器

图 11 展示了等效于双极 Totem-Pole 驱动器的 MOSFET Totem-Pole 驱动器。上文所述的有关双极 Totem-Pole 驱动器的所有优点同样适用于此实现。




图 11. 基于 MOSFET 的 Totem-Pole 驱动器

遗憾的是，与双极驱动器相比，此电路有几个缺点，因此很少以分立器件的形式实现。图 11 中的电路是反相驱动器，因此 PWM 输出信号必须为反相。此外，适用的 MOSFET 晶体管比双极晶体管昂贵，并且当共栅极电压转换时，会产生较大的击穿电流。这个问题可通过增加逻辑或时序组件来规避，此方法广泛应用于 IC 实施中。

3.4 速度增强电路

提到速度增强电路时，设计人员需要对加快 MOSFET 关断过程的电路给予专门考虑。原因在于开通速度通常受到电源中整流器组件的关断过程或反向恢复速度的限制。正如前面所讨论的图 3 中所示的电感钳位模型，MOSFET 的开通与整流器二极管的关断同时发生。因此，最快的开关操作由二极管的反向恢复特性决定，而不是栅极驱动电路的强度。在优化的设计中，开通时的栅极驱动速度与二极管开关特性一致。同时考虑到与最终栅极驱动电压 V_{DRV} 相比米勒区域更接近于 GND ，因此可在驱动器输出阻抗和栅极电阻器上施加更高的电压。通常获得的开通速度足以驱动 MOSFET。

而在关断时情况截然不同。从理论上说，MOSFET 的关断速度只取决于栅极驱动电路。电流更高的关断电路可以更快对输入电容器放电，从而缩短开关时间，进而降低开关损耗。如果使用普通的 N 沟道器件，通过更低输出阻抗的 MOSFET 驱动器和/或负关断电压，可以增大放电电流。而提高开关速度有可能会降低开关损耗，由于 MOSFET 的关断 di/dt 和 dv/dt 更高，因此关断加速电路会在波形中增加振铃。在为电源器件选择合适的电压额定值和 EMI 屏蔽装置时，应考虑这一因素。

3.4.1 关断二极管

以下关断电路示例通过简单的接地基准栅极驱动电路进行展示，不过这些示例同样适用于本文档之后讨论的其他实现。最简单的技术是反向并联二极管，如图 12 所示。




图 12. 简单的关断速度增强电路

在此电路中， R_{GATE} 允许调整 MOSFET 开通速度。在关断过程中，反向并联二极管会对电阻器进行分流。 D_{OFF} 只有在栅极电流高于 公式 19 所示的结果时起作用。

$$I_G > \frac{V_{D,FWD}}{R_{GATE}} \quad (19)$$

使用 1N4148 通常大约为 150mA，使用 BAS40 肖特基反向并联二极管大约为 300mA。因此，随着栅源极电压接近 0V，二极管的作用越来越小。所以，此电路能显著减少关断延迟时间，但只会增量化改进开关时间和 dv/dt 抗扰性。另一个缺点是，栅极关断电流仍然必须流经驱动器的输出阻抗。

3.4.2 PNP 关断电路

毫无疑问，快速关断电路最常用的布局是 图 13 中所示的局部 PNP 关断电路。在 Q_{OFF} 的帮助下，在关断期间栅极和源极在 MOSFET 端子处形成局部短路。 R_{GATE} 限制开通速度， D_{ON} 为开通电流提供路径。而且， D_{ON} 可以保护 Q_{OFF} 的基极-发射极结，防止在开通过程开始时出现反向击穿。

此解决方案最大优势是，MOSFET 输入电容的高峰值放电电流限制在两个晶体管的栅极、源极和集电极以及发射极连接之间最小的环路内。




图 13. 局部 PNP 关断电路

SLUA618 — <http://www-s.ti.com/sc/techlit/SLUA618>
版权 © 2017–2002. Texas Instruments Incorporated

此电路可提供非常快的开关速度，可将 MOSFET 栅极完全放电至 0V。 R_{GATE} 不但能像以前一样设置开通速度，还可用于在驱动信号时序有缺陷时防止在驱动器两个输出之间形成击穿电流。要考虑的另一个重要因素是，QOFF 的 C_{OSS} 电容与主功率 MOSFET 的 C_{ISS} 电容并联。这会增加驱动器需要提供的有效“总栅极电荷”。还要考虑，在驱动器 IC 的输出在上电过程中实现智能化之前，主 MOSFET 的栅极处于悬空状态。

3.5 dv/dt 保护

在两种情况下，MOSFET 需要防止 dv/dt 触发开通。一种情况是在上电过程中，通常通过在器件的栅极和源极端子间加入一个电阻器来提供保护。根据 公式 20 可知，下拉电阻器的值取决于最差的情况下上电过程中电源轨的 dv/dt。

$$R_{GS} < \frac{V_{TH}}{C_{GD}} \times \left(\frac{dt}{dv} \right)_{TURN-ON} \quad (20)$$

在此计算中，最大的难题是找到上电过程中可能产生的最大 dv/dt 并针对该特定 dv/dt 提供充足保护。

第二种情况是正常运行中，当电源关断时在电源开关的漏源极端子上施加关断 dv/dt 时。这种情况比原先预想的更常见。所有同步整流器开关均运行在此模式下，此内容将在后文进行讨论。多数谐振和软开关转换器可以在关断实例后立即在主开关上施加 dv/dt，由功率级谐振元件驱动。由于工作结温升高，与上电过程中相比这些 dv/dt 明显升高并且 V_{TH} 通常下降，因此必须由栅极驱动电路的低输出阻抗提供保护。

首要任务是确定在最坏情况下可产生的最大 dv/dt。在评估特定器件对于应用的适用性时，下一步是计算自然 dv/dt 极限，该极限由 MOSFET 的内部栅极电阻和 C_{GD} 电容决定。假定在理想的 (0 Ω) 外部驱动阻抗下，自然 dv/dt 极限如 公式 21 所示。

$$\frac{dv}{dt}_{LIMIT} = \frac{V_{TH} - 0.007 \times (T_J - 25)}{R_{G,I} \times C_{GD}}$$

其中

- V_{TH} 是 25°C 时的栅极阈值
- -0.007 是 V_{TH} 的温度系数
- $R_{G,I}$ 是内部栅极网状电阻， C_{GD} 是栅漏极电容器。

(21)

如果 MOSFET 的自然 dv/dt 极限低于谐振电路的最大 dv/dt，则必须考虑使用一个不同 MOSFET 或负栅极偏置电压。如果结果对器件有利，可根据 公式 22 重新排列和求解以前的方程来计算最大栅极驱动阻抗。

$$R_{MAX} = \frac{V_{TH} - 0.007 \times (T_J - 25)}{C_{GD}} \times \left(\frac{dt}{dv} \right)_{MAX}$$

其中

- $R_{MAX} = R_{LO} + R_{GATE} + R_{G,I}$

(22)

当给定最大下拉电阻值时，可以实施栅极驱动设计。应该考虑到，驱动器的下拉阻抗也与温度有关。结温升高时，基于 MOSFET 的栅极驱动 IC 的输出电阻会高于 25°C 时通常所呈现的典型值。

关断速度增强电路还可用于满足 MOSFET 的 dv/dt 抗扰性，因为它们可以在关断时和器件的关断状态下分流 R_{GATE} 。例如，图 13 所示的简单 PNP 关断电路可以提高 MOSFET 的最大 dv/dt。根据 PNP 晶体管的 Beta 影响修改的公式会产生更大的 dv/dt 额定值，如 公式 23 所示。

$$\frac{dv}{dt} = \frac{V_{TH} - 0.007 \times (T_J - 25)}{\left(R_{G,I} + \frac{R_{GATE} + R_{LO}}{\beta} \right) \times C_{GD}} \quad (23)$$

在 dv/dt 计算中，回程系数是 MOSFET 的内部栅极电阻，所有数据表中均未定义该值。之前提到过，此电阻取决于半导体内分配栅极信号所用的材料属性、单元密度和单元设计。

4 同步整流器驱动

MOSFET 同步整流器是接地基准开关的一个特例。这些器件与传统应用所使用的 N 沟道 MOSFET 相同，只是它们被应用到了电源的低电压输出而非整流器二极管中。它们通常可在非常有限的漏源极电压摆幅下工作，因此， C_{DS} 和 C_{GD} 电容器具有相对较大的电容值。而且，其应用非常独特，因为这些器件工作在 V-I 平面的第四象限。电流从源极流至漏极端子。因此与栅极驱动信号无关。在同步开关周围需要其他元件的情况下，电流将通过电阻通道或 MOSFET 的寄生体二极管在器件内流动。评估 MOSFET 同步整流器的开关行为的最简单模式是简化的降压功率级，其中整流器二极管由 QSR 晶体管代替，如 图 16 所示。




图 16. 简化的同步整流模型

在此电路中，首先要认识到的是同步整流器 MOSFET 的运行取决于电路中另一个受控开关（即正向开关） Q_{FW} 的运行。两个栅极驱动波形不是独立的，必须符合特定的时序要求。栅极驱动信号叠加是致命的，因为环路中没有显著的限流组件，两个 MOSFET 会造成电压源短路。理想情况下，两个开关应同时开关，以防止 Q_{SR} MOSFET 的体二极管开通。遗憾的是，避免体二极管导电的时机很短。非常准确的自适应时序和快速开关速度是必不可少是，而传统设计技术通常难以实现这些目标。

因此，在大多数情况下，在同步 MOSFET 开关开通之前和关断之后，体二极管会发生瞬间（从 20ns 到 80ns）导电。

4.1 栅极电荷

在体二极管导电期间，器件内会形成满负载电流，并且漏源极电压等于体二极管正向压降。在这些情况下，开通或关断器件所需的栅极电荷与传统第一象限运行中所需的栅极电荷不同。当栅极开通时，漏源极电压实际上为零，并对 C_{GD} 和 C_{DS} 电容器放电。而且，米勒效应不存在，漏极和栅极端子间没有反馈。因此，所需的栅极电荷等于将栅源极和栅漏极电容器上的电压从 0V 提高到最终 V_{DRV} 电平所需的电荷。为了进行准确估算，应根据 公式 24 确定 C_{GD} 电容器在 0V 到 V_{DRV} 之间的低电压平均值。

$$C_{GD,SR} = 2 \times C_{RSS,SPEC} \times \sqrt{\frac{V_{DS,SPEC}}{0.5 \times V_{DRV}}} \quad (24)$$

然后可使用 公式 25 估算同步 MOSFET 整流器的总栅极电荷。

$$Q_{Q,SR} = (C_{GS} + C_{GD,SR}) \times V_{DRV} \quad (25)$$

此值明显低于 MOSFET 数据表中所列的总栅极电荷。与在第一象限运行中驱动相比，同步整流所用的具有相同驱动器电路的相同 MOSFET 可以更快地开通或关断。遗憾的是，这个优点无法实现，因为适用于同步整流的低 $R_{DS(on)}$ 器件由于裸片尺寸大，通常具有相当大的输入和输出电容。从驱动器功率损耗的角度来看，另一个必须要注意的问题是应考虑数据表中的总栅极电荷值。虽然驱动器在开通过程中提供的栅极电荷少于数据表中所列的典型值，但这包括一部分流经驱动器输出阻抗的总电荷。在开通前，器件上的漏源极电压发生变化时，功率级提供的米勒电荷必须流经导致更多功率损耗的同步 MOSFET 的驱动器。可以在 图 17 中看到这种现象，接下来讨论 dv/dt 注意事项时将涉及此内容。

同步 MOSFET 的关断过程遵循与开通过程相同的规则，因此，以前所有关于栅极电荷的注意事项均适用。

4.2 dv/dt 注意事项

图 17 显示了 Q_{SR} 的开通和关断过程中最重要的电路和电流元件。实际上，更准确地说， Q_{FW} 中发生的开关操作强制 Q_{SR} 开通或关断，而与自己的栅极驱动信号无关。




图 17. 同步开关模型

Q_{SR} 开通时， Q_{FW} 关断。当 Q_{FW} 的栅极驱动信号从高电平转换为低电平时，开关节点从输入电压电平转为 GND。电流仍然在正向开关中，直至 C_{RSS} 电容器放电并且 Q_{SR} 的体二极管正向偏置。在此瞬间，同步 MOSFET 接收电流，并且 Q_{FW} 完全关断。在由控制器能力决定的短暂时延后，施加 Q_{SR} 的栅极驱动信号并开通 MOSFET。此时，电流从体二极管传输至器件通道。

在 Q_{SR} 导电过程结束时，必须关断 MOSFET。通过移除同步开关栅极上的驱动信号来引发此过程。此事件本身不会导致器件关断。相反，它强制电流流入体二极管而不是通道。电路运行与此电荷无关。当正向开关的栅极从低电平转换为高电平时，电流开始从 Q_{SR} 进入 Q_{FW} 。 Q_{FW} 接收满载电流并且体二极管完全恢复后，开关节点将从 GND 转换为输入电压电平。在此转换过程中，对 Q_{SR} 的 C_{RSS} 电容器充电，同步 MOSFET 易受 dv/dt 感应开通的影响。

总结同步 MOSFET 及其栅极驱动的这种独特运行方式，我们可以得出以下最重要结论：正向开关的栅极驱动特性（开关速度）会在器件上施加同步 MOSFET 的开通和关断 dv/dt 。因此，应同时设计两个栅极驱动电路，以确保各自的速度和 dv/dt 极限在所有运行条件下都匹配。可以按照公式 26 中所示的步骤来确保这一目标。

$$\begin{aligned} \frac{dv}{dt}_{\text{TURN-ON(FW)}} &= \frac{V_{\text{DRV}} - V_{\text{GS,PLATEAU(FW)}}}{(R_{\text{HI(FW)}} + R_{\text{GATE(FW)}} + R_{\text{G,J(FW)}}) \times C_{\text{RSS(FW)}}} \\ \frac{dv}{dt}_{\text{MAX(SR)}} &= \frac{V_{\text{TH(SR)}}}{(R_{\text{LO(SR)}} + R_{\text{GATE(SR)}} + R_{\text{G,J(SR)}}) \times C_{\text{RSS(SR)}}} \\ \frac{dv}{dt}_{\text{TURN-ON(FW)}} &< \frac{dv}{dt}_{\text{MAX(SR)}} \end{aligned} \quad (26)$$

假定 Q_{SR} 和 Q_{FW} 所用的器件相同，没有外部栅极电阻器，并且与驱动器输出阻抗相比内部栅极电阻可以忽略，则驱动器输出阻抗的近似比值如公式 27 所示。

$$\frac{R_{LO(SR)}}{R_{HI(FW)}} \leq \frac{V_{TH(SR)}}{V_{DRV} - V_{GS,PLATEAU(FW)}} \quad (27)$$

采用由 10V 驱动信号驱动的逻辑电平 MOSFET 的一个典型示例可产生 0.417 的比值，这就意味着 Q_{SR} 的下拉驱动阻抗必须小于 Q_{FW} 的上拉驱动阻抗的 42%。在进行这些计算时，请记住除 V_{DRV} 之外的每个参数都与温度有关，其值可能需要调整以适应设计的最差运行条件。

5 高侧非隔离栅极驱动

高侧非隔离栅极驱动可按照所驱动的器件类型或涉及的驱动电路类型来分类。相应地，无论是使用 P 沟道还是 N 沟道器件，是实施直接驱动、电平位移驱动还是自举技术，它们都有差异。无论采用哪种方式，高侧驱动器设计需要更多关注，以下核对表涵盖了设计的各个方面，可能有所帮助：

- 效率
- 偏置和电源要求
- 速度限制
- 最大占空比限值
- dv/dt 影响
- 启动条件
- 瞬态运行
- 旁路电容器大小
- 布局和接地注意事项

5.1 适用于 P 沟道器件的高侧驱动器

在此组电路中，P 沟道 MOSFET 开关的源极端子连接到正输入电压轨。驱动器在栅极上施加一个与器件源极对应的负振幅开通信号。这就意味着 PWM 控制器的输出应反转并以正输入电压轨为基准。因为输入电压可视为直流电压源，所以高侧 P 沟道驱动器无需以开关频率为基础在大电势差之间摆动，但它们必须工作在整个输入电压范围内。而且，由于输入电压源具有较低的交流阻抗，因此驱动器以交流接地电势作为基准。

5.1.1 P 沟道直接驱动

P 沟道高侧驱动器最简单的例子就是直接驱动，如果最高输入电压低于器件的栅源极击穿电压，可以实施这种驱动。典型应用领域为使用 P 沟道 MOSFET 的 12V 输入直流/直流转换器，与图 18 所示的原理图相似。请注意，P 沟道器件的某些专用控制器中提供反相 PWM 输出信号。




图 18. P 沟道 MOSFET 直接驱动

电路运行类似于 N 沟道器件的接地参考直接驱动器。显著差异是栅极驱动电流的路径，此电流永远不会流入接地连接。相反，正轨互连会传导栅极的高充电和放电电流。因此，为了最大程度地减小栅极驱动中的环路电感，需要宽迹线或平面来提供正输入。

5.1.2 P 沟道电平位移驱动

对于超过 MOSFET 的栅源极电压极限的输入电压，必须使用电平位移栅极驱动电路。最简单的电平位移技术是使用开路集电极驱动器，如图 19 所示。遗憾的是，开路集电极电平位移器不适合在高速应用中直接驱动 MOSFET。




图 19. PMOS 器件的开路集电极驱动

由于开路集电极晶体管的额定电压，从有限输入电压范围开始实施存在诸多问题。但最大的障碍是高驱动阻抗。 R_{OFF} 和 R_{GATE} 电阻器都必须为高阻值电阻器，才能在开关导通期间限制驱动器中的持续电流。而且，栅极驱动振幅取决于电阻器分频器比值和输入电压电平。由于开关速度和 dv/dt 抗扰性严重受限，因而此电路被排除在开关应用非常重要。然而，这个非常简单的电平位移接口可用于在浪涌电流限流器或速度不是重要考量因素的类似应用中驱动开关。

图 20 显示了电平位移的栅极驱动电路，该电路适合高速应用并可与常规 PWM 控制器无缝配合使用。在双极 Totem-Pole 驱动器级输入端，很容易识别开路集电极电平位移原理。在此实施中，电平位移器具有两个作用：它可以反转 PWM 输出并将输入电压轨作为 PWM 信号的基准。

开通速度快，由 R_{GATE} 和 R_2 决定。在开关导通时，一个较小的直流电流流入电平位移器内，使驱动器保持正确的偏置状态。栅极驱动功率和电平位移电流都由功率级正输入提供，该输入端通常会被有效地旁路绕过。




图 20. 电平位移的 P 沟道 MOSFET 驱动器

驱动器的功耗一部分取决于频率（基于主开关的栅极电荷），一部分取决于占空比和输入电压（由于电平位移器中流动的电流）。

$$P_{DRIVE} = Q_G \times V_{DRV} \times f_{DRV} + \frac{V_{IN} \times D_{MAX}}{R1 + R2} \quad (28)$$

此电路的一个缺陷是由于存在 $R1$ 和 $R2$ 分频器， V_{DRV} 仍然是输入电压的函数。在大多数情况下，保护电路可能需要防止栅源极端子上产生过高的电压。另一个潜在的难题是 NPN 电平位移晶体管的饱和，这会延长由 $R1$ 和 R_{GATE} 决定的关断时间。幸运的是，这些缺点均可通过移动 Q_{INV} 的发射极和 GND 之间的 $R2$ 来消除。最终电路可在开通和关断过程中提供恒定的栅极驱动振幅和快速对称的开关速度。驱动器方案的 dv/dt 抗扰性主要由 $R1$ 电阻器决定。低阻值电阻器可提高抗 dv/dt 电感开通的能力，不过会增加电平位移器的功率损耗。还应注意，此解决方案有一个内置上电过程自偏置机制。当 PWM 控制器仍然处于非活动状态时， Q_{INV} 关断，并且 $R1$ 和 Totem-Pole 驱动器的上 NPN 晶体管使主 MOSFET 的栅极保持在阈值以下。不过，应特别注意快速输入电压瞬变，因为它会在 P 沟道 MOSFET 晶体管的关断状态下导致 dv/dt 电感开通。

一般来说，直流电平位移驱动器的效率相对较低，其功率损耗限制在特定输入电压电平以上。这些基本的折衷是为了平衡开关速度和电平位移器的功率损耗，从而在整个输入电压范围内满足所有要求。

5.2 适用于 N 沟道器件的高侧直接驱动器

绝大多数电源应用将 N 沟道 MOSFET 用作主电源，因为其价格低廉，速度更快，且导通电阻更低。将 N 沟道器件用作高侧开关需要使用以 MOSFET 的源极为基准的栅极驱动电路。驱动器必须能够承受开关转换过程中出现的剧烈电压摆幅，并将 MOSFET 的栅极驱动在电源的正电源轨以上。在大多数情况下，栅极驱动电压必须高于电路中提供的最高直流电势。所有这些困难使得高侧驱动器设计成为一项富有挑战的任务。

5.2.1 适用于 N 沟道 MOSFET 的高侧直接驱动

在最简单的高侧应用中，可通过 PWM 控制器或接地参考驱动器直接驱动 MOSFET。此应用必须满足两个条件：

$$V_{DRV} < V_{GS,MAX}$$

$$V_{IN} < V_{DRV} - V_{GS,Miller}$$

(29)

典型应用原理图如图 21 所示，其中包含可选的 PNP 关断电路。




图 21. N 沟道 MOSFET 的直接驱动

看看电路的基本运行（现在忽略 PNP 关断晶体管），此配置与接地参考驱动方案相比有两个主要差异。由于漏极连接到正直流输入电压轨，因此开关操作发生在器件的源极端子上。它仍然是相同的钳位电感开关，开通和关断间隔相同。但是从栅极驱动设计的角度来看，这是一个完全不同的电路。请注意，栅极驱动电流在源极端子上无法返回接地点。相反，该电流必须流经连接到器件源极的负载。在非连续电感器电流模式下，栅极充电电流必须流经输出电感器和负载。然而在连续电感器电流模式下，可以通过整流器二极管的导电 pn 结使环路闭合。在关断时，栅极放电电流流经连接在接地点和 MOSFET 源极之间的整流器二极管。在所有运行模式下， C_{GD} 电容器的充电和放电电流都会流经功率级高频旁路电容器。

这些差异导致的最终结果是，由于栅极驱动电路中所需的元件增加、环路面积增大，寄生源极电感相应增大。之前提到，源极电感对栅极驱动具有负反馈影响，并会减慢电路中的开关操作。

高侧直接驱动的另一个显著差异是源极（即电路的开关节点）的行为。通过密切注意关断过程中 MOSFET 的源极波形，可以观察到一个较大的负电压。图 22 阐明了这项非常复杂的开关操作。

当通过将栅极端子拉至接地来启动关断过程时，MOSFET 的输入电容会快速放电至米勒平坦区域电压。器件仍然完全导通，完整的负载电流会经过漏极流至源极，并且压降较小。接下来，在米勒区域，MOSFET 充当源极跟随器。

源极与栅极电压一起下降，同时漏源极上的电压上升，栅源极电压在 $V_{GS,Miller}$ 电平上保持恒定。 dv/dt 受到器件的栅极驱动阻抗和 C_{GD} 电容器限制。一旦源极电压降至 0.7V 或低于地电平，整流器二极管应将开关节点钳制为地电平。




图 22. 高侧 N 沟道 MOSFET 的关断

实际上，源极可以在短时间内降至地电平以下，直至整流器二极管完成正向恢复过程，并且电流克服了寄生电感的影响。当负载电流从 MOSFET 完全传输到二极管后，开关节点可以返回到最终电压，即低于地电平的二极管压降。

此源极电压的负偏移说明栅极驱动电路存在一个重大问题。慢速二极管和高寄生电感值可导致 MOSFET 源极上的负电压过高，并可将驱动器的输出引脚拉至地电平以下。为了保护驱动器，可在输出引脚和接地之间连接低正向压降肖特基二极管，如图 21 所示。要考虑的另一方面是，当栅极端子达到 0V 时，栅极放电电流将变为零。对栅极端子和 MOSFET 的进一步负拉取会开始重新开通。最后，系统实现了精妙的平衡，栅极放电电流和寄生电感上的压降使得器件电流拥有相同的 di/dt 。

甚至图 21 中所示的可选关断加速电路在开关结处于负电压尖峰时没有帮助。当栅极电压降至地电平上的 V_{BE} 时，PNP 晶体管将关断，并且在负电压瞬变过程中 MOSFET 会被孤立。还应注意主开关处于关断状态时，抗噪性能有所下降。源极电压比地电平低几百毫伏，栅极保持为高于地电平约 0.7V。栅极相对源极的此正电压接近阈值电压，尤其对于逻辑电平器件和高温条件下，这一点非常危险。

5.2.2 自举栅极驱动技巧

当输入电压电平禁止为高侧 N 沟道 MOSFET 使用直接栅极驱动电路时，可以考虑使用自举栅极驱动技术的原理。此方法利用栅极驱动和附带的偏置电路，两者都将主 MOSFET 晶体管的源极作为基准。驱动器和偏置电路都在两个输入电压轨和器件源极之间摆动。然而，可通过低电压电路元件实施驱动器和浮动偏置，因为这些元件上永远不会施加输入电压。驱动器和接地参考控制信号由电平移位电路连接，该电路必须承受浮动高侧和接地参考低侧电路之间的高电压差和较大的电容开关电流。

5.2.2.1 分立式高性能浮动驱动器

代表自举原理的典型实施如图 23 所示。接地参考 PWM 控制器或 MOSFET 驱动器由其局部旁路电容器和输出引脚代表。自举栅极驱动电路的构件块易于识别。电平位移电路由自举二极管 Q_{BST} 、 R_1 、 R_2 和电平位移晶体管 Q_{LS} 构成。自举电容器 C_{BST} 、图腾柱双极驱动器和常规栅极电阻器都是自举解决方案的浮动型源极基准部件。

此特殊实施采用无板载浮动驱动器的低成本简单 PWM 控制器，可非常高效地应用于 12V 至大约 24V 的系统。IC 额定电压不限制输入电压电平，这一点非常有用。而且，电平位移电路是源极开关小型 NMOS 晶体管，在主 MOSFET 导通时不会从自举电容器上消耗任何电流。这在保持电平位移器高效以及延长主开关最大导通时间方面是一个重要特性。运行方式可总结如下：当 PWM 输出升高以开通主 MOSFET 时，电平位移晶体管关断。 R_1 支持基极电流流至 Totem-Pole 驱动器的上 NPN 晶体管，然后主 MOSFET 开通。从自举电容器 C_{BST} 中获取栅极电荷。当开关开通时，其源极摆动至正输入电压轨。自举二极管和晶体管阻止输入电压，驱动器的电源由自举电容器提供。在关断时，PWM 输出降低，并开通电平位移晶体管。





图 23. 集成的自举驱动器

电流开始流入 R_1 和 R_2 ，流向接地点，然后图腾柱驱动器的低 PNP 晶体管开通。当主 MOSFET 的栅极放电时，漏源极电压升高，源极转换为低电平，从而开通整流器。在主开关关断时，自举电容器通过自举二极管重新充电至 V_{DRV} 电平。此电流由接地参考电路的 C_{DRV} 旁路电容器提供，并流经 D_{BST} 、 C_{BST} 和导电整流器元件。这就是自举技术的基本运行原理。

5.2.2.2 集成的自举驱动器

在中等输入电压应用（主要是 24 V 或 48 V 电信系统）中，大多数自举元件都可集成到 PWM 控制器中，如图 24 所示。



广泛应用于这些领域的技术称为脉波拴锁电平转换器，如图 25 所示。



如图所示，PWM 输入信号被转换为 ON/OFF 命令。上升沿和下降沿产生的短脉冲会驱动与高侧电路交互的电平位移晶体管对。相应地，对驱动器的浮动部分也进行了修改，电平位移命令信号必须与噪声区分开并被栓锁，以保证正常操作。由于电平位移器中会出现短时电流，此操作可降低功率损耗，但同时也会降低抗噪性，因为在驱动器输入端不能持续出现命令信号。600 V 额定脉波栓锁电平转换器上的典型脉宽大约为 120 纳秒。驱动器的自然延时中增加了此时间间隔，并出现在运行中的开通和关断延时中，驱动器的数据表中列出了此间隔。由于超出最佳延时，因此高电压栅极驱动器 IC 的运行频率范围限制在几百 kHz 以下。有些低电压高侧驱动器 IC（不超过 100V）使用连续电流直流电平位移电路来消除脉冲鉴别器的延时，因此它们支持更高的工作频率。

在此电路中， R_{GATE} 具有两个作用：它可以设置 MOSFET 中的开通和关断速度，它可以在主开关的源极端子出现负电压瞬变的过程中为肖特基二极管提供限流。现在，开关节点的电压可以低于地电平几伏摆动，而不会干扰驱动器的运行。而且，可通过连接到 C_{BST} 两端的两个二极管为自举电容器提供过压保护。

此电路唯一的潜在危险是，自举电容器的充电电流必须流经 R_{GATE} 。CBST 和 R_{GATE} 的时间常数会减慢重新充电过程，当 PWM 占空比接近单位带宽增益积时，这可能成为一个限制因素。

5.2.2.4 自举偏置、瞬变问题和启动

图 28 显示了自举栅极驱动技术的典型应用图。原理图上标出了四个重要的旁路电容器。




图 28. 自举旁路示例

从设计角度来看, 自举电容器 C_{BST} 是最重要的元件, 因为它可以过滤对主 MOSFET 的栅极充电的高峰值电流, 同时为源极基准浮动电路提供偏置。在正常运行的每个开关周期内, 自举电容器可提供用于开启 MOSFET 的总栅极电荷 (Q_G)、反向恢复电荷 (Q_{RR}) 和自举二极管 (I_{LKD}) 的泄漏电流、电平位移器 (I_{QLS}) 和栅极驱动器 (I_{QDRV}) 的静态电流以及栅源极端子 (I_{GS}) 间的泄漏电流, 包括由潜在栅源极下拉电阻器消耗的电。这些电流中有一部分只在主开关开通期间流动, 一部分可能为零, 具体取决于驱动器和电平位移器的实际实施。

假定处于稳态运行中，可使用 [公式 30](#) 来计算实现目标纹波电压 ΔV_{BST} 的自举电容值：

$$C_{\text{BST}} = \frac{Q_G + Q_{\text{RR}} + I_{\text{BST}} \times \frac{D_{\text{MAX}}}{f_{\text{DRV}}}}{\Delta V_{\text{BST}}}$$

其中

$$\bullet \quad I_{BST} = I_{LK,D} + I_{O,LS} + I_{O,DRV} + I_{GS} \quad (30)$$

要最终确定自举电容值，还必须检查两种极端运行条件。在负载瞬变过程中，可能必须在几个开关周期内将主开关保持在开启或关断状态。为了确保在这些情况下不间断运行， C_{BST} 电容器必须储存足够的能源以使浮动偏置电压长时间保持在高侧驱动器 IC 的欠压锁定阈值之上。

从轻负载到重负载，某些控制器可以使主开关持续保持开启状态，直至输出电感器电流达到负载电流值。最大开通时间 ($t_{ON,MAX}$) 通常由该值和输出电感器上的压差来决定。在这些情况下，可按 [公式 31](#) 所示的方法确定最小自举电容值。

$$C_{\text{BST,MIN}} = \frac{Q_G + Q_{\text{RR}} + I_{\text{BST}} \times t_{\text{ON,MAX}}}{V_{\text{BST}} - V_{\text{UVLO}}}$$

其中

- V_{BST} 是 C_{BST} 上自举偏置电压的初始值
- V_{UVLO} 是驱动器的欠压锁定阈值

(31)

采用分立式浮动驱动器实施, V_{UVLO} 可用最小安全栅极驱动电压取代。

当 MOSFET 在几个开关周期内保持关断时, 其他方向的任何负载瞬变均需要脉冲跳跃。当输出电感器电流达到零时, 主开关的源极稳定在输出电压电平上。自举电容器必须提供所有常规放电电流分量并存储足够的能源以便在空闲周期结束时开启开关。与以前的瞬态模式相似, 可按 公式 32 所示的方法计算最小电容值。

$$C_{BST,MIN} = \frac{Q_G + (I_{LK,D} + I_{Q,LS} + I_{Q,DRV}) \times t_{OFF,MAX}}{V_{BST} - V_{UVLO}} \quad (32)$$

在某些应用领域 (如电池充电器), 在向转换器施加输入功率之前可能存在输出电压。在这些情况下, 主 MOSFET 的源极和 C_{BST} 的负节点处于输出电压, 自举二极管可能在启动时反向偏置。有可能无法向自举电容器提供初始电荷, 具体取决于偏置和输出电压电平之间的电势差。假定输入和输出电压之间有足够的压差, 包含 R_{START} 电阻器、 D_{START} 二极管和 D_Z 齐纳二极管的简单电路可以解决启动问题, 如图 29 所示。




图 29. 自举启动电路

在此启动电路中, D_{START} 充当第二个自举二极管, 用于在上电时对自举电容器充电。 C_{BST} 将充电至 D_Z 的齐纳电压, 正常运行过程中它应高于驱动器的偏置电压。自举电容器的充电电流和齐纳电流受到启动电阻器的限制。为了实现最佳效率, 可选择 R_{START} 的值将电流限制到一个较低值, 因为通过启动二极管的第二个自举路径在电路中永久存在。

5.2.2.5 接地注意事项

要通过高侧 N 沟道 MOSFET 实现自举栅极驱动器的最佳布局设计, 需要解决三个重要的接地问题。图 28 可用于识别典型应用中最重要的高电流环路。

首先要关注的是尽可能将栅极的高峰值电流限制在较小的物理区域内。考虑到栅极电流必须流经的路径, 这可能是一项富有挑战性的任务。在开启时, 路径中需要自举电容器、驱动器的开启晶体管、栅极电阻、栅极端子, 最后, 环路在主 MOSFET 的源极闭合, 这也是 C_{BST} 的基准。关断过程更复杂, 因为栅极电流有两个独立分量。 C_{GS} 电容器的放电电流有效地控制在局部, 它流经栅极电阻器、驱动器的关断晶体管, 并从功率 MOSFET 的源极流至栅极。另一方面, C_{GD} 电容器的电流必须流经 R_{GATE} 、驱动器的关断晶体管、输出滤波器, 最终流至功率级输入电容器 (CIN)。必须在印刷电路板上尽量缩小承载栅极驱动电流的所有三个环路。

第二个高电流路径包含驱动器的自举电容器、自举二极管、局部接地参考旁路电容器和整流器二极管或功率级晶体管。通过自举二极管从接地参考驱动器电容器 C_{DRV} （从 D_{BST} 的阳极接地）周期性对 C_{BST} 重新充电。重新充电发生在短时间间隔内，需要峰值电流。所以，高侧驱动器必须同时在输入侧局部旁路绕过。根据经验法则， C_{DRV} 应比 C_{BST} 大一个数量级。尽可能减小印刷电路板上的环路面积对于确保可靠运行同样重要。

此电路的第三个问题是将电源接地和浮动电路之间流动的寄生容性电流限制在一个低阻抗环路内。目标是使这些电流偏离敏感模拟控制部件的接地点。图 30 展示了在两种包含高侧驱动器 IC 的代表性应用中的寄生容性电流路径。




图 30. 高侧应用中的容性 电流

单个高侧驱动器 IC 通常只有一个 GND 连接。由于容性电流必须返回功率级接地电势，因此 IC 的低侧部分应以电源接地为基准。这与直觉不符，因为驱动器的控制信号以信号接地为基准。然而，消除模拟和电源接地间的高容性电流分量还可确保尽可能减小两个接地点之间的电势差。

通过通用半桥驱动器 IC 可显著改善这种情况，该 IC 在同一封装中包含一个低侧和一个高侧驱动器。这些电路有两个接地连接，通常标示为 GND 和 COM，使布局更加灵活。为了使容性电流尽可能在最短的路径内返回电源接地，COM 引脚与电源接地连接。可利用 GND 引脚提供与控制器的信号接地的连接，从而最大程度地提高抗噪性。

但出于完整性考虑，还需要提到 PWM 控制器的旁路电容器，该电容器置于靠近 IC 的 V_{CC} 和 GND 引脚处。再来看看图 28， C_{BIAS} 相对于 C_{BST} 和 C_{DRV} 而言是一个较小的电容器，因为它只提供高频旁路，而不参与栅极驱动过程。

6 交流耦合栅极驱动电路

栅极驱动路径中的交流耦合可为栅极驱动信号提供简单的电平位移。交流耦合的主要作用是修改主 MOSFET 的开通和关断栅极电压，而高侧栅极驱动则不同，它最需要关注的是缩小较大的电势差。在如图 31 所示的接地参考示例中，栅极驱动在 $-V_{CL}$ 和 $V_{DRV}-V_{CL}$ 电平之间，而不是驱动器的初始输出电压电平 $0V$ 和 V_{DRV} 之间。电压 V_{CL} 由二极管钳断网络决定，在耦合电容器上形成。此技术的优点是能够以简单的方法在开关关断时和关断状态下为栅极提供负偏置，从而提高 MOSFET 的关断速度并改善 dv/dt 抗扰性。这种折衷方法略微降低了开启速度，同时由于正驱动电压降低可能增加 $R_{DS(on)}$ 电阻。




图 31. 容性耦合 MOSFET 栅极驱动

交流耦合的基本元件是耦合电容器 C_C 和栅源极负载电阻器 R_{GS} 。

该电阻器在上电过程中发挥着关键作用，可拉低栅极电压。这是唯一一种在启动时使 MOSFET 保持关断的机制，它的原理是在驱动器的输出端和器件栅极之间阻断耦合电容器的影响。此外， R_{GS} 为耦合电容器上的电流提供了一个路径。如果没有这个电流分量，则不允许在 C_C 上形成电压。从理论上来说，会在每个开关周期中提供数量相同的总栅极电荷，然后通过电容器移除，并且经过 C_C 的净电荷为零。

相同的原理可应用于稳态运行，以通过电路中的 R_{GS} 确定耦合电容器上的直流电压。假定没有钳位电路，电容器上的恒定 V_C 电压、恒定占空比 D 和 R_{GS} 的电流可表示为经过 C_C 的附上电荷分量。

相应地，在 MOSFET 的开启和连续开通过程中通过耦合电容器提供的总电荷如 公式 33 所示。

$$Q_{C,ON} = Q_G + \frac{V_{DRV} - V_C}{R_{GS}} \times \frac{D}{f_{DRV}} \quad (33)$$

对于开关的关断和连续关断时间也应遵循相同的注意事项，总电荷可按 公式 34 所示进行计算。

$$Q_{C,OFF} = Q_G + \frac{V_C}{R_{GS}} \times \frac{1-D}{f_{DRV}} \quad (34)$$

对于稳态运行，两种电荷必须相等。

通过求解 V_C 的方程式，可确定耦合电容器上的电压。

$$V_C = V_{DRV} \times D \quad (35)$$

这个为人所熟知的关系强调了占空比对耦合电容器电压的依赖性。随着占空比变化， V_C 随之改变，且 MOSFET 的开通和关断电压相应调节。按照 图 32 的示例，在低占空比周期中，关断过程中的负偏置减小，而在高占空比时，开启电压不足。




图 32. 作为占空比函数的标准化耦合电容器电压

可使用与 R_{GS} 并联的钳位电路来解决大占空比下开启电压不足的问题，如 图 31 所示。图 32 中还显示了对耦合电容器电压的影响。由于耦合电容器电压受到钳位限制，因此可确定栅极的最大负偏置电压。由于栅极驱动振幅不受交流耦合电路的影响，因此可确保整个占空比范围内的最低开启电压。

6.1 计算耦合电容

每个开关周期中经过 C_C 的电荷量会以开关频率为基础在耦合电容器上形成交流纹波电压。显然，这种电压变化与驱动电压的振幅相比应保持较小的值。

可根据之前确定的电荷计算纹波电压，如 公式 36 所示。

$$\Delta V_C = \frac{Q_G}{C_C} + \frac{(V_{DRV} - V_C) \times D}{C_C \times R_{GS} \times f_{DRV}} \quad (36)$$

考虑到 $V_C = D \cdot V_{DRV}$ ，还可重新排列 公式 37 以获得所需的电容值。

$$C_C = \frac{Q_G}{\Delta V_C} + \frac{V_{DRV} \times (1-D) \times D}{\Delta V_C \times R_{GS} \times f_{DRV}} \quad (37)$$

此表达式表明在 $D = 0.5$ 时为最大值。一条良好的经验法则是，将最差情况下的交流纹波电压振幅 (ΔV_C) 限制为大约 V_{DRV} 的 10%。

6.2 耦合电容器的启动瞬变

必须再定义一个参数，才能计算所需的最小耦合电容值。必须选择 R_{GS} 的值。为了做出明智的决策，必须检查交流耦合电路的启动瞬变。

上电时， C_C 上的初始电压为零。当驱动器的输出开始切换时，耦合电容器上的直流电压会逐渐上升，直至达到稳态值 V_C 。在 C_C 上形成 V_C 的持续时间取决于由 C_C 和 R_{GS} 决定的时间常数。因此，要同时实现耦合电容器的目标启动瞬变时间和特定纹波电压，必须同时计算两个参数。幸运的是，以下两个公式可计算这两个未知数：

$$C_C = \frac{Q_G}{\Delta V_C} + \frac{V_{DRV} \times (1-D) \times D}{\Delta V_C \times R_{GS} \times f_{DRV}}$$

$$\tau = R_{GS} \times C_C \rightarrow R_{GS} = \frac{\tau}{C_C} \quad (38)$$

从而得到一个解决方案。代入第二个公式中 R_{GS} 的表达式，最差情况下 $D = 0.5$ ，确定 $\Delta V_C = 0.1 \times V_{DRV}$ ，可求解并简化第一个公式，计算最小电容值，如 公式 39 所示。

$$C_{C,MIN} = \frac{20 \times Q_G \times \tau \times f_{DRV}}{V_{DRV} \times (2 \times \tau \times f_{DRV} - 5)} \quad (39)$$

计算出 $C_{C,MIN}$ 后，其值和所需启动时间常数 (τ) 决定了所需的下拉电阻。交流耦合驱动的常见设计折衷方法是平衡效率和瞬变时间常数。为了在不同占空比下更快地调节耦合电容器电压，必须允许栅源极电阻器上存在更大的电流。

7 变压器耦合栅极驱动

在高电压栅极驱动 IC 出现以前，使用栅极驱动变压器是唯一一种在离线或类似高电压电路中驱动高侧开关的可行解决方案。现在，两种解决方案同时存在并且各有利弊，可用于不同的应用非常重要。集成高侧驱动器非常方便，使用的电路板更小，但开通和关断延时比较长。设计合理的变压器耦合解决方案具有可忽略的延时，可跨更高的电势差运行。通常，它使用更多元件，需要设计变压器，或者至少了解其运行和规格。

在集中精力设计栅极驱动电路前，应检查一些与所有变压器设计有关的常见问题及其与栅极驱动变压器的关联。

- 变压器至少有两个绕组。使用独立的一次和二次绕组便于实现隔离。一次绕组和二次绕组之间的匝数比可实现电压调节。在栅极驱动变压器中，通常不需要电压调节，但隔离是一个重要功能。

- 理想情况下，无一例外，变压器不存储能源。所谓的反激式“变压器”实际上是耦合电感器。然而，实际变压器中绕组之间的非磁性区域以及两个半芯结合处的小气隙中会存储少量能源。这种能源存储由泄漏和磁化电感表示。在电源变压器中，减小泄漏电感对于最大程度地减少能源存储进而确保高效率来说非常重要。栅极驱动变压器所需的平均功耗非常小，但它在开通和关断时会产生高峰值电流。为了避免栅极驱动路径中的延时，低泄漏电感仍然必不可少。
- 法拉第定律要求变压器绕组上的平均电压在一段时间内必须为零。即使较小的直流分量也可导致通量“漂移”，最终导致磁芯饱和。此法则会对由单端 PWM 电路控制的变压器耦合栅极驱动的设计产生重大影响。
- 磁芯饱和限制了绕组上施加的伏秒数。变压器设计必须预测所有运行条件下的最大伏秒数，这必须同时包含最差情况下的瞬变和最大占空比以及最大输入电压。栅极驱动变压器设计中唯一一个放宽情况是稳压电源。
- 必须保留开关周期中很大一部分，以便重置单端应用（只工作在 B-H 平面的第一象限，例如正向转换器）中主电源变压器的磁芯。复位时间间隔可限制变压器的工作占空比。即使在单端栅极驱动变压器设计中，这基本上也不是问题，因为必须采用交流耦合，所以会使用双向磁化。

7.1 单端变压器耦合栅极驱动电路

这些栅极驱动电路与单输出 PWM 控制器结合使用，以驱动高侧开关。图 33 显示了基本电路。




图 33. 单端变压器耦合栅极驱动

耦合电容器必须与栅极驱动变压器的一次绕组串联，以便为磁化电感提供复位电压。如果没有电容器，绕组上就会形成一个取决于占空比的直流电压，并且变压器会饱和。

C_C 的直流电压 (V_C) 的形成与交流耦合直接驱动中所示的方法相同。公式 40 中还显示了耦合电容器电压的稳态值。

$$V_C = D \times V_{DRV} \quad (40)$$

与交流耦合直接驱动相似，实际的栅极驱动电压 V_C 会随占空比变化。此外，占空比的突然变化会激发由栅极驱动变压器和耦合电容器的磁化电感形成的 L-C 谐振环路。在大多数情况下，可通过插入一个与 C_C 串联的低阻值电阻器 (R_C) 来减小此 L-C 谐振。 R_C 的值由谐振电路的特性阻抗决定，并按公式 41 中指定。

$$R_C \geq 2 \times \sqrt{\frac{L_M}{C_C}} \quad (41)$$

请记住，公式 41 中定义的 R_C 值是包含 PWM 驱动器的输出阻抗的等效串联电阻。而且，还应考虑耦合电容器电压的临界阻尼响应可能需要不合理的高电阻值。这会限制栅极电流，最终限制主开关的开关速度。另一方面，欠阻尼响应可能导致谐振过程中在栅源极端子上出现不可接受的电压应力。

形成 V_C 的电流有两个分量：变压器的磁化电流以及主 MOSFET 栅极和源极之间连接的下拉电阻器中流动的电流。相应地，控制耦合电容器电压的调节速度的启动和瞬变时间常数体现了栅极驱动变压器的磁化电感的影响，可通过以下公式估算：

$$\tau = \frac{2 \times \pi \times f_{DRV} \times L_M \times R_{GS} \times C_C}{2 \times \pi \times f_{DRV} \times L_M + R_{GS}} \quad (42)$$

磁化电感对驱动器的净电流及其方向还有另一种明显的影响。图 34 强调了电路中流动的不同电流分量以及驱动器应提供的电流分量之和 I_{OUT} 。




图 34. 通过变压器耦合栅极驱动来驱动输出电流

请注意输出电流波形中的灰色阴影区域。输出驱动器处于低状态，这意味着它需要灌入电流。但由于磁化电流分量，驱动器实际上在拉电流。因此，输出必须通过变压器耦合栅极驱动来处理双向电流。如果驱动器不能承载双向电流，可能需要增加二极管。双极 MOSFET 驱动器是一个典型示例，在该示例中，需要在接地点和输出引脚之间连接肖特基二极管。类似情况还发生在不同占空比或电流分量值时驱动器处于高状态的过程中。解决此问题并避免在驱动器输出端增加二极管的一个简单方法是增加阻性电流分量以抵消磁化电流的影响。

当占空比较大时（如降压转换器），图 33 的电路不能提供足够的栅极驱动电压。耦合电容器电压与占空比成比例上升。相应地，关断期间的负偏置也会增加，而开启电压降低。在栅极驱动变压器的次级增加两个小分量可以防止这种情况。

图 35 显示了恢复栅极驱动脉冲的初始电压电平的常用技术。




图 35. 变压器耦合栅极驱动中的直流恢复电路

在此，使用二级耦合电容器 (C_{C2}) 和简单的钳位二极管 (D_{C2}) 来恢复变压器次级侧上的初始栅极驱动振幅。如果在主开关关断期间需要更大的负偏置，可以增加一个齐纳二极管，以类似于图 31 中所示的方式与该二极管串联，相对于交流耦合直接驱动解决方案。

7.1.1 计算耦合电容

计算耦合电容值的方法基于允许的最大纹波电压，稳态运行时经过该电容器的电荷量在之前的交流耦合电路中已经介绍过。 C_{C2} 的公式与直接耦合栅极驱动电路的公式相似。纹波电压有两个分量：一个与主 MOSFET 的总栅极电荷有关，另一个分量是由栅极下拉电阻器中的电流产生的：

$$C_{C2} = \frac{Q_G}{\Delta V_{C2}} + \frac{(V_{DRC} - V_{DC2,FW}) \times D_{MAX}}{\Delta V_{C2} \times R_{GS} \times f_{DRV}} \quad (43)$$

此表达式在开关最大开通时间（也就是最大占空比）时具有最大值。在初级侧耦合电容器中，栅极驱动变压器的磁化电流会产生更多纹波电压分量。其影响体现在公式 44 中，可使用该公式计算初级侧耦合电容值。

$$C_{C1} = \frac{Q_G}{\Delta V_{C1}} + \frac{(V_{DRV} - V_{DC2,FW}) \times D}{\Delta V_{C1} \times R_{GS} \times f_{DRV}} + \frac{V_{DRV} \times (D^2 - D^3)}{\Delta V_{C1} \times 4 \times L_M \times f_{DRV}^2} \quad (44)$$

可通过确定上述表达式的最大值找到可确保在所有运行条件下保持在目标纹波电压以下的最小电容。遗憾的是，在不同占空比下都可能出现最大值，具体取决于实际设计参数和分量值。在大多数实际解决方案中，它介于 $D = 0.6$ 至 $D = 0.8$ 的范围内。

还应注意，纹波电压之和 $\Delta V_{C1} + \Delta V_{C2}$ 出现在主 MOSFET 晶体管的栅极端子上。当在栅极端子上追求特定纹波电压或压降时，必须在两个耦合电容器之间进行分摊。

7.1.2 栅极驱动变压器设计

栅极驱动变压器的功能是跨大电势差传输接地参考栅极驱动脉冲，以适应浮动驱动实施。和所有变压器一样，它可用于整合电压调节，但是它很少用到。它用于驱动功率 MOSFET 的栅极所需的功耗较小，但会产生高峰值电流。栅极驱动变压器由作为 PWM 占空比的函数的可变脉宽驱动，是恒定振幅还是可变振幅取决于电路配置。在单端电路中，栅极驱动变压器采用交流耦合，磁化电感会遇到可变振幅脉冲。半桥应用等双端排列可通过恒定振幅信号驱动栅极驱动变压器。在所有情况下，栅极驱动变压器运行在 B-H 平面的第一和第三象限。

栅极驱动变压器的设计与电源变压器的设计非常相似。匝数比通常为 1，由于功率损耗所导致的温升通常可忽略。相应地，设计可从磁芯选择开始。栅极驱动变压器的典型磁芯形状包括环形、RM、P 或类似磁芯。磁芯材料采用具有高磁导率的铁氧体，可最大程度地提高磁化电感值，从而降低磁化电流。经验丰富的设计人员可以根据经验选择磁芯大小，也可以按照确定电源变压器设计中所需磁芯的方法通过面积乘积估算来确定。选定磁芯之后，一次绕组的匝数可通过公式 45 计算。

$$N_p = \frac{V_{TR} \times t}{\Delta B \times A_e}$$

其中

- V_{TR} 是一次绕组上的电压
- t 是脉冲持续时间
- ΔB 是 t 期间的峰间通量变化
- A_e 是所选磁芯的等效交叉部分

(45)

第一个任务是找到分子中的最大伏秒数。图 36 显示了作为转换器占空比的函数的单端和双端栅极驱动变压器的标准化伏秒数。




图 36. 栅极驱动变压器伏秒数与占空比

对于交流耦合电路，最差情况下 $D = 0.5$ ，在最大工作占空比下直接耦合达到峰值伏秒数。有趣的是，交流耦合可将最大稳态伏秒数减小四倍，因为在大占空比下，由于耦合电容器上形成电压，变压器电压成比例下降。

在 N_p 公式中，计算 ΔB 则要难得多。原因是在瞬态运行过程中存在磁通走漏。当输入电压或负载快速变化时，PWM 控制器相应地调节占空比。推导磁通走漏的准确定量结果非常困难。它取决于控制环路谐振和耦合网络（在它出现时）的时间常数。一般来说，较慢的环路响应和较快的时间常数倾向于减小磁通走漏。对于大多数设计来说，在最差稳态运行中需要在饱和通量密度和通量峰值之间达到三比一的裕度，以适应瞬态运行。

下一步是在磁芯的可用窗口区排列绕组。如前面所述，应最大程度减小泄漏电感，以避免变压器上的延时，并且必须控制交流导线电阻。在环形磁芯上，绕组应双线或三线绕制，具体取决于栅极驱动变压器中绕组的数量。对于罐形磁芯，每个绕组都应保持在单层内。一次绕组应位于距离中心柱最近的位置，然后是低侧绕组（如果使用的话），高侧绕组应位于距离中心柱最远的位置。罐形磁芯的这种排列可提供可接受的泄漏电感和最低的交流绕组电阻。而且，通常直接连接到电源接地的低侧绕组可针对浮动分量和电源接地间的容性电流提供控制（一次）绕组的自然屏蔽。

7.1.3 双用变压器耦合电路

在有些高侧开关应用中，高速栅极驱动 IC 的低输出阻抗和短传播延迟至关重要。图 37 和图 38 显示了两种完全不同的解决方案，用于在浮动应用中只使用一个变压器向常规低电压栅极驱动 IC 提供电力和控制。




图 38. 用一个变压器实现电力和控制传输

7.2 双端变压器耦合栅极驱动

在这些应用可直接获得双极性对称栅极驱动电压。在第一时钟周期内，OUTA 开启，在栅极驱动变压器的一次绕组上施加一个正电压。在接下来的时钟周期内，OUTB 开启相同时间（稳态运行），在磁化电感上提供极性相反的电压。在任何两个连续开关周期内对一次绕组上的电压求平均值会得到零伏。




图 39. 推挽式半桥栅极驱动

因此，推挽式栅极驱动电路中不需要交流耦合。

哪怕是由控制器中元件容差和偏移造成的少量不对称，都会让设计人员担心。可通过驱动器的输出阻抗或与变压器一次绕组串联的小电阻器来轻松补偿这些小偏差。占空比不均衡可导致变压器上形成较小的直流电流，从而在驱动电路的等效电阻上产生一个均衡电压。假定 PWM 输出有两个不同占空比 D_A 和 D_B ，磁化电感的直流电流电平由 公式 46 决定。

$$I_{DC} = \frac{V_{DRV}}{2 \times R_{EQV}} \times (D_A - D_B) \quad (46)$$

为了说明此问题的琐碎，假定 $D_A = 0.33$ 、 $D_B = 0.31$ （6% 的相对占空比差）、 $V_{DRV} = 12\text{ V}$ 且 $R_{EQV} = 5\Omega$ （它是一个低侧和一个高侧驱动器输出阻抗之和）。得到的 D_C 电流为 24mA，过度功率损耗仅为 3mW。

栅极驱动变压器的设计遵循本节中介绍的相同规则和流程。最大伏秒数由 V_{DRV} 和开关周期决定，因为推挽电路通常不受占空比限制。

必须提供最差情况下峰值通量密度和饱和通量密度之间的合适裕度（大约为 3:1）。

推挽式栅极驱动电路的独特应用如图 40 所示，可用于在相移调制全桥转换器中控制四个功率晶体管。




图 40. 推挽式半桥栅极驱动

由于采用相移调制技术，此功率级使用四个约为 50% 占空比的栅极驱动信号。每个桥臂中的两个 MOSFET 需要一个互补驱动波形，该波形可由相同栅极驱动变压器的两个输出绕组产生。虽然稳态占空比始终为 0.5，但改变两个互补脉冲序列之间的相位关系必须在占空比中存在一种不对称。因此，在瞬态运行过程中，PWM 输出不会为栅极驱动变压器产生常规的 50% 占空比信号。相应地，必须在变压器中构建安全裕度以应对瞬变过程中占空比不均衡的情况。

另一个要指出的有趣事实是，可以轻松整合局部关断电路，并且变压器次级侧经常需要使用该电路。栅极驱动变压器，更确切地说是变压器的泄漏电感对于快速变化的信号会表现出相对较高的阻抗。如果没有针对高速开关应用优化驱动器的下拉能力，电源电路的关断速度和 dv/dt 抗扰性会受到严重应用非常重要。

8 总结

前面所述的关于开关速度、 dv/dt 抗扰性、旁路规则等方面的每条注意事项均适用于所有电路，包括变压器耦合栅极驱动。由于这些主题互为基础，因此只重点介绍了特定电路的独特新属性。

本应用报告展示了一种为高速开关应用设计高性能栅极驱动电路的系统性应用非常重要。可通过以下分步核对表总结此过程：

- 在完成功率级设计并选择电源组件后，开始栅极驱动设计过程。
- 采集所有相关的工作参数。具体来说，包括基于应用要求的功率 MOSFET 的电压和电流应力、工作结温以及功率 MOSFET 周围外部电路相关的 dv/dt 和 di/dt 极限，这些参数通常由功率级的不同阻尼器或谐振电路决定。
- 估算用于描述实际应用电路中功率半导体的寄生分量值的所有器件参数。数据表中列出的值通常是在不现实的室温测试条件下产生中，必须相应地进行修正。这些参数包括器件电容、总栅极电荷、 $R_{DS(on)}$ 、阈值电压、米勒平坦区域电压、内部栅极网状电阻等。
- 应优先考虑以下要求：性能、印刷电路板大小、目标成本等。然后选择符合功率级拓扑的合适栅极驱动电流。
- 确定将用于为栅极驱动电路供电的偏置电压电平，并检查电压是否足以将 MOSFET 的 $R_{DS(on)}$ 降至最低。
- 根据目标上电 dv/dt 和所需的开通和关断开关速度，选择驱动器 IC、栅源极电阻值和串联栅极电阻 R_{GATE} 。
- 根据需要设计（或选择）栅极驱动变压器。
- 如果是交流耦合，计算耦合电容值。

- 检查启动和瞬态运行条件，尤其是在交流耦合栅极驱动电路中。
- 估算驱动器的 dv/dt 和 di/dt 能力，并将其与功率级确定的值进行比较。
- 根据需要增加一种关断电路，并计算可满足 dv/dt 和 di/dt 要求的分量值。
- 检查驱动器电路中所有元件的功率损耗。
- 计算旁路电容值。
- 优化印刷电路板布局，最大程度地减小寄生电感。
- 随时检查最终印刷电路板的栅极驱动波形，查看在栅源极端子和驱动器 IC 输出端有无过度振铃。
- 增加保护或根据需要更换栅极驱动电阻器以调整谐振电路。

在可靠的设计中，应针对最差情况对这些步骤进行评估，因为温升、瞬态电压和电流应力可以给驱动器的运行带来重大变化，最终影响功率 MOSFET 的开关性能。

当然，本文档中未介绍的栅极驱动实现还有很多。希望本文中介绍的原理和方法可以帮助读者了解和分析其他解决方案。如果读者希望在复杂的高速栅极驱动设计领域快速获取答案，请参阅附录 A 到 E，其中提供了不同计算的典型数字示例（研讨会 1400 主题 2 附录 A/F 估算数据表中的 MOSFET 参数）。研讨会 1400 主题 2 附录 A/F 估算数据表中的 MOSFET 参数中的附录 F 提供了针对有源钳位正向转换器的完整分步栅极驱动设计示例，该示例中采用电源接地和浮动栅极驱动电路。

9 参考文献

1. V. Barkhordarian, "Power MOSFET Basics", International Rectifier, Technical Paper
2. S. Clemente, et al., "Understanding HEXFET® Switching Performance", International Rectifier, Application Note 947
3. B. R. Pelly, "A New Gate Charge Factor Leads to Easy Drive Design for Power MOSFET Circuits", International Rectifier, Application Note 944A
4. "Understanding MOSFET Data", Supertex, DMOS Application Note AN-D15
5. K. Dierberger, "Gate Drive Design For Large Die MOSFETs", PCIM '93, reprinted as Advanced Power Technology, Application Note APT9302
6. D. Gillooly, "TC4426/27/28 System Design Practice", TelCom Semiconductor, Application Note 25
7. "Gate Drive Characteristics and Requirements for HEXFET®s", International Rectifier, Application Note AN-937
8. "TK75050 Smart MOSFET Driver Data Sheet", TOKO Power Conversion ICs Databook, Application Information Section
9. Adams, "Bootstrap Component Selection For Control IC's", International Rectifier, Design Tip DT 98-2
10. "HV Floating MOS-Gate Driver ICs", International Rectifier, Application Note INT978
11. C. Chey, J. Parry, "Managing Transients in Control IC Driven Power Stages" International Rectifier, Design Tip DT 97-3
12. "HIP408X Level Shifter Types", Harris Semiconductor
13. "IR2110 High and Low Side Driver" International Rectifier, Data Sheet No. PD- 6.011E
14. "Transformer-Isolated Gate Driver Provides Very Large Duty Cycle Ratios", International Rectifier, Application Note AN-950B
15. W. Andreyak, "Practical Considerations in Troubleshooting and Optimizing Power Supply Control Circuits and PCB Layout", Unitrode Corporation, Power Supply Design Seminar, SEM-1200, Topic 4
16. L. Spaziani, "A Study of MOSFET Performance in Processor Targeted Buck and Synchronous Buck Converters", HFPC Power Conversion Conference, 1996, pp 123-137
17. W. Andreyak, "Practical Considerations In High Performance MOSFET, IGBT and MCT Gate Drive Circuits", Unitrode Corporation, Application Note U-137
18. J. O'Connor, "Unique Chip Pair Simplifies Isolated High Side Switch Drive" Unitrode Corporation, Application Note U-127
19. D. Dalal, "Design Considerations for Active Clamp and Reset Technique", Unitrode Corporation, Power Supply Design Seminar SEM1100, Topic 3
20. E. Wittenbreder, "Zero voltage switching pulse width modulated power converters", U.S. Patent No. 5402329.
21. R. Erickson, "Lecture 20, The Transistor as a Switching Device", Power Electronics ECE579 Course Notes, Fall 1987, pg. 20-4 through 20-16.
22. R. Severns, J. Armijos, "MOSFET Electrical Characteristics," MOSPOWER Applications Handbook, Siliconix, Inc., 1984, pg. 3-1 through 3-8.
23. J. Bliss, "The MOSFET Turn-Off Device - A New Circuit Building Block," Motorola Semiconductor, Engineering Bulletin EB142, 1990.
24. [Seminar 1400 Topic 2 Appendix A/F Est MOSFET Parameters from the Data Sheet](#)

有关 TI 设计信息和资源的重要通知

德州仪器 (TI) 公司提供的技术、应用或其他设计建议、服务或信息，包括但不限于与评估模块有关的参考设计和材料（总称“TI 资源”），旨在帮助设计人员开发整合了 TI 产品的应用；如果您（个人，或如果是代表贵公司，则为贵公司）以任何方式下载、访问或使用了任何特定的 TI 资源，即表示贵方同意仅为该等目标，按照本通知的条款进行使用。

TI 所提供的 TI 资源，并未扩大或以其他方式修改 TI 对 TI 产品的公开适用的质保及质保免责声明；也未导致 TI 承担任何额外的义务或责任。TI 有权对其 TI 资源进行纠正、增强、改进和其他修改。

您理解并同意，在设计应用时应自行实施独立的分析、评价和判断，且应全权负责并确保应用的安全性，以及您的应用（包括应用中使用的 TI 产品）应符合所有适用的法律法规及其他相关要求。您就您的应用声明，您具备制订和实施下列保障措施所需的一切必要专业知识，能够 (1) 预见故障的危险后果，(2) 监视故障及其后果，以及 (3) 降低可能导致危险的故障几率并采取适当措施。您同意，在使用或分发包含 TI 产品的任何应用前，您将彻底测试该等应用和该等应用所用 TI 产品的功能而设计。除特定 TI 资源的公开文档中明确列出的测试外，TI 未进行任何其他测试。

您只有在为开发包含该等 TI 资源所列 TI 产品的应用时，才被授权使用、复制和修改任何相关单项 TI 资源。但并未依据禁止反言原则或其他法律授予您任何 TI 知识产权的任何其他明示或默示的许可，也未授予您 TI 或第三方的任何技术或知识产权的许可，该等产权包括但不限于任何专利权、版权、屏蔽作品权或与使用 TI 产品或服务的任何整合、机器制作、流程相关的其他知识产权。涉及或参考了第三方产品或服务的信息不构成使用此类产品或服务的许可或与其相关的保证或认可。使用 TI 资源可能需要您向第三方获得对该等第三方专利或其他知识产权的许可。

TI 资源系“按原样”提供。TI 兹免除对 TI 资源及其使用作出所有其他明确或默示的保证或陈述，包括但不限于对准确性或完整性、产权保证、无屡发故障保证，以及适销性、适合特定用途和不侵犯任何第三方知识产权的任何默认保证。

TI 不负责任何申索，包括但不限于因组合产品所致或与之有关的申索，也不为您辩护或赔偿，即使该等产品组合已列于 TI 资源或其他地方。对因 TI 资源或其使用引起或与之有关的任何实际的、直接的、特殊的、附带的、间接的、惩罚性的、偶发的、从属或惩戒性损害赔偿，不管 TI 是否获悉可能会产生上述损害赔偿，TI 概不负责。

您同意向 TI 及其代表全额赔偿因您不遵守本通知条款和条件而引起的任何损害、费用、损失和/或责任。

本通知适用于 TI 资源。另有其他条款适用于某些类型的材料、TI 产品和服务的使用和采购。这些条款包括但不限于适用于 TI 的半导体产品 (<http://www.ti.com/sc/docs/stdterms.htm>)、评估模块和样品 (<http://www.ti.com/sc/docs/sampters.htm>) 的标准条款。

邮寄地址：上海市浦东新区世纪大道 1568 号中建大厦 32 楼，邮政编码：200122
Copyright © 2018 德州仪器半导体技术（上海）有限公司

硬件开发笔记

MOS 防反保护

目录

前言	3
1、MOS 管基础知识回顾	3
2、单个 MOS 实现的防反	4
2.1 PMOS 实现防反	4
2.2 NMOS 实现防反	5
2.3 实现防反优化	5
3、双 MOS 实现的防反	6
3.1 PMOS 的背靠背连接	6
3.2、NMOS 的背靠背连接	7
3.3、MOS 管双向防反一个可行吗?	8

前言

本期主要分享关于 MOS 管的背靠背使用方法，具体分为 PMOS 和 NMOS。

主要包括四个部分：

- 1、MOS 管基础知识回顾；
- 2、单个 MOS 管防反原理分析，包括 NMOS 和 PMOS；
- 3、两个 MOS 管双向防反原理分析，包括 NMOS 和 PMOS；
- 4、为什么 MOS 管要背靠背两个一起用？一个不行吗？

1、MOS 管基础知识回顾

关于第一个问题 MOS 管的基础知识，简单说 3 点，不懂的可以自行去网上查阅。

- 1、MOS 管可以分为 NMOS 和 PMOS，如下图 1 所示。




图 1 MOS 分类及符号

- 2、当然有的电路符号中还会把 MOS 管的体二极管画出来，如下图 2 所示。其体二极管方向的判断方法如下：

对于 NMOS，体二极管由 S 极指向 D 极；

对于 PMOS，体二极管由 D 极指向 S 极；



图 2 MOS 管体二极管

3、MOS 管如何导通？

N 沟道： $U_G > U_S$ 时导通。（简单认为） $U_G = U_S$ 时截止；

P 沟道： $U_G < U_S$ 时导通。（简单认为） $U_G = U_S$ 时截止；


2、单个 MOS 实现的防反

采用 MOS 管防反接的好处在于压降很小，几乎可以忽略不计。现在的工艺可以把 MOS 管的内阻控制在几个 $m\Omega$ ，假设电流是 1A，那么导通压降只有几个 mV。

值得我们注意的是，MOS 管在防反接电路中应用相比与正常使用是反过来接的，因为我们需要利用 MOS 管寄生二极管先把电路导通，然后 MOS 才导通，有先后顺序。正常电路中作为开关器件的话是不希望寄生二极管导通的。


2.1 PMOS 实现防反

用 PMOS 时，上电瞬间 MOS 管的寄生二极管导通，电源与负载形成回路，所以 S 极电位就是 $V_{BAT} - 0.6V$ ，而 G 极电位是 0V，PMOS 管导通，把二极管短路。电源接反时：G 极是高电平，PMOS 管不导通。保护电路安全。




2.2 NMOS 实现防反

用 NMOS 时，没有反接时：上电瞬间 MOS 管的寄生二极管导通，电源与负载形成回路，所以 S 极电位就是 $V_{BAT}-0.6V$ ，而 G 极电位是 $0V$ ，NMOS 管导通，把二极管短路。电源接反时：G 极是高电平，寄生二极管不导通，G 极电平大于 S 极，NMOS 管不导通，起到保护电路的作用。



2.3 实现防反优化

优化方案的原理和上面的初步方案是一样的，就不赘述了。G 极增加了电阻分压和稳压二极管是为了保证 G 极和 S 极之间的压差，让 MOS 管能保持稳定打开状态。



3、双 MOS 实现的防反

3.1 PMOS 的背靠背连接

之前有分享过 PMOS 背靠背的使用方法和基本原理，如下图 3 所示，这个电路在电源管理、充电控制等很多应用中都可以见到，但是应该不少小伙伴还不清楚这是干啥用的？也不清楚为什么要用两个 PMOS 实现通断？今天我们简单聊聊。




图 3 PMOS 的背靠背连接

接下来我们分析一下其基本工作的原理：

当 KEY 输出为低电平时，Q1 的栅源电压 $V_{gs}=0$ ，Q1 不导通。因为 Q1 不导通，所以 Q2 的栅源之间电压相等，所以 Q2 也不导通，主回路（VIN→Q2→Q3→VOUT）不导通，所示 VOUT 没有输出。

当 KEY 输出为高电平时，Q1 的栅源电压 $V_{gs}>V_{gs}(th)$ ，Q1 导通。A 点电位变为低，Q2 因为有体二极管的原因，所以 B 点电压为 $V_{IN}-0.7$ ，所以对于 Q2 来说 $V_{gs}\approx 0-(V_{IN}-0.7)\approx 0.7-V_{IN}<V_{gs}(th)$ ，所以 Q2 导通，Q2 导通后导致 B 点电压变为 V_{IN} ，此时对于 Q3 来说，栅源电压 $V_{gs}\approx 0-V_{IN}\approx -V_{IN}<V_{gs}(th)$ ，所以 Q3 也导通，所以主回路（VIN→Q2→Q3→VOUT）导通，实现 VIN 到 VOUT 的输出。主要是利用 Q2 体二极管与控制信号构成的临时回路将 Q2 先打开，然后再将右侧的 Q3 打开。

电阻 R1 的作用，防止 MCU 无输出时，MOS 管误触发。

3.2、NMOS 的背靠背连接

有小伙伴私信问我，PMOS 背靠背连接可以，那么 NMOS 呢？下面我们根据下图 4 来分析两个 NMOS 背靠背连接时如何工作？




图 4 NMOS 的背靠背连接

当 A 点电压为高时，因为 Q3 体二极管的原因，有如下图 5 所示通路，此时 Q3 的栅源电压 >0 且大于 NMOS 的阈值电压，所以 Q3 导通，Q3 导通之后，将 Q2 的源极拉低，从而 Q2 的栅源电压 >0 且大于 NMOS 的阈值电压。所以 Q2 也导通，这就是 NMOS 背靠背时的导通过程，主要也是利用其体二极管与控制信号构成的临时回路将下管打开，然后再将上管打开。




图 5 高电平时控制回路

当 A 点电压为低时，Q2，Q3 均不导通，也不构成任何回路，因此，无法打开。

3.3、MOS 管双向防反一个可行吗？

我们要注意一下它的使用场合，两个 MOS 背靠背使用一般用在有电池充电的场合，主要是为了防止电流倒灌，如下图 6。单个 MOS 一般用在常规电路中某一路电源的通断场合，下面以 PMOS 控制某一路通断为例说明。




图 6 某电池充电芯片简化版原理图

5V_EN 为低时，三极管 Q5 截止，PMOS 的栅源之间压差为 0，Q3 截止，主回路（VDD_5V→Q3→VDD_SYS_5V）截止，电路无输出。

5V_EN 为高时，三极管 Q5 导通，PMOS 的栅源之间压差小于 0 且小于 PMOS 导通阈值电压，Q3 导通，主回路（VDD_5V→Q3→VDD_SYS_5V）形成通路。




图 7 单个 MOS 的控制电路

使用单个 MOS 控制时，存在 MOS 管关闭，输出电压通过体二极管回流到输入的情况，而使用两个 PMOS 背靠背连接，当 2 个 MOS 管关闭时，它们可以阻断两个方向电流的流通。




图 8 双 MOS 管反向电流保护

硬件开发笔记

保险丝




目录

1.1 保险丝	3
1.1.1 分类	3
1.1.2 PPTC 工作原理	3
1.1.2 PPTC 关键参数	4
1.1.2.1 保持电流(IH)	4
1.1.2.2 触发电流(IT)	4
1.1.2.3 额定电压	5
1.1.2.4 最大电流	5
1.1.2.5 最大动作时间(Trip)	5
1.1.2.6 静态电阻(R)	5
1.1.3 应用及选型	5
1.1.3.1 典型应用	5
1.1.3.2 注意项-IH	6
1.1.3.3 注意项-Vmax	6
1.1.3.4 注意项-降额使用	6
1.1.4 PPTC 特性测试	6
1.1.4.1 静态电阻 R 测试实验	6
1.1.4.2 Vmax 与 Imax 测试实验	6
1.1.4.3 实际使用测试实验	7
1.1.5 常见器件厂商	7
1.1.6 常见问题	7


1.1 保险丝

保险丝，又称**熔断器**、**熔丝**，是一种连接在电路上用以保护电路的元件，通常采用低熔点的铅锡合金、锌、铜、银的丝状或片状材料制成。当电路上电流过大时，使其中的金属线或片产生高温而熔断，导致开路而中断电流，以保护电路免于受到伤害。



1.1.1 分类

保险丝分为一次性保险丝和自恢复型保险丝两种。后文的讲解重点是自恢复型保险丝 PPTC。



1.1.2 PPTC 工作原理

PPTC (Polymer Positive Temperature Coefficient)，即聚合物正温度系数热敏电阻。PPTC 由高分子，基体材料及导电微粒组成。如下图 1 所示，当有异常过电流通过 PPTC 时，产生的热量（为 I^2R ）使高分子基体材料膨胀，包裹在高分子基体材料外的导电微粒会分开从而切断 PPTC 的导电通道使 PPTC 电阻上升，从而减小异常过电流。当异常过电流故障清除后，PPTC 高分子基体材料收缩至原来的形状重新将导电微粒联结起来，导电通道会恢复，PPTC 电阻又恢复到原来的低阻状态。上述过程可循环多次，其对应电阻随温度的变化曲线如下图 2 所示。




图 1 PPTC 工作原理图




图 2 PPTC 电阻温度曲线图

1.1.2 PPTC 关键参数

这里以自恢复保险丝 PPTC 为例来说明保险丝参数及选型。



1.1.2.1 保持电流(IH)

保持电流（Hold Current）IH：也叫最大不动作电流，即在规定的环境温度(优先 25℃)下，PPTC 始终保持其低电阻状态的最大电流。以 RXEF110 为例，它的保持电流是 1.1A。

Electrical Characteristics													(Cont'd)
Part Number	I _H	I _T	V _{MAX}		I _{MAX}		P _D Typ	Max Time-to-trip		R _{MIN}	R _{MAX}	R _{IMAX}	Lead Size (mm ² /AWG)
	(A)	(A)	(V _{DC})	(V _{AC} RMS)	(DC _{ADC})	(AC _{ARMS})	(W)	(A)	(s)	(Ω)	(Ω)	(Ω)	
RXEF – 72V													
RXEF020	0.20	0.40	72	72	40	40	0.41	1.00	2.2	1.83	2.75	4.40	0.205/24
RXEF025	0.25	0.50	72	72	40	40	0.45	1.25	2.5	1.25	1.95	3.00	0.205/24
RXEF030	0.30	0.60	72	72	40	40	0.49	1.50	3.0	0.88	1.33	2.10	0.205/24
RXEF040	0.40	0.80	72	72	40	40	0.56	2.00	3.8	0.55	0.86	1.29	0.205/24
RXEF050	0.50	1.00	72	72	40	40	0.77	2.50	4.0	0.50	0.77	1.17	0.205/24
RXEF065	0.65	1.30	72	72	40	40	0.88	3.25	5.3	0.31	0.48	0.72	0.205/24
RXEF075	0.75	1.50	72	72	40	40	0.92	3.75	6.3	0.25	0.40	0.60	0.205/24
RXEF090	0.90	1.80	72	72	40	40	0.99	4.50	7.2	0.20	0.31	0.47	0.205/24
RXEF110	1.10	2.20	72	72	40	40	1.50	5.50	8.2	0.15	0.25	0.38	0.520/20

1.1.2.2 触发电流(IT)

触发电流（Trip Current）IT：能使电阻值突然变大的最小电流，一般为保持电流的两倍，同样

以 RXEF110 为例，其触发电流为 2.2A。

1.1.2.3 额定电压

额定电压 (Rated Voltage) V_{max} : 在额定电流下能承受的不会损害 PPTC 器件本身的最大电压。

1.1.2.4 最大电流

最大电流 (Maximum Current) I_{max} : 在额定电压下能承受的不会损害 PPTC 器件本身的最大电流。

1.1.2.5 最大动作时间(Trip)

规定电流下的最大动作时间，同样以 RXEF110 为例，当通过 PPTC 的电流为 5.5A 时，PPTC 的动作时间应不大于 8.2s。

最大动作时间测试电路参考图如下，将 PPTC 放入试验箱中，试验箱的温度应保持规定值，箱内气流静止。每个 PPTC 分别连接到独立的恒流源上，电流预置到详细规定值 I_{trip} ，电流源的电压应低于 V_{max} 的 50%或详细规定的电压值。详细规定范围内，测量动作时间，它定义为试验开始到电流降到规定值的 50%时所经历的时间。

1.1.2.6 静态电阻(R)

在不加电情况下的静态电阻最小值 R_{min} 和最大值 R_{max} ，器件的实践值在该范围之内，即 $R_{min} \leq R \leq R_{max}$ 。


R_{min} ，在焊接前所测 PPTC 两端的最小电阻。

R_{lmax} ，PPTC 动作或焊接后，在规定条件下所测的最大电阻值。


R_{min} 和 R_{lmax} 可采用万用表或 LCR 进行测量。

1.1.3 应用及选型


1.1.3.1 典型应用




直流电源保护



I/O 接口保护



电机保护



通讯接口保护

1.1.3.2 注意项-IH

PPTC 的维持电流定义为 PPTC 的最大不动作电流（维持电流），即在规定的环境温度（优先 25℃）下，PPTC 始终保持其低电阻态的最大电流。在选型时自恢复保险丝的维持电流应大于线路的正常工作电流，否则会影响线路正常工作。IH 选的太低，PPTC 会误动作，阻值会变大影响 PPTC 的使用寿命及线路的正常工作。IH 也不能选的太大，否则当异常过电流发生时 PPTC 动作电流较大，反应时间较慢，在要求的保护电流下没有动作或动作的较慢，达不到预期的保护效果。

1.1.3.3 注意项-Vmax

Vmax 应大于或等于被保护线路的工作电压，否则容易导致 PPTC 失效。当 PPTC 处于保护状态，即高电阻状态时，被保护电路的系统电压会加在 PPTC 的两端，PPTC 应有足够的承受能力，否则故障电流排除后 PPTC 将难以恢复到初始的低阻状态，对 PPTC 的使用寿命有影响。

1.1.3.4 注意项-降额使用

PPTC 对环境温度较敏感，在较高的环境温度下，PPTC 的 IH 要降额选取，具体可参考规格书。

1.1.4 PPTC 特性测试


1.1.4.1 静态电阻 R 测试实验

将试验样品放置于规定温度及条件的试验箱内，将 PPTC 分别连接到恒流源或恒压源上，并将电流值预置到规定的 Ihold，且电压限制在 Vmax 的 90%，在详细规范的规定时间结束后测量 PPTC 的两端电压并记录之，PPTC 不应进入动作状态。以规格书判定，一般在 Ihold 下加电保持 1h，过程中保持电流不变，复测零功率电阻 R，R 应满足 $R_{min} \leq R \leq R_{lmax}$ 。测试电路如下

1.1.4.2 Vmax 与 Imax 测试实验


Vmax 与 Imax 测试电路如下图所示，如果电压施加缓慢、则串联电阻 Rs 可以忽略。PPTC 的放置应使任何一个 PPTC 的温度不会明显地影响另一个 PPTC 的温度的试验箱内，在 PPTC 上不应过分

地通风。经过 PPTC 的电压应为最大电压，施加规定时间的 V_{max} 或 I_{max} 电压后，在规定的条件下复测 PPTC 的阻值应在规定的范围内。



1.1.4.3 实际使用测试实验

根据测试 PPTC 不同负载电流下的阻值的大小绘制出如下图曲线图，通过这张图我们可以看出 PPTC 的冷态电阻 (零电流时候的阻值)，保持电流和动作电流。动作电流即图中 PPTC 的电阻值开始出现明显增大的时刻对应的电流。其电流值的一半通常我们定义为保持电流。



根据实际测试数据可知，PPTC 在室温 $25^{\circ}C$ 下通过 $2.2A$ 左右负载电流时，经过 $100s$ 左右启动保护，断开后级电路。PPTC 动作过程中刚开始的时候热量在积累比较慢，此时对应的电阻变化也比较慢，后面随着热量的积累，速度会比较快。一些对保护时间有及时性要求的产品不建议用 PPTC，整个动作过程比较慢。

1.1.5 常见器件厂商

聚鼎、旭程电子、HOLLY、Brightking、Littelfuse(美国力特)、RUILON(瑞隆源)、Bourns。

1.1.6 常见问题

硬件开发笔记

二极管



目录

1.1.1 结构和电路符号	3
1.1.2 分类	3
1.1.3 工作原理	4
1.1.3 参数	4
1.1.3.1 最大整流电流 I_F	4
1.1.3.2 最高反向工作电压	4
1.1.3.3 反向电流 I_R	4
1.1.3.4 最高工作频率 f_M	4
1.1.3.5 反向回复时间 T_{rr}	4
1.1.3.6 最大功率 P	4
1.1.3.7 结电容(C_j)	5
1.1.4 应用及选型	5
1.1.4.1 防反作用	5
1.1.4.2 整流作用	5
1.1.4.3 稳压作用	6
1.1.4.4 续流作用	6
1.1.4.5 检波作用	7
1.1.4.6 倍压作用	7
1.1.4.7 信号输入检测作用	8
1.1.4.8 电压钳位作用	8
1.1.4.9 二极管与门	9
1.1.4.10 二极管或门	10
1.1.4.11 包络线检测作用	10
1.1.5 二极管几个特别的曲线	11
1.1.5.1 正向特性	11
1.1.5.2 反向特性	11
1.1.5.3 正向电流降额曲线	12
1.1.5.4 结电容 C_j	12
1.1.5.5 伏安特性曲线	12
1.1.6 常见器件厂商	13
1.1.7 失效模型	13
1.1.7.1 快恢复二极管失效模式-电压击穿	14
1.1.7.2 快恢复二极管失效模式-电流击穿	14
1.1.7.3 其他失效模式	15

Forward Direction


Anode (A)  Cathode (K)

Marking of cathode

A 3D perspective view of a 3-pin package. An arrow points from the text 'Marking of cathode' to the cathode pin, which is the middle pin on the right side of the package.[illegible]

1.1.3 工作原理

二极管具有两个端子，阳极和阴极。电流是否流动取决于施加于这些端子的电压方向。该操作叫做整流，也是二极管的基本操作。电流可从阳极流至阴极（正向）。相反，电流不能从阴极流至阳极（反向）。



1.1.3 参数

这里以贴片电阻为例来说明电阻参数及选型。

1.1.3.1 最大整流电流 I_F

指二极管长期运行时，允许通过管子的最大正向平均电流。 I_F 的数值由二极管允许的温升所限定。使用时，管子的平均电流不得超过此值，否则可能使二极管过热损坏。

1.1.3.2 最高反向工作电压

工作时，加在二极管两端的反向电压不得超过此值，否则二极管可能被击穿，通常将击穿电压 U_{BR} 的一半定为 U_R 。

1.1.3.3 反向电流 I_R

I_R 指的是在室温条件下，在二极管两端加上规定的反向电压时，流过管子的反向电流。通常希望 I_R 越小越好。反向电流越小，说明二极管的单向导电性越好。此外，由于反向电流是由少数载流子形成，所以 I_R 受温度影响很大。

1.1.3.4 最高工作频率 f_M

工作频率主要决定于 PN 结的大小，结电容越大，则二极管允许的最高工作频率越低。

1.1.3.5 反向回复时间 T_{rr}

当工作电压从正向电压变成反向电压时，二极管工作的理想情况是电流能瞬时截止。实际上，一般要延迟一点点时间。决定电流截止延时的量，就是反向恢复时间。虽然它直接影响二极管的开关速度，但不一定说这个值小就好。也即当二极管由导通突然反向时，反向电流由很大衰减到接近 I_R 时所需要的时间。大功率开关管工作在高频开关状态时，此项指标至为重要。

1.1.3.6 最大功率 P

二极管中有电流流过，就会发热，而使自身温度升高。最大功率 P 为功率的最大值。具体讲就是加在二极管两端的电压乘以流过的电流。这个极限参数对稳压二极管，可变电阻二极管显得特别重要。

1.1.3.7 结电容(Cj)

二极管的 PN 结里有电荷存在，其电荷量的多少是受外加电压影响的，当外加电压改变时，PN 结里面电荷量也随之改变，这种现象与电容的作用很相似，称之为二极管的结电容，用 Cj 表示。Cj 是在特定的 VR 反向电压下测量的，随着 VR 的上升，Cj 值会减小。

以 TSC 的 ES2BF5H - ES2JF5H 规格书的 Cj 为例子进行说明：


电气规格(TA = 25℃ 除非另有注释)						
参数		条件	符号	典型值	最大值	单位
结电容	ES2BF5H ES2JF5H	1MHz, VR = 4.0V	Cj	28	-	pF

1.1.4 应用及选型

二极管主要用在防反、整流、稳压、续流、检波、倍压、输入检测、钳位、包络线检测。

1.1.4.1 防反作用






在主回路中，串联一个二极管，是利用二极管的单向导电的特性，实现了最简单可靠的低成本防反接功能电路。这种低成本方案一般在小电流的场合，类似小玩具等。因为二极管导通会有一个 0.7V（硅管）的导通压降，如果实际电流很大的话，那么就会产生一个热损耗，会导致发热。而且如果反接的电压很大的话，超过反向截止电压，也会击穿二极管本身，导致二极管失效，起不到防反接的功能，从而不能起到保护后级电路的作用了。



1.1.4.2 整流作用


整流电路的作用是将交流降压电路输出的电压较低的交流电转换成单向脉动性直流电，这就是交流电的整流过程，整流电路主要由整流二极管组成。经过整流电路之后的电压已经不是交流电压，而是一种含有直流电压和交流电压的混合电压，习惯上称单向脉动性直流电压。

	全波整流	半波整流
--	------	------

电路结构		
输入电压波形		
整流后的电压波形		
整流平滑后的电压波形		


1.1.4.3 稳压作用

具备稳压作用的二极管叫做稳压二极管，英文名称 Zener diode，又叫齐纳二极管。利用 PN 结反向击穿状态，其电流可在很大范围内变化而电压基本不变，其基本电路结构如下图所示。




1.1.4.4 续流作用

续流二极管都是并联在线圈（感性元器件）的两端，线圈在通过电流时，会在其两端产生感应电动势。当电流消失时，其感应电动势会对电路中的原件产生反向电压。当反向电压高于原件的反向击穿电压时，会把原件如三极管，等造成损坏。续流二极管并联在线 两端，当流过线圈中的电流消失时，线圈产生的感应电动势通过二极管和线圈构成的回路做功而消耗掉。从而保护了电路中的其它原件的安全。常见的电路结构如下




又或者 BUCK 芯片电路中的二极管



1.1.4.5 检波作用

峰值检波电路是对输入信号幅值的最大值进行检测，其工作原理是：当输入电压幅度大于二极管正向电压时，二极管导通，输出电压加在电容 C1 上，电容两端充电完毕，当输入电压幅值低于先前输入电压幅值时，二极管处于反偏截止状态，此时，电容两端的电压基本保持不变；若再输入信号，输入电压幅度必须高于此时电容两端的电压（即加在二极管的正向电压），二极管才能导通。




1.1.4.6 倍压作用


下图是一个 2 倍压电路原理图，其工作过程大概分析如下：

电源负半周时，二极管 D1 导通，D2 截止，电流从电源下端流出经过 D1，C1 回到电源，因此电容 C1 右正左负，如下图中红色箭头。

电源正半周时，电容 C1 上的电压叠加电源电压，使二极管 D2 导通，二极管 D1 截止，电容 C2 上正下负，峰值电压可达 2 倍电源的峰值电压，即实现二倍压，该半周期时电流走向如下图中桔色箭头所示。




1.1.4.7 信号输入检测作用




1.1.4.8 电压钳位作用

在一些 ADC 检测电路中会用两个二极管进行钳位保护，原理很简单，0.7V 为 D1 和 D2 的导通压降，Vin 进来的电压大于等于 3.3V+0.7V 时，D35 导通，Vout 会被钳位在 4V；Vin 小于等于-0.7V 时，Vout 被钳位在-0.7V 左右。



1.1.4.9 二极管与门



如图：为二极管与门电路， $V_{CC} = 10V$ ，假设 $3V$ 及以上代表高电平， 0.7 及以下代表低电平， u_Y 代表输出。

工作原理：


1、 $u_A = u_B = 0V$ 时， D_1, D_2 正偏，两个二极管均会导通，此时 u_Y 点电压即为二极管导通电压，也就是 D_1, D_2 导通电压 $0.7V$ 。

2、当 u_A, u_B 一高一低时，不妨假设 $u_A = 0V, u_B = 3V$ ，粗看起来，两个二极管都应该导通，因为他们的阳极都通过电阻 R_0 接到了 $V_{CC} = 10V$ 。但是，由于 u_A, u_B 电平不同，当 D_1 导通后，使 $u_Y = u_A + u_{D1} = 0.7V$ 导致 $u_{D2} = u_Y - u_B = (0.7 - 3) = -2.3V$ ，二极管 D_2 承受的是反向电压，因此截止。因此 $u_Y = 0.7V$

3、 $u_A = u_B = 3V$ ，这个情况很好理解， D_1, D_2 都会正偏， $u_Y = 3.7V$ 。

u_A/V	真值表 A	u_B/V	真值表 B	u_Y/V	真值表 Y
0	0	0	0	0.7	0
0	0	3	1	0.7	0
3	1	0	0	0.7	0
3	1	3	1	3.7	1

1.1.4.10 二极管或门




如图：为二极管与门电路， $V_{ss} = 0V$ ，假设 $2V$ 及以上代表高电平， 0.7 及以下代表低电平， u_Y 代表输出。

- 1、 $u_A = u_B = 0V$ 时， D_1, D_2 都截止，此时 $u_Y = -0.7V$
- 2、当 u_A, u_B 一高一低时，不妨假设 $u_A = 3V, u_B = 0V$ ，此时 D_1 导通，使 $u_Y = u_A - u_{D1} = 2.3V$ 导致 $u_{D2} = u_Y - u_B = (0 - 2.3) = -2.3V$ ，二极管 D_2 承受的是反向电压，因此截止。因此 $u_Y = 2.3V$
- 3、 $u_A = u_B = 3V$ ，这个情况很好理解， D_1, D_2 都会正偏， $u_Y = 2.3V$ 。

u_A/V	真值表 A	u_B/V	真值表 B	u_Y/V	真值表 Y
0	0	0	0	-0.7	0
0	0	3	1	2.3	1
3	1	0	0	2.3	1
3	1	3	1	2.3	1

1.1.4.11 包络线检测作用


电路结构如下所示，设计要点是 RC 的时间常数需远大于载频的周期，又要远小于调制信号的周期。设计细节请参考[二极管检波电路设计与分析实例](#)



1.1.5 二极管几个特别的曲线

1.1.5.1 正向特性


曲线表示不同 I_F 条件下的 V_F 值， V_F 为负温度系数。 V_F 会随着温度的升高而降低，如下图。



瞬时正向压降 V_F 与瞬时正向电流 I_F 的关系曲线

1.1.5.2 反向特性


曲线表示在不同 V_R 条件下的 I_R 值，而 I_R 为正温度系数。 I_R 会随着温度的升高而升高。如下图



瞬时反向电压 V_R 与瞬时反向电流 I_R 的关系曲线

1. 1. 5. 3 正向电流降额曲线


曲线描述了器件 $I_F(AV)$ 随着温度的升高而降低，直到器件的最大结温。曲线如下图所示。



正向平均电流与温度的关系曲线

1. 1. 5. 4 结电容 C_j

曲线描述了器件结电容在不同 V_R 条件下的变化值，它会随着反向电压的增加而降低，如下图所示。




结电容 C_j 与反向电压的关系

1. 1. 5. 5 伏安特性曲线

(1) 在正偏时，当偏置电压很小时，电流几乎为 0。当偏置电压增大到一定阈值后（图中为 0.7V 左右），电流开始极快地以指数级增长（毫安级）。

(2) 在反偏时，反向饱和电流维持一个很小值（微安级），不随反偏电压变化。但是当反偏电压达到反向峰值电压时，二极管反向击穿，反向电流急速增长。




1.1.6 常见器件厂商

Microsemi (美高森美)、VISHAY (威世)、Littelfuse (美国力特)、Taiwan Semiconductor (台湾半导体)、onsemi (安森美)、Nexperia (安世)、DIODES (美台)、Comchip Technology (典琦)、MCC (美微科)、YANGJIE (扬杰)、晶导微电子、Brightking (台湾君耀)、BOURNS、PANJIT (强茂)、ST (意法半导体)、EVERLIGHT (台湾亿光)、LGE (鲁光)、MDD、ROHM (罗姆)、CJ (江苏长电/长晶)、GOODWORK (固得沃克)、SEMTECH、SHIKUES (时科)、FMS (台湾美丽微)、LRC (乐山无线电)、DOWO (东沃)、ST (先科)、Infineon (英飞凌)、YFW 佑风微、SMC (桑德斯)、BORN 伯恩半导体、AnBon (台湾安邦)、RUILON (瑞隆源)、OSRAM、Sikor (萨科微)、TWGMC (台湾迪嘉)、Central (中环)、PINGWEI (平伟)、JSMSEMI (杰盛微)、TOGIALED (台湾统佳)、YONGYUTAI (永裕泰)、TC (德昌)、SUNMATE (森美特)、Wurth (伍尔特)、WeEn (瑞能)、迪一、HONGLITRONIC (鸿利光电)、CBI (创基)、LITEON (台湾光宝)、PARALIGHT (台湾光鼎)、MSKSEMI (美森科)、GOOD-ARK (固锝)、TKS (兴勤)、MEIHUA (美华)、Hottech (合科泰)、BLUE ROCKET (蓝箭)、YFSEMI (江苏佑风微)、DIOTEC (德欧泰克)、TUOZHAN (拓展光电)、SOCAY (硕凯)、High Diode (海德)、FTR (乔光电子)、星海、JJW (捷捷微)、HVDIODE (鞍山术立)、UMW (友台半导体)、Prisemi 芯导

1.1.7 失效模型

举几个二极管失效的例子

1.1.7.1 快恢复二极管失效模式-电压击穿



位置：基本上出现在芯片边角；


原因：线路中出现了超过器件击穿电压的尖峰电压，器件没挺住，这种失效在肖特基中极为普遍；

解决措施：

a、客户改进吸收电路，把经过器件的尖峰电压降下来；

b、提高器件的雪崩耐量(UIS)；

1.1.7.2 快恢复二极管失效模式-电流击穿



位置：芯片中部；

原因：过热；


解决措施：

a、并联应用要解决均流效应；


b、留有足够的电流余量；

1.1.7.3 其他失效模式


开路、短路、烧毁、漏电、功能失效、电参数漂移、非稳定失效等




发光二极管开路失效



二极管短路失效（金属迁移）



漏电失效（静电失效）



烧毁失效

GigaDevice Semiconductor Inc.

提高 **ADC** 采样精度的方法

应用笔记

AN059

目录

目录.....	1
图索引	2
表索引	3
1. 前言.....	4
1.1. ADC 简介.....	4
1.2. ADC 的性能指标.....	5
1.3. ADC 采样过程中的理论分析.....	8
2. 提高采样精度的几种方法	11
2.1. MCU 供电电源	11
2.2. 引脚电容设置	12
2.3. ADC 参考电压设置的影响	13
2.4. IO 口引入超范围电压的影响	13
2.5. 信号源输入电阻的影响	13
2.6. 软件提高 ADC 的采样精度	17
3. 版本历史	19

图索引

图 1-1. ADC 采样基本框图	4
图 1-2. ADC 采样阶段单位阶跃响应	5
图 1-3. 偏置误差	5
图 1-4. 增益误差	6
图 1-5. 微分非线性误差	6
图 1-6. 积分非线性误差	7
图 1-6. ADC 采样信号 FFT 频谱图	7
图 1-7. 添加外部电容 C_{IN} 的 ADC 采样框图	9
图 1-8. 采样过程电压变化图	9
图 2-1. V_{REF+} 串联磁珠图	12
图 2-2. 引脚电容设置图	12
图 2-3. C_{IN} 电压波形图	14
图 2-4. 锂电池电压采样电路	14
图 2-5. 采样间隔时间不足理论参考图	16
图 2-6. 采样间隔时间不足实际参考图	16

表索引

表 2-1. $f_{\text{ADC}}=14\text{MHz}$ 采样周期与外部输入阻抗关系	15
表 2-2. N 和 M 的最大输出值（灰色部分表示截断）	17
表 3-1. 版本历史	19

1. 前言

GD32 MCU 嵌入了数个（个数取决于选型）SAR ADC，通过这个模块，能够灵活方便的将模拟信号转化为数字信号。ADC 的精度不仅受自身设计与工艺因素的影响，也会受到多种外部因素的影响，想要在实际应用中达到标称的精度，需要在软件配置端与外围电路的设计上给与足够的重视。本应用笔记给出了 SAR ADC 的基本工作原理、常见指标参数以及改善 ADC 采样精度的几个方向与手段，以获得 ADC 的最佳精度。

1.1. ADC 简介

ADC 转换包括采样、保持、量化、编码四个步骤。采样阶段需要在规定的采样时间内将外部信号的电压完整无误的采样到 ADC 的采样电容上，即在采样开关 SW 关闭的过程中，外部输入信号通过外部的输入电阻 R_{AIN} 和以及 ADC 采样电阻 R_{ADC} 对采样电容 C_{ADC} 充电。如[图 1-1. ADC 采样基本框图](#)所示，每次采样过程可以简化为外部信号通过输入阻抗以及采样电阻对采样电容的充电（即采样电容零状态的单位阶跃响应）如[图 1-2. ADC 采样阶段单位阶跃响应](#)所示。当采样时间结束后，采样误差表示为采样电容上的电压与信号源上的电压差值。在一次理想的采样过程中，这个电压差值应该保持在 0.5LSB 以内（LSB 为 SAR ADC 的最小的电压分辨率， 0.5LSB 为 SAR ADC 的量化误差）。

量化阶段，将采样开关 SW 打开，然后由 ADC 时钟驱动，基于切换电容技术，将 ADC 采样电容上的电压逐次与不同权重的参考电压做比较，逐位确定 N 位数据每一位上的值（N 为 ADC 的采样位数），然后编码输出数字码值。在量化过程中，参考电压 V_{REF+} 需要对切换电容网络进行充电。 V_{REF+} 基准需要在量化过程中保持稳定。

图1-1. ADC采样基本框图





图1-2. ADC采样阶段单位阶跃响应



1.2. ADC 的性能指标


评估 ADC 性能的好坏通常有两类指标，一种为静态性能参数，一种为动态性能参数。在这里先介绍这几种参数的定义。

在静态性能参数中，主要有以下几种：

■ 偏置误差(Offset error)

ADC 的偏置误差定义为第一个码字转换（从 0x00 到 0x01）所对应的实际电压偏离理想电压位置的差值。如 [图1-3. 偏置误差](#)所示。


图1-3. 偏置误差



■ 增益误差 (Gain Error)

ADC 的增益误差是指最后一次码字转换中实际转换与理想转换点电压之间（对于 12bit ADC 来说，即从 0xFFE 到 0xFFF）的差值。如[图 1-4. 增益误差](#)所示。


图1-4. 增益误差



■ 微分非线性误差 (DNL)

微分非线性误差定义为实际量化台阶宽度与对应于 1LSB 的理想电压值之间的差异。指每一个码字宽度偏离理想的 1LSB 的程度。计算方法为每个码字模拟量的宽度减去一个 LSB 的值，当码字宽度大于一个 LSB 宽度时，DNL 为正值，反之，DNL 为负值。如[图 1-5. 微分非线性误差](#)所示。


图1-5. 微分非线性误差



■ 积分非线性误差 (INL)

积分非线性误差是指一个码字的实际输入点与传输函数线上理想输入之间的偏移。传输函数线可以定义为第一次实际转换与最后一次实际转换所连接的线，即 ADC 的偏置和增益误差点之间的一条直线。如 [图1-6. 积分非线性误差](#)所示。


图1-6. 积分非线性误差



在精密信号链系统中，对于 ADC 来说，往往关注的主要是 ADC 的静态特性参数。然而对于采样率达到 MSPS 的 SAR ADC 而言，有时也会用于采样频率较快的交流信号，因此对于交流输入信号的真实复现也尤为重要，在这种场景中，我们更关注信号中的频域特性。一些动态特性参数也需关注，主要包括下面几种，通常需要借助对采样信号的 FFT 变换来分析频域特性。

以下为 ADC 采样一组周期信号，并进行 FFT 分析后的典型频谱，如 [图1-7. ADC 采样信号 FFT 频谱图](#)所示。

图1-7. ADC采样信号FFT频谱图



■ 信噪比（SNR）

信噪比代表了频谱中信号的有效值和噪声的有效值之间的比值。然后取对数，再乘以 20，从而得到 dB 形式的 SNR 的值。

■ SNDR（信纳比）

信纳比代表了频谱中信号功率的有效值比上噪声加上所有谐波分量的功率之和。因此从定义上看，信纳比是必然会小于信噪比的。

■ ENOB（有效位数）

在许多应用场合，惯于使用有效位数来描述 ADC 的性能。ENOB 通常使用信纳比来计算。如下公式（1-1）：

$$\text{ENOB} = \frac{(\text{SINAD} - 1.76)}{6.02} \quad (1-1)$$

■ THD（总谐波系数）

总谐波系数表述基波信号的有效值与所有谐波的有效值之和的比值。

1.3. ADC 采样过程中的理论分析

针对 SAR ADC 工作时的模型，根据电路理论，计算系统零状态的单位阶跃响应，见下公式（1-2）：

$$V_{C(t)} = V_{\text{AIN}} * \left(1 - e^{-\frac{t}{\tau}}\right) \quad (1-2)$$

其中 τ 为上述电路中的时间常数，为 $(R_{\text{AIN}} + R_{\text{ADC}}) * C_{\text{ADC}}$ ， R_{ADC} 与 C_{ADC} 这两项参数在数据手册中可以查询到；

对于 ADC 的采样精度误差，我们按照量化误差，给定一个最大误差值 0.5LSB ，因此，如果需要在给定的采样周期内，满足采样误差的要求，于是对于信号的输入阻抗有了一定的要求，见下公式（1-3）

$$V_{\text{AIN}} - V_{C(t)} = \frac{\text{LSB}}{2} = \frac{1}{2} * \frac{V_{\text{REF}}}{2^N} \quad (1-3)$$

公式（1-3）中 N 为 ADC 的转换位数， V_{REF} 为满量程电压，将公式（1-2）带入公式（1-3），可以得到公式（1-4）

$$R_{\text{AINmax}} = \frac{T_s}{f_{\text{ADC}} * C_{\text{ADC}} * \ln(2^{N+1})} - R_{\text{ADC}} \quad (1-4)$$

其中 T_s 为软件中配置的 ADC 采样周期。

显然，在 ADC 时钟频率 f_{ADC} 一定的情况下，不同的采样周期会对应一个 R_{AINmax} ，外部输入信号的输出阻抗也必须小于这个 R_{AINmax} ，否则会引起采样精度误差大于 0.5LSB 。


基于以上讨论，对于 SAR ADC，在设计其外围电路时首先考虑的是采样时间以及外部信号源

内阻，如果忽略这些基本参数，则采样结果很难达到理想的精度。

以上讨论的是 SAR ADC 最基本的工作情况。

然而在实际情况中来，我们通常会在信号源与 ADC 接口之间添加一个 RC 滤波器，用来限制到达 ADC 输入端的信号带外噪声，以获得更精准的采样结果。其等效图如下图所示，信号源在进入 ADC 通道前先经过一个等效输入阻抗（将信号源阻抗与 RC 滤波器电阻作为 R_{AIN} ），再经过一个对地电容 C_{IN} ，如下图所示：

图1-8. 添加外部电容 C_{IN} 的ADC采样框图




前面电路公式的前提是电路是从零状态开始响应，即 C_{ADC} 的初始电压为 0，但实际采样过程中采样电容上的初始电压并不为 0，这个电压的取值与具体的 ADC 输入结构有关。在 SAR ADC 的充电再分配结构中，如果使用了预采样电路，则该电压的值可能等于 V_{REF+} 或者 GND。在某些特殊情况下。为了降低电容上的电压应力，经特殊设计，该初始电压可以被设定为 $1/2V_{REF+}$ ，在连续以及扫描模式采样时，该初始电压可能等于上一个采样通道的信号电压。

通常而言，信号的输入阻抗 R_{AIN} 会显著大于 ADC 的采样电阻 R_{ADC} ，因此在 ADC 的采样开关 SW 闭合时，输入电容与采样电容上电压与时间的关系可如下图所示：

可以将开关 SW 闭合后的时间段简化分为两个部分，即 T1 时间段与 T2 时间段。

图1-9. 采样过程电压变化图



设 α 为输入电容 C_{IN} 与 C_{ADC} 的电容容量比值。

假定采样电容 C_{ADC} 初始电压为 $V_{CADC(0)}$ ，在 T_1 时间段内，输入电容的电荷通过 ADC 采样电阻流向 ADC 采样电容，最终达到一个稳定值，此时，不再有能量转移。

根据电荷重分配可得经过 T_1 时间段后 C_{IN} 与 C_{ADC} 平衡后的电压如公式（1-5）以及电压变化量如公式（1-6）：

$$V_{CX0} = \left(\frac{\alpha}{\alpha+1} V_{Cin(0)} + \frac{1}{\alpha+1} V_{Cadc(0)} \right) \quad (1-5)$$

$$\Delta V = \frac{1}{\alpha+1} (V_{Cin(0)} - V_{Cadc(0)}) \quad (1-6)$$

容易得出，输入电容与采样电容的比值越大，产生的电压降落（或电压尖峰，取决于采样开关闭合前采样电容上的初始电压与外部输入电容上的电压）的幅值越小。

在 T_2 时间段内，输入电容与采样电容上的电压已经相等，电路实际上可等效为输入信号源通过信号的输出阻抗对采样电容与输入电容并联的充电。

由电路理论知识：

在 T_2 时间段内，采样电容上的电压如公式（1-7）所示：

$$V_{Cadc(t)} = V_{cin(t)} = (V_{IN} - V_{CX0}) \left(1 - e^{-\frac{t}{\tau_2}} \right) + V_{CX0} \quad (1-7)$$

其中 τ_2 为 T_2 阶段的时间常数，为 $(R_{AIN} + R_{ADC}) * (C_{ADC} + C_{IN})$ 。

在采样结束，我们同样需要采样电容上的实际电压与输入信号电压的差值小于 $1/2LSB$ ，带入相关公式，可得如下结果公式（1-8）：

$$R_{AINmax} = \frac{T_s}{f_{ADC} * (C_{ADC} + C_{IN}) * \ln \left(\frac{(V_{IN} - V_{Cadc(0)})^{N+1}}{(1+\alpha)^N V_{REF}} \right)} - R_{ADC} \quad (1-8)$$

其中， V_{REF} 为满量程电压。

从公式中我们能发现，当 $V_{IN} = V_{REF}$ ， $C_{IN} = 0$ ， $V_{CADC} = 0$ 时，则输入阻抗的要求与前述简单情况一致。在信号与 ADC 输入端中间添加 RC 滤波器后，对于采样时间和信号输入电阻的要求会更高。

2. 提高采样精度的几种方法

基于 SAR ADC 的几个工作流程，需要保证在每个流程都不引入导致误差的可能性，我们从以下几个方面讨论提高 ADC 采样精度的措施。

2.1. MCU 供电电源


在 GD32 MCU 不同的系列或者封装中，有将 V_{REF+} 引脚单独引出的，也有 V_{REF+} 引脚未单独引出，而是在芯片内部与 V_{DDA} 连接在一起，详细信息请参考所选 MCU 的 datasheet。

在 GD32 部分系列中，在内部有一个精准的内部参考源（典型电压 2.5V），可以用作 ADC 工作时的参考电压，该内部参考电压可以连接到 V_{REF} 引脚上，但需要留意的是，该内部参考源带载能力不强，谨慎选择所带负载大小。

由于在量化编码的过程中， V_{REF+} 需要对转化电容网络充电，在量化过程中，也会有对基准源抽取电荷的动作，因此，如果没有其他的去耦措施，一个稳健且干净的 V_{REF+} 基准会显著影响 ADC 量化的精度，我们建议对于这两个电源采用纹波噪声系数更小的 LDO 来供电。对于 V_{REF+} 基准源，我们建议靠近引脚并联一个 μF 级以及一个 nF 级的去耦电容，一方面可以滤除来自外部低频与高频的电源噪声，另一方面，也可使 ADC 在量化编码过程的基准源更加稳定。

在 layout 过程中，相关电源线的走线上，我们推荐加宽电源迹线，以减小迹线的 ESR，在量化阶段，减小转化电容网络瞬间充电对输入基准源的影响。


相同的情况，在一些场景中， V_{DD} 与 V_{REF+} 来自同一颗 LDO，然后在 LDO 与 V_{REF+} 之间串联一颗磁珠，如 [图 2-1. \$V_{REF+}\$ 串联磁珠图](#) 所示，以屏蔽外部电源对于 V_{REF+} 的影响。这里需要注意选择磁珠时，需要关注磁珠的 R_{DC} （直流电阻）参数，应当优先选取 R_{DC} 小的型号，以减小在磁珠上造成的直流压降。直流电阻小，通常磁珠的高频处的阻抗也会小，因此这也是一个抗干扰与采样精度的权衡过程。另外，通常不建议在此处将磁珠换成电感，由于 V_{REF+} 在量化编码过程中，会存在高频的脉冲电流，如果靠近 V_{REF+} 引脚的去耦电容设置不合适，则比较容易引起 V_{REF+} 电压的震荡，影响 ADC 的精度。

图2-1. V_{REF+} 串联磁珠图

2.2. 引脚电容设置

系统的硬件解耦对于采样精度提高尤为重要，我们推荐如[图 2-2. 引脚电容设置图](#)所示解耦电容的配置方式，在 MCU 端，对于模拟电源引脚，建议就近放置一个 $1\mu F$ 与一个 10 nF 的陶瓷电容（ESR 较低）。对于其他的数字电源 V_{DD} 引脚，就近放置一个 100 nF 的陶瓷电容。对于 MCU 接地引脚，建议将模拟地与数字地采用 $0\text{ }\Omega$ 电阻或者磁珠连接，以屏蔽数字地对于模拟地的干扰。

图2-2. 引脚电容设置图



2.3. ADC 参考电压设置的影响

ADC 输入信号幅值范围为 V_{SSA} 到 V_{REF+} ，对于部分小封装 MCU， V_{REF+} 与 V_{DDA} 在芯片内部连接在一起。 V_{REF+} 电压的设置需严格参考 datasheet 手册中的规定范围，采样信号的幅值不应超出 V_{REF+} 的幅值，对于无 V_{REF+} 引脚的 MCU，采样信号的幅值不应超出 V_{DDA} 的幅值，否则可能会导致模拟电源漏电，严重影响 ADC 性能。

此外，我们可以思考下如何根据 ADC 输入信号幅值范围设置合理的 V_{REF+} ，或者根据配置完毕的 V_{REF+} 设置合理的 ADC 信号输入范围。

举个例子：

当输入信号电压范围为 0-2.6 V 时，若设置 V_{REF+} 为 3.6 V，采样信号进入 GD32 MCU 12bit ADC，在忽略采样误差的前提下，可以得出采样结果数字量范围为 0-2958，采样结果能够分辨出 0.9 mV 的电压，然而对于 2759-4095 之间的采样码值均未出现；若改版硬件，使得 V_{REF+} 为 2.6 V，此时，采样结果数字量范围为 0-4095，ADC 能够分辨出的最小电压为 0.6 mV。显然后者均有更高的采样精度。

因此在项目的硬件设计阶段，如果对于采样精度有要求的前提下，我们需要评估下 ADC 输入信号的电压范围，配置输入信号电压的最大值略小于 V_{REF+} ，以提高采样精度。

2.4. IO 口引入超范围电压的影响

任何模拟引脚（或相邻的数字输入引脚）上如果存在小于 GND 的负电压时（不大于 -200 mV 的负电压可以被认为是安全的），会引入从该 IO 口流出的负电流。这种情况下会显著影响 ADC 的采样结果，为了更精确的采样结果，需要确保相关 IO 口上在 ADC 工作期间不要有负电压的存在。

ADC 采样的 IO 口在非采样时间也不要引入高于 V_{DDA} 的电压，可能会造成对 ADC 内核的漏电，引起采样精度的变差。

2.5. 信号源输入电阻的影响

从前文理论分析可知，SAR ADC 采样对于信号的输入电阻是有明确要求的，对于一个具体的 ADC，其采样电阻 R_{ADC} 与采样电容 C_{ADC} 已经不可更改，当 ADC 的采样时钟，采样周期等可配置参数配置完毕时，则外部信号的输入阻抗则是有一个最大值的要求，即公式（1-4）：


$$R_{AINmax} = \frac{T_s}{f_{ADC} * C_{ADC} * \ln(2^{N+1})} * R_{ADC}$$

配置的不同的采样周期所对应的最大输入电阻，在对应 MCU 型号 datasheet 中会给出，用户也可根据公式与实际情况自行计算。

[图2-3. CIN 电压波形图](#)为 GD32 一款 MCU 在开启 ADC 采样时，在输入电容 C_{IN} 上采到的电压信号波形。

可以看出，在采样开关 SW 闭合后，电压会显著掉下来，但是只要采样时间和信号输入阻抗满足我们手册要求，那么在采样时间得到满足后电压就可以恢复到与实际信号电压相差 0.5LSB 以内。

图2-3. C_{IN} 电压波形图




接下来我们再考虑一种极端情况，当信号源的输入电阻要求已经明显不满足手册要求了，我们可以采用什么方法？

按如下举例：

在实际使用中，会经常有采样锂电池电压的需求。由于锂电池的电压往往会高于 MCU ADC 的采样电压（ADC 的采样范围为 V_{SSA} 到 V_{REF+} ），因此用户会经常采用两个电阻分压，然后将分压结果送进 ADC 通道进行采样。对于锂电池供电应用，客户对于功耗往往有严苛要求，因此，如 [图2-4. 锂电池电压采样电路](#)所示的这两个分压电阻往往会被设置的很大，以减小无谓功耗。

图2-4. 锂电池电压采样电路



上图中，假设锂电池电压为 24V， $R_2 = 1M$ 欧姆， $R_1 = 9M$ 欧姆，则进入 ADC 通道的电压为 2.4V，在 ADC 的采样范围之内，无谓功耗取电池电压除以 R_1 与 R_2 的和，此时浪费的额外无

谓功耗仅为 2.4uA，看起来很美好，但我们来计算一下这个分压电路的输出阻抗，该电路的输出阻抗为 R1 与 R2 电阻的并联，结果为 0.9M 欧姆。参考下 GD32F150x 芯片手册关于 R_{AIN} 与采样周期的表格，如下：

表 2-1. f_{ADC}=14MHz 采样周期与外部输入阻抗关系

T _s (cycles)	t _s (us)	R _{AINmax} (kΩ)
1.5	0.107	0.88
7.5	0.536	6.4
13.5	0.964	11.95
28.5	2.036	25.72
41.5	2.964	37.68
55.5	3.964	50.57
71.5	5.107	65.29
239.5	17.107	219.86

显然在 ADC 采样时钟为 14MHz 的情形下，当采样周期设到最大值 239.5 个周期时，允许的最大输入阻抗为 219.9k 欧姆。0.9M 欧姆远大于 219.9k，因此，由于采样时间无法配置为更大，此时 MCU 的 ADC 采样已无法做到精确采样了。

此时，我们有几种方法来改善此种情况下的 ADC 采样：

如果电路仍然可以修改的情况下，建议添加一个运放跟随电路，实现阻抗匹配；

如果对于采样率没有要求的情况下，我们可以降低 ADC 的采样时钟，变相提高采样时间来使得采样电容充电到正确电位；

在功耗要求可以放宽时，我们可以同比例缩小 R1，R2 这两个电阻，比如 R1 = 900k，R2 = 100k，此时该分压电路的输出阻抗变为 90k，配置合适的采样周期，已经能够满足 ADC 的阻抗要求；

如果上述更改由于种种条件限制，已不能实现。当外部电路的输出阻抗已经超过 ADC 电路的最大输入阻抗要求了，我们思考另外一种方式来保证 ADC 采样精度的情况下顺利完成 ADC 采样。

由前述理论定量分析可得，如果在 ADC 输入通道上并联一个对地的输入电容 C_{IN}，则在 ADC 采样开关闭合后的 T_I 时间段内，采样电容上的电荷会通过采样电阻传递到外部输入电容上，引起输入电容上的电压降落或者尖峰（取决于采样电容上的电压）。这个电压降落或者是尖峰如果小于量化误差即 0.5LSB，则不会影响 ADC 采样的精度。

由公式 (1-6)，当 V_{Cin(0)}=V_{max}=V_{REF+}，V_{Cadc(0)} = 0，电压降取到最大值。


$$\Delta V = \frac{1}{\alpha + 1} * V_{REF+} < \frac{LSB}{2}$$

可得 $\alpha \geq 8191$ ，因此当 C_{IN} > 8191 * C_{ADC}，即可满足 ADC 采样精度需求。

这里我们容易看到，在这种情况下，ADC 的采样频率需要尤为注意，因为当输入电容上发生电压掉落或者电压毛刺后，需要通过输入电阻 R_{IN} 将这些电荷补充上（或者释放掉，取决于采样电容上电压与输入电压大小），因此我们需要保证每两次采样之间需要一定的延时，否则输入

电容会由于不断给采样电容充电导致输入电容上电压被不断拉低而超出 0.5LSB 误差的精度要求。如 [图2-5. 采样间隔时间不足理论参考图](#)所示：

图2-5. 采样间隔时间不足理论参考图



如 [图 2-6. 采样间隔时间不足实际参考图](#)所示，在一个实际的采样过程，由于输入阻抗过大，且每两次采样之间预留延时不够长，造成 C_{IN} 电压被不断拉低。

图2-6. 采样间隔时间不足实际参考图



因此在每两次采样中间加上必要的延时是必要的。接下来我们讨论这个延时取多大值合适。

根据前文理论知识，这个间隔时间包括给输入电容对采样电容充电时间 T₁ 加上外部输入信号对输入电容加上采样电容之和充电的时间 T₂，在外部输入阻抗比较大时，T₁ 阶段的时间常数是远小于 T₂ 阶段的时间常数的，因此 T₂ >> T₁，这里我们仅考虑 T₂ 时间。

对于 T₂ 时间段，由公式（1-7）计算当采样电容电压与输入信号 V_{IN} 差 0.5LSB 时的时间为 T₂，解如下方程，可得此时 T₂ 的表达式：

$$V_{\text{Cadc}(t)} = V_{\text{cin}(t)} = (V_{\text{IN}} - V_{\text{CX0}}) \left(1 - e^{-\frac{t}{T_2}} \right) + V_{\text{CX0}} = V_{\text{IN}} - 0.5\text{LSB}$$

$$T2 = -\tau 2 * \ln\left(\frac{\alpha+1}{8192}\right) \quad (2-1)$$

因此我们有结论：对于 SAR ADC 在采样时间内，采样电容上的电压必须被充分充放电，其被充电的电压值与外部输入电压之间的差值不应超过 0.5LSB，否则无论后级 ADC 性能如何卓越，都无法真实反映信号的幅值。对于极大输入阻抗，我们添加了一颗电容来限制单次采样时的电压跌落或上升毛刺的幅值，但是此种情形下，需要在每两次采样之间添加足够的时延给内部采样电容充电，以保证采样开关关闭时，采样电容上的电压与外部信号的电压差在量化误差范围之列。

特别的，当 ADC 工作在连续采样或者扫描采样时，如果由于输入阻抗过大，且未被及时修正时，输入阻抗过大通道的采样结果会受前一个采样通道信号的影响，通过增大采样时间以满足输入阻抗的影响会显著改善这个现象。

2.6. 软件提高 ADC 的采样精度

在 GD32 部分系列 MCU 中具有 ADC 的片上硬件过采样功能，硬件过采样单元执行数据预处理以减轻 CPU 负担。它能够处理多个转换，并将多个转换的结果取平均，借此以提高 ADC 采样结果的精度。采样结果值可根据如下公式（2-2）计算得出，其中 N 和 M 的值可以被调整，过采样单元可以通过设置 ADC_OVSAMPCTL 寄存器的 OVSEN 位来使能，它是以降低数据输出率为代价，换取较高的数据分辨率。D_{out}(n)是指 ADC 输出的第 n 个数字信号：

$$\text{Result} = \frac{1}{M} * \sum_{n=0}^{N-1} D_{\text{out}}(n) \quad (2-2)$$

片上硬件过采样单元执行两个功能：求和和位右移。过采样率 N 是在 ADC_OVSAMPCTL 寄存器的 OVSR[2:0]位定义，它的取值范围为 2x 到 256x。除法系数 M 定义一个多达 8 位的右移，它通过 ADC_OVSAMPCTL 寄存器 OVSS[3:0]位进行配置。

表 2-2. N 和 M 的最大输出值（灰色部分表示截断）

Oversampling ratio	Max Raw data	No-shift OVSS=0000	1-bit shift OVSS=0001	2-bit shift OVSS=0010	3-bit shift OVSS=0011	4-bit shift OVSS=0100	5-bit shift OVSS=0101	6-bit shift OVSS=0110	7-bit shift OVSS=0111	8-bit shift OVSS=1000
2x	0x1FFE	0x1FFE	0x0FFF	0x07FF	0x03FF	0x01FF	0x00FF	0x007F	0x003F	0x001F
4x	0x3FFC	0x3FFC	0x1FFE	0x0FFF	0x07FF	0x03FF	0x01FF	0x00FF	0x007F	0x003F
8x	0x7FF8	0x7FF8	0x3FFC	0x1FFE	0x0FFF	0x07FF	0x03FF	0x01FF	0x00FF	0x007F
16x	0xFFF0	0xFFF0	0x7FF8	0x3FFC	0x1FFE	0x0FFF	0x07FF	0x03FF	0x01FF	0x00FF
32x	0x1FFE0	0xFFE0	0xFFF0	0x7FF8	0x3FFC	0x1FFE	0x0FFF	0x07FF	0x03FF	0x01FF
64x	0x3FFC0	0xFFC0	0xFFE0	0xFFF0	0x7FF8	0x3FFC	0x1FFE	0x0FFF	0x07FF	0x03FF
128x	0x7FF80	0xFF80	0xFFC0	0xFFE0	0xFFF0	0x7FF8	0x3FFC	0x1FFE	0x0FFF	0x07FF
256x	0xFFF00	0xFF00	0xFF80	0xFFC0	0xFFE0	0xFFF0	0x7FF8	0x3FFC	0x1FFE	0x0FFF

和标准的转换模式相比，过采样模式的转换时间不会改变：在整个过采样序列的过程中采样时间仍然保持相等。每 N 个转换就会产生一个新的数据，一个等价的延迟为 $N \times t_{\text{ADC}} = N \times (t_{\text{SMPL}} + t_{\text{CONV}})$ 。

对于不具备片上硬件过采样单元的 MCU，软件算法上亦可采用常用的一些滤波算法来降低输入信号采样值的波动。例如最常见的平均算法，滤波过程中需要占用 CPU 的算力与一定的 RAM 空间。这种平均算法适用于输入信号变化慢，偶有脉冲型干扰的情形。如果信号变化频率已经大于这个平均滤波算法的执行频率，则会丢失信号变化的细节，平均后的采样结果不能重现信号的所有信息。

3. 版本历史

表 3-1. 版本历史

版本号.	说明	日期
1.0	首次发布	2022 年 6 月 10 日

Important Notice

This document is the property of GigaDevice Semiconductor Inc. and its subsidiaries (the "Company"). This document, including any product of the Company described in this document (the "Product"), is owned by the Company under the intellectual property laws and treaties of the People's Republic of China and other jurisdictions worldwide. The Company reserves all rights under such laws and treaties and does not grant any license under its patents, copyrights, trademarks, or other intellectual property rights. The names and brands of third party referred thereto (if any) are the property of their respective owner and referred to for identification purposes only.

The Company makes no warranty of any kind, express or implied, with regard to this document or any Product, including, but not limited to, the implied warranties of merchantability and fitness for a particular purpose. The Company does not assume any liability arising out of the application or use of any Product described in this document. Any information provided in this document is provided only for reference purposes. It is the responsibility of the user of this document to properly design, program, and test the functionality and safety of any application made of this information and any resulting product. Except for customized products which has been expressly identified in the applicable agreement, the Products are designed, developed, and/or manufactured for ordinary business, industrial, personal, and/or household applications only. The Products are not designed, intended, or authorized for use as components in systems designed or intended for the operation of weapons, weapons systems, nuclear installations, atomic energy control instruments, combustion control instruments, airplane or spaceship instruments, transportation instruments, traffic signal instruments, life-support devices or systems, other medical devices or systems (including resuscitation equipment and surgical implants), pollution control or hazardous substances management, or other uses where the failure of the device or Product could cause personal injury, death, property or environmental damage ("Unintended Uses"). Customers shall take any and all actions to ensure using and selling the Products in accordance with the applicable laws and regulations. The Company is not liable, in whole or in part, and customers shall and hereby do release the Company as well as its suppliers and/or distributors from any claim, damage, or other liability arising from or related to all Unintended Uses of the Products. Customers shall indemnify and hold the Company as well as its suppliers and/or distributors harmless from and against all claims, costs, damages, and other liabilities, including claims for personal injury or death, arising from or related to any Unintended Uses of the Products.

Information in this document is provided solely in connection with the Products. The Company reserves the right to make changes, corrections, modifications or improvements to this document and Products and services described herein at any time, without notice.

MOSFET 和 IGBT 栅极驱动器电路的基本原理

Laszlo Balogh

摘要

本应用报告旨在展示一种为高速开关应用设计的高性能栅极驱动电路 应用非常重要。这是一个内容详实的主 题集，可为您提供解决最常见设计难题的“一站式服务”。因此，它可为具有不同经验的电子产品工程师提供 强大帮助。

本报告对目前较为流行的电路解决方案及其性能进行了分析，包括寄生器件的影响、瞬态和极端工作条件。 本文从 MOSFET 技术和开关运行概述入手，按照由易而难的顺序，对各类问题进行了阐述。详细介绍了接 地参考和高侧栅极驱动电路的设计流程，以及交流耦合和变压器隔离解决方案。本报告还包含了一个特殊部 分，专门介绍了在同步整流器应用中 MOSFET 的栅极驱动 应用非常重要。有关更多信息，请参阅 [MOSFET 和 IGBT 栅极驱动器概述](#) 产品页。

应用报告中还列举了几个逐步设计示例。

内容

1	简介	2
2	MOSFET 技术	2
3	接地参考栅极驱动	15
4	同步整流器驱动	22
5	高侧非隔离栅极驱动	24
6	交流耦合栅极驱动电路	35
7	变压器耦合栅极驱动	37
8	总结	44
9	参考文献	46

附图目录

1	功率 MOSFET 器件类型	4
2	功率 MOSFET 模型	6
3	简化的钳位电感式开关模型	9
4	MOSFET 开通阶段	10
5	MOSFET 关断时间间隔	11
6	典型栅极电荷与栅源极电压的对比	12
7	栅极驱动谐振电路分量	14
8	直接栅极驱动电路	15
9	带有集成双极晶体管的栅极驱动	17
10	双极 Totem-Pole MOSFET 驱动器	17
11	基于 MOSFET 的 Totem-Pole 驱动器	18
12	简单的关断速度增强电路	19
13	局部 PNP 关断电路	19
14	局部 NPN 自偏置关断电路	20
15	经改进的 N 沟道 MOSFET 关断电路	20
16	简化的同步整流模型	22

17	同步开关模型.....	23
18	P 沟道 MOSFET 直接驱动	25
19	PMOS 器件的开路集电极驱动	25
20	电平位移的 P 沟道 MOSFET 驱动器	26
21	N 沟道 MOSFET 的直接驱动	27
22	高侧 N 沟道 MOSFET 的关断	28
23	集成的自举驱动器	29
24	集成的自举驱动器	30
25	高电压驱动器 IC 中的典型电平位移器	30
26	用于自举栅极驱动的高电压驱动器 IC.....	31
27	保护 SRC 引脚.....	31
28	自举旁路示例.....	32
29	自举启动电路.....	33
30	高侧应用中的容性 电流	34
31	容性耦合 MOSFET 栅极驱动	35
32	作为占空比函数的标准化耦合电容器电压	36
33	单端变压器耦合栅极驱动	38
34	通过变压器耦合栅极驱动来驱动输出电流	39
35	变压器耦合栅极驱动中的直流恢复电路	40
36	栅极驱动变压器伏秒数与占空比	41
37	用一个变压器实现电力和控制传输	42
38	用一个变压器实现电力和控制传输	42
39	推挽式半桥栅极驱动	43
40	推挽式半桥栅极驱动	44

商标

All trademarks are the property of their respective owners.

1 简介

MOSFET – 是金属氧化物半导体场效应晶体管的首字母缩写词，它是电子行业高频高效开关领域的 关键 组件。让人称奇的是，FET 技术发明于 1930 年，比双极晶体管要早大约 20 年。第一个信号级 FET 晶体管诞生于 20 世纪 50 年代末期，而功率 MOSFET 则诞生于 70 年代中期。如今，从微处理器到“分立式”功率晶体管在内的各种现代电子组件均集成了数以百万计的 MOSFET 晶体管。

本报告重点介绍了各种开关模式功率转换应用中功率 MOSFET 的栅极驱动 应用非常重要。

2 MOSFET 技术

双极晶体管和 MOSFET 晶体管的工作原理相同。从根本上说，这两种晶体管都是电荷控制器件，这就意味着它们的输出电流与控制电极在半导体中形成的电荷成比例。将这些器件用作开关时，都必须由能够提供足够灌入和拉出电流的低阻抗源来驱动，以实现控制电荷的快速嵌入和脱出。从这一点来看，在开关期间，MOSFET 必须以类似于双极晶体管的形式进行“硬”驱动，以实现可媲美的开关速度。从理论上来说，双极晶体管和 MOSFET 器件的开关速度几乎相同，这取决于电荷载流子在半导体区域中传输所需的时间。功率器件的典型值大约为 20 至 200 皮秒，具体取决于器件大小。

MOSFET 技术在数字和功率应用领域的普及 得益于 它与双极结晶体管相比所具有的两个主要优势。其中一个优势是，MOSFET 器件在高频开关应用中使用 应用非常重要。MOSFET 晶体管更加容易驱动，因为其控制电极与导电器件隔离，所以不需要连续的导通电流。一旦 MOSFET 晶体管开通，它的驱动电流几乎为零。而且，控制电荷大量减少，MOSFET 晶体管的存储时间也相应大幅减少。这基本上消除了导通压降和关断时间之间的设计权衡问题，而开通状态压降与控制电荷成反比。因此，与双极器件相比，MOSFET 技术预示着使用更简单且更高效的驱动电路带来显著的经济效益。

此外，需要特别强调突出的是，在电源 应用中，MOSFET 具有电阻的性质。MOSFET 漏源端上的压降是流入半导体的电流的线性函数。此线性关系用 MOSFET 的 $R_{DS(on)}$ 来表征，也称为导通电阻。导通电阻对指定栅源极电压和器件温度来说是恒定的。与 p-n 结 $-2.2\text{mV}/^\circ\text{C}$ 的温度系数不同，MOSFET 的温度系数为正值，约为 $0.7\%/^\circ\text{C}$ 至 $1\%/^\circ\text{C}$ 。正因为 MOSFET 具有此正温度系数，所以当使用单个器件不现实或不可能时，它便是高功率 应用中 并行运行的理想之选。由于通道电阻具有正 TC，因此多个并联 MOSFET 会均匀地分配电流。在多个 MOSFET 上会自动实现电流共享，因为正 TC 的作用相当于一种缓慢的负反馈系统。载流更大的器件会产生更多热量 - 请别忘了漏源电压是相等的 - 并且温度升高会增加其 $R_{DS(on)}$ 值。增加电阻会导致电流减小，从而降低温度。最终，当并联器件所承载的电流大小相近时，便达到平衡状态。 $R_{DS(on)}$ 值和不同结至环境热阻的初始容差可导致电流分布出现高达 30% 的重大误差。

2.1 器件类型

几乎所有制造商对于制造出色的功率 MOSFET 都有自己独特的方法，不过市场上的所有器件可分为三种基本类型。如 图 1 中所示。




图 1. 功率 MOSFET 器件类型

双扩散 MOS 晶体管于 20 世纪 70 年代开始应用于电源应用领域，并在过去这些年间不断演进。使用多晶硅栅极结构和自校准流程，可提高集成密度并迅速减小电容。

第二次重大改进来自于 V 型坡口或沟道技术，从而进一步提高了功率 MOSFET 器件的单元密度。提高性能和集成密度并不容易；然而，沟道 MOS 器件的制造流程更困难。

横向功率 MOSFET 显著减小了电容，所以开关速度大幅提高，所需的栅极驱动功率要低得多。

2.2 MOSFET 模型

文中提供了多种模型来说明 MOSFET 的工作原理，不过，找到合适的说明可能并不容易。大多数 MOSFET 制造商为其器件提供 Spice 和/或 Saber 模型，但这些模型对于设计人员在实践中遇到的应用陷阱却鲜有提及。甚至对于如何解决最常见的设计难题，它们所提供的线索也很少。

实用的 MOSFET 模型需要从应用角度描述器件的所有重要属性，因此非常复杂。另一方面，如果我们将模型的适用性局限于特定问题领域，可由 MOSFET 晶体管得出一些简单且有意义的模型。

图 2 中的第一款模型基于 MOSFET 器件的实际结构，主要可用于直流分析。图 2a 中的 MOSFET 符号表示通道电阻，而 JFET 对应于外延层的电阻。因此，EPI 层的电阻是器件额定电压的函数，同时高电压 MOSFET 需要的外延层更厚。

图 2b 可非常有效地模拟 MOSFET 由 dv/dt 导致的击穿特性。作为栅极端阻抗函数，它展示了两种主要击穿机制，也就是 dv/dt 引起所有功率 MOSFET 中的寄生双极晶体管的开通，以及 dv/dt 引起沟道的开通。由于制造工艺的改进，现代功率 MOSFET 实际上几乎不受寄生 NPN 晶体管的 dv/dt 触发事件的影响，从而减小了基极和发射极区域的电阻。

还必须提到的是，寄生双极晶体管还具有另一个重要角色。它的基极 - 集电极结是有名的 MOSFET 体二极管。




图 2. 功率 MOSFET 模型

图 2c 是 MOSFET 的开关模型。此模型显示了影响开关性能的最重要的寄生器件。它们各自的作用将在 2.3 节中进行讨论，专门介绍器件的开关过程。

2.3 MOSFET 关键参数

当考虑 MOSFET 开关模式工作时，我们的目标是尽可能在最短的时间内在器件的最低和最高电阻状态间切换。由于 MOSFET 的实际开关时间（大约为 10ns 至 60ns）至少要比理论开关时间（大约为 50ps 至 200ps）长两到三个数量级，因此了解这种差异非常重要。返回图 2 中的 MOSFET 模型，可以看到所有模型都包含三个电容器，分别连接在三个器件端子间。最后，MOSFET 晶体管的开关性能取决于如何使得电压在这些电容器上快速地改变。

因此，在高速开关应用中，最重要的参数是器件的寄生电容。其中， C_{GS} 和 C_{GD} 这两个电容器对应于器件的实际几何结构，而 C_{DS} 电容器就是寄生双极晶体管的基极集电极二极管（体二极管）的电容。

C_{GS} 电容器由栅极电极所产生的源和通道区域的重叠形成。它的值由这两个区域的实际几何结构确定，并在不同工作条件下保持恒定（线性）。

C_{GD} 电容器是两种效应产生的结果。除了耗尽区域的电容之外，一部分是 JFET 区域和栅极电极的重叠，是非线性的。等效 C_{GD} 电容是器件的漏源电压的函数，通过 公式 1 计算近似值。

$$C_{GD} \approx \frac{C_{GD,0}}{1 + K_1 \times \sqrt{V_{DS}}} \quad (1)$$

C_{DS} 电容器也是非线性的，因为它是体二极管的结电容。它与电压的关系如 公式 2 所示。

$$C_{DS} \approx \frac{C_{DS,0}}{K_2 \times \sqrt{V_{DS}}} \quad (2)$$

遗憾的是，上述电容值均未在晶体管数据表中直接定义。它们的值由 C_{ISS} 、 C_{RSS} 和 C_{OSS} 电容值间接提供，而且必须按照 公式 3 中所示的公式计算：

$$\begin{aligned} C_{GD} &= C_{RSS} \\ C_{GS} &= C_{ISS} - C_{RSS} \\ C_{DS} &= C_{OSS} - C_{RSS} \end{aligned} \quad (3)$$

更复杂的问题由电容器 C_{GD} 在开关应用中引起，因为它位于器件输入和输出端之间的反馈路径中。因此，它在开关应用中的有效值可能大得多，具体取决于 MOSFET 的漏源电压。这种现象称为“米勒”效应，如 公式 4 中所示。

$$C_{GD,eqv} = (1 + g_{fs} \times R_L) \times C_{GD} \quad (4)$$

因为 C_{GD} 和 C_{DS} 电容器与电压相关，所以数据表编号只有在给定的测试条件下有效。必须根据所需电荷计算特定应用的相关平均电容，以确定各电容器上的实际电压变化。对于大多数功率 MOSFET，近似值如 公式 5 所示。

$$\begin{aligned} C_{GD,ave} &= 2 \times C_{RSS,spec} \times \sqrt{\frac{V_{DS,spec}}{V_{DS,off}}} \\ C_{OSS,ave} &= 2 \times C_{OSS,spec} \times \sqrt{\frac{V_{DS,spec}}{V_{DS,off}}} \end{aligned} \quad (5)$$

下一个要提到的重要参数是栅极网电阻 $R_{G,l}$ 。此寄生电阻描述了与器件内栅极信号分配相关的电阻。它在高速开关应用中非常重要，因为它位于器件的驱动器和输入电容器之间，直接影响 MOSFET 的开关时间和 dv/dt 抗扰性。业内已经认识到了这种影响，然而，射频 MOSFET 晶体管等真正的高速器件使用金属栅极电极来实现栅极信号分配，而不是电阻更高的多晶栅极网。数据表中未指定 $R_{G,l}$ 电阻，但在某些应用中，它是器件的一个非常重要的特性。附录 A4 显示了电阻桥的典型测量设置，用于确定内部栅极电阻值。

显然，栅极阈值电压也是一个重要的特性。务必应注意，数据表中的 V_{TH} 值是在温度为 25°C 且电流很低（典型值为 250μA）的条件下定义的。因此，这并不等于众所周知的栅极开关波形的米勒平坦区域电压。对于 V_{TH} ，另一个很少提及的事实是，其温度系数近似为 7 mV/°C。它在专为逻辑电平 MOSFET 设计的栅极驱动电路中尤为重要，在这种电路中， V_{TH} 在通常测试条件下已经很低。由于 MOSFET 通常在较高的温度下工作，合理的栅极驱动设计必须将关断时 V_{TH} 处于较低电压的情况考虑在内，而 dv/dt 抗扰性按照 数据表中 Seminar 1400 主题 2 附录 A/F 预测 MOSFET 参数中的公式计算。

MOSFET 的跨导是其工作线性区域中的小信号增益。需要着重指出的是，每次开关 MOSFET 时，它必须通过线性操作模式，而这时的电流取决于栅源极电压。跨导 g_{fs} 相对于漏极电流和栅源电压是个小信号，如 公式 6 中所示。

$$g_{fs} = \frac{dI_D}{dV_{GS}} \quad (6)$$

相应地，MOSFET 在线性区域的最大电流由 公式 7 给出。

$$I_D = (V_{GS} - V_{th}) \times g_{fs} \quad (7)$$

对这个 V_{GS} 公式进行变换，可以得出米勒平坦区域的近似值是漏极电流的函数，如 公式 8 中所示。

$$V_{GS, Miller} = V_{th} + \frac{I_D}{g_{fs}} \quad (8)$$

源极电感 (L_S) 和漏极电感 (L_D) 等其他重要参数对开关性能的限制很大。数据表中列出了典型 LS 和 LD 值，这两个值主要取决于晶体管的封装类型。它们对性能产生的影响可结合通常与布局有关的外部寄生组件和露电感、电流感应电阻等随附外部电路元件进行分析研究。

但出于完整性考虑，还需要指出的是外部串联栅极电阻和 MOSFET 驱动器输出阻抗在高性能栅极驱动设计中起决定因素，因为它们会对开关速度产生深远影响，并最终影响开关损耗。

2.4 开关 应用

现在，确定了所有因素后，让我们来研究一下 MOSFET 晶体管的实际开关行为。为了更好地理解基本过程，电路的寄生电感将被忽略。稍后将单独分析它对基本操作的相应影响。此外，以下描述涉及到钳位电感式开关，因为开关模式电源中所用的大多数 MOSFET 晶体管 and 高速栅极驱动电路都工作在该工作模式下。




图 3. 简化的钳位电感式开关模型

图 3 中显示了最简单的钳位电感式开关模型，其中直流电流源代表电感器。在短暂的开关切换期间，它的电流可以认为是常数。二极管在 MOSFET 关断时提供一条电流路径，并将器件的漏极钳位到由电池表示的输出电压。

2.5 开通过程

MOSFET 晶体管的开通动作可分为如 图 4 中所示的 4 个阶段。




图 4. MOSFET 开通阶段

第一步，器件的输入电容从 0V 充电至 V_{TH} 。在此期间，大部分栅极电流用于对 C_{GS} 电容器充电。少量电流也会流经 C_{GD} 电容器。随着栅极端子电压升高， C_{GD} 电容器的电压将略有下降。这个期间称为开通延时，因为器件的漏极电流和漏极电压保持不变。

栅极充电至阈值电平后，MOSFET 就能载流了。在第二个阶段中，栅极电平从 V_{TH} 升高到米勒平坦电平 $V_{GS,Miller}$ 。当电流与栅极电压成正比时，这是器件的线性工作区。在栅极侧，就像在第一阶段中那样，电流流入 C_{GS} 和 C_{GD} 电容器中，并且 V_{GS} 电压升高。在器件的输出端，漏极电流升高，同时漏源电压保持之前的电平 ($V_{DS,off}$)。可以通过查看 图 3 中的原理图来了解。在所有电流传输到 MOSFET 中并且二极管完全关断能够阻止其 PN 结上的反向电压之前，漏极电压必须保持输出电压电平。

进入开通过程第三阶段后，栅极已充电至足够电压 ($V_{GS,Miller}$)，可以承载完整的负载电流且整流器二极管关断。此时，允许漏极电压下降。当器件上的漏极电压下降时，栅源极电压保持稳定。这就是栅极电压波形中的米勒平坦区域。驱动器提供的所有栅极电流都被转移，从而对 C_{GD} 电容器充电，以便在漏源极端子上实现快速的电压变化。现在，器件的漏极电流受到外部电路（这是直流电流源）的限制，因此保持恒定。

开通过程的最后一步是通过施加更高的栅极驱动电压，充分增强 MOSFET 的导通通道。 V_{GS} 的最终幅值决定了开通期间器件的最终导通电阻。所以，在第四阶段中， V_{GS} 从 $V_{GS,Miller}$ 上升至最终值 V_{DRV} 。这通过对 C_{GS} 和 C_{GD} 电容器充电来实现，因此现在栅极电流在两个组件之间分流。当这些电容器充电时，漏极电流仍然保持恒定，而由于器件的导通电阻下降，漏源电压略有下降。

2.6 关断过程

MOSFET 晶体管的关断过程说明基本上与上文所述的开通过程相反。开始时 V_{GS} 等于 V_{DRV} ，器件中的电流是由图 3 中的 I_{DC} 表示的满负载电流。漏源电压由 I_{DC} 和 MOSFET 的 $R_{DS(on)}$ 定义。出于完整性考虑，图 5 中显示了四个关断步骤。




图 5. MOSFET 关断时间间隔

第一个阶段是关断延迟，需要将 C_{ISS} 电容从初始值放电至米勒平坦电平。在这段时间内，栅极电流由 C_{ISS} 电容器自己提供，并流经 MOSFET 的 C_{GS} 和 C_{GD} 电容器。随着过驱电压降低，器件的漏极电压略有上升。漏极的电流保持不变。

在第二阶段，MOSFET 的漏源电压从 $I_D \cdot R_{DS(on)}$ 上升至最终的 $V_{DS,off}$ 电平，由整流器二极管根据图 3 简化原理图钳位至输出电压。在此时间段内，与栅极电压波形中的米勒平坦区域对应，栅极电流完全是 C_{GD} 电容器的充电电流，因为栅源极电压是恒定的。此电流由功率级旁路电容器提供，并从漏极电流中减去。总漏极电流仍然等于负载电流，也就是图 3 中由直流电流源表示的电感器电流。

第三阶段的开始用二极管开通表示，因此为负载电流提供了一个替代路径。栅极电压继续从 $V_{GS,Miller}$ 下降至 V_{TH} 。绝大部分栅极电流来自 C_{GS} 电容器，因为 C_{GD} 电容器实际上在前一个阶段中就已经充满电了。在此间隔结束时，MOSFET 处于线性工作状态，栅源极电压下降导致漏极电流减小并接近于零。同时，由于正向偏置整流器二极管的作用，漏极电压在 $V_{DS,off}$ 时保持稳定。

关断过程的最后一步是对器件的输入电容完全放电。 V_{GS} 进一步下降，直至达到 0V。与第三关断阶段类似，栅极电流的更大一部分由 C_{GS} 电容器提供。器件的漏极电流和漏极电压保持不变。

概括而言，得出的结论是，在四个阶段中，MOSFET 晶体管可在最高和最低阻抗状态（开通或关断）间切换。四个阶段的长度是寄生电容值、电容上所需的电压变化和可用的栅极驱动电流的函数。这就突显出正确的组件选择以及出色的栅极驱动设计对于高速高频开关应用非常重要。

遗憾的是，这些数字与特定测试条件和电阻负载相对应，因此难以比较不同制造商的产品。而且，在具有有限电感负载的实际应用中，开关性能与数据表中给出的数字有显著差异。

2.7 功率损耗

功率应用中 MOSFET 晶体管的开关操作会导致某些不可避免的损耗，具体分为两类。

在这两种损耗机制中，比较简单的一种是器件的栅极驱动损耗。如前面所述，开通或关断 MOSFET 需要对 C_{ISS} 电容器充电或放电。当电容器上的电压发生变化时，就会转移一定数量的电荷。栅极电压在 0V 和实际栅极驱动电压 V_{DRV} 之间变化所需的电荷数量由典型栅极电荷与栅源极电压曲线的对比来表征，如图 6 中所示。




图 6. 典型栅极电荷与栅源极电压的对比

此图表提供了最坏情况下相对准确的栅极电荷估算，它是栅极驱动电压的函数。用于产生各个曲线的参数是器件的漏源极关断状态电压。 $V_{DS,off}$ 会影响米勒电荷（即曲线平坦部分下面的区域），从而影响开关周期内所需的总栅极电荷。从图 6 中获得总栅极电荷后，可根据公式 9 计算栅极电荷损耗。

$$PGATE = V_{DRV} \times QG \times f_{DRV}$$

其中

- V_{DRV} 是栅极驱动波形的幅度
- f_{DRV} 是栅极驱动频率，通常等于开关频率

(9)

应注意的是，前面公式中的 $Q_G \cdot f_{DRV}$ 项给出了驱动栅极所需的平均偏置电流。

在栅极驱动电路中驱动 MOSFET 晶体管栅极会产生功率损耗。返回图 4 和图 5，可以确定栅极驱动路径中串联欧姆阻抗的组合是耗能分量。在每个开关周期中，所需的栅极电荷应通过驱动器输出阻抗、外部栅极电阻器和内部栅极网状电阻。实际上，功率损耗与通过电阻器传输电荷的快慢无关。

使用 图 4 和 图 5 中的电阻器符号，驱动器功率损耗如 公式 10 中所示。

$$P_{\text{DRV,ON}} = \frac{1}{2} \times \frac{R_{\text{HI}} \times V_{\text{DRV}} \times Q_{\text{G}} \times f_{\text{DRV}}}{R_{\text{HI}} + R_{\text{GATE}} + R_{\text{GI}}}$$

$$P_{\text{DRV,OFF}} = \frac{1}{2} \times \frac{R_{\text{LO}} \times V_{\text{DRV}} \times Q_{\text{G}} \times f_{\text{DRV}}}{R_{\text{LO}} + R_{\text{GATE}} + R_{\text{GI}}}$$

$$P_{\text{DRV}} = P_{\text{DRV,ON}} + P_{\text{DRV,OFF}} \quad (10)$$

在上述公式中，栅极驱动电路由电阻输出阻抗表示，此假设对于基于 MOS 的栅极驱动器是有效的。当栅极驱动电路中使用双极晶体管时，输出阻抗变为非线性，此时运用这些公式不能得出正确答案。可以假定，使用低阻值栅极电阻器 ($< 5\Omega$) 时，大多数栅极驱动损耗发生在驱动器中。如果 R_{GATE} 足够大，可将 I_{G} 限制在双极驱动器的输出电流能力以下，那么绝大部分栅极驱动功率损耗则发生在 R_{GATE} 中。

除了栅极驱动功率损耗，由于器件会在短时间内同时出现高电流和高电压，因此在传统感应中晶体管会累积开关损耗。为了尽可能降低开关损耗，必须尽量减少此阶段的持续时间。看看 MOSFET 的开关流程，此条件限于开关操作中开关切换的间隔 2 和间隔 3。这些时间间隔对应于栅极电压介于 V_{TH} 和 $V_{\text{GS,Miller}}$ 之间时器件的线性运行（这会导致器件的电流发生变化）以及漏极电压经历开关切换时的米勒平坦区域。

认识到这一点对于正确设计高速栅极驱动电路来说非常重要。它强调了这一事实：栅极驱动器的最重要特性是米勒平坦区域电压电平周围的拉-灌电流能力。峰值电流能力是通过在完整 V_{DRV} 下对器件的输出阻抗进行测量的，与 MOSFET 的实际开关性能关系不大。真正决定器件开关时间的因素是当栅源极电压（即驱动器输出）约为 5V（对于逻辑电平 MOSFET 约为 2.5V）时的栅极驱动电流能力。

可通过使用开关切换第 2 阶段和第 3 阶段中栅极驱动电流、漏极电流和漏极电压波形的简化线性近似，对 MOSFET 开关损耗进行粗略估算。首先，必须分别确定第二和第三阶段的栅极驱动电流：

$$I_{\text{G2}} = \frac{V_{\text{DRV}} - 0.5 \times (V_{\text{GS,Miller}} + V_{\text{TH}})}{R_{\text{HI}} + R_{\text{GATE}} + R_{\text{GI}}}$$

$$I_{\text{G3}} = \frac{V_{\text{DRV}} - V_{\text{GS,Miller}}}{R_{\text{HI}} + R_{\text{GATE}} + R_{\text{GI}}} \quad (11)$$

假定 I_{G2} 将器件的输入电容器从 V_{TH} 充电至 $V_{\text{GS,Miller}}$ 并且 I_{G3} 是 C_{RSS} 电容器的放电电流，同时漏极电压从 $V_{\text{DS,off}}$ 变为 0V，则近似开关时间如下：漏极电压从 $V_{\text{DS,off}}$ 变为 0V，近似开关时间如 公式 12 中所示。

$$t_2 = C_{\text{ISS}} \times \frac{V_{\text{GS,Miller}} - V_{\text{TH}}}{I_{\text{G2}}}$$

$$t_3 = C_{\text{RSS}} \times \frac{V_{\text{DS,off}}}{I_{\text{G3}}} \quad (12)$$

在 t_2 期间，漏极电压为 $V_{DS,off}$ ，电流从 0A 上升为负载电流 I_L ，而在 t_3 阶段内，漏极电压从 $V_{DS,off}$ 降至接近 0V。同样，可以使用波形的线性近似，按照 公式 13 所示估算各个阶段中的功率损耗分量。

$$P_2 = \frac{t_2}{T} \times V_{DS,off} \times \frac{I_L}{2}$$

$$P_3 = \frac{t_3}{T} \times \frac{V_{DS,off}}{2} \times I_L$$

其中

- T 为开关期间

(13)

总开关损耗是两个损耗分量之和，下面的 公式 14 列出了简单的表达式：

$$P_{SW} = \frac{V_{DS(off)} \times I_L}{2} \times \frac{t_2 + t_3}{T}$$

(14)

虽然开关切换很好理解，但几乎仍然无法计算准确的开关损耗。原因是在开关过程中，寄生电感分量的影响会极大地改变电流和电压波形以及开关时间。考虑到实际电路中不同源极电感和漏极电感的影响，我们用二阶微分方程来描述电路的实际波形。由于栅极阈值电压、MOSFET 电容值、驱动器输出阻抗等变量具有很大的容差，上述线性近似似乎是非常合理的折衷，可用于估算 MOSFET 中的开关损耗。

2.8 寄生器件的影响

源极电感对开关性能的影响最大。典型电路中寄生源极电感有两个来源：巧妙集成在 MOSFET 封装中的源极接合线以及源极引线和共用接地之间的印刷电路板线路电感。这通常是指功率级高频滤波器电容器和栅极驱动器的旁路电容器的负电极。与源极串联的电流感应电阻器可以向之前的两个分量添加更多电感。

在需要源电感器的开关流程中有两种机制。在开关切换开始时，栅极电流快速增加，如 图 4 和 图 5 中所示。此电流必须流经源电感，并根据电感值减小。因此，对 MOSFET 的输入电容充电/放电所需的时间延长，从而主要对开关延时（第 1 步）产生影响。而且，源电感器和 C_{ISS} 电容器会形成一个谐振电路，如 图 7 中所示。




图 7. 栅极驱动谐振电路分量

此谐振电路在栅极驱动电压波形的陡峭边缘退出，这是在大多数栅极驱动电路中观察到振荡峰值的根本原因。遗憾的是， C_{ISS} 和 L_S 之间非常高的 Q 共振会通过（或可通过）环路的串联电阻分量衰减，这些分量包括驱动器输出阻抗、外部栅极电阻器和内部栅极网状电阻器。

可按 公式 15 计算可实现最佳性能的唯一的用户可调节值 R_{GATE} 。

$$R_{GATE,OPT} = 2 \times \sqrt{\frac{L_S}{C_{ISS}}} - (R_{DRV} + R_{G,I}) \quad (15)$$

减小电阻值可导致栅极驱动电压波形过冲，还可提高开通速度。电阻值升高会导致振荡欠阻尼并延长开关时间，对于栅极驱动设计没有任何好处。

源极电感的第二个影响是，只要器件的漏极电流快速改变，就会产生负反馈。这种影响出现在开通过程的第二阶段以及关断过程的第三阶段中。在这些阶段，栅极电压处于 V_{TH} 和 $V_{GS,Miller}$ 之间，栅极电流由驱动阻抗上的电压 $V_{DRV} - V_{GS}$ 定义。为了快速增加漏极电流，必须在源极电感上施加明显的电压。此电压会降低驱动阻抗上的可用电压，从而减小栅极驱动电压的变化率和漏极电流的 di/dt 。 di/dt 减小要求源电感上的电压降低。栅极电流和漏极 di/dt 之间的微妙平衡通过源电感器的负反馈建立。

开关网络的另一个寄生电感是漏极电感，它同样由几个分量构成。它们是晶体管封装中的封装电感、与互连关联的所有电感，以及隔离电源中变压器的泄漏电感。它们串联在一起，因此影响相互叠加。它们充当 MOSFET 的开通阻尼器。在开通期间，它们限制漏极电流的 di/dt ，并将器件上的漏源电压降低 $L_D \cdot di/dt$ 倍。实际上， L_D 可以显著降低开通开关损耗。虽然 L_D 值升高似乎在开通时有利，但当漏极电流必须快速下降时，在关断时会导致较大问题。为了支持因 MOSFET 的关断而快速减小漏极电流， L_D 上必须形成与开通所对应的相反方向的电压。此电压高于 $V_{DS,off}$ 电平的理论值，在漏源电压上形成过冲，并增加关断开关损耗。

文献中提供了针对整个开关转换的准确数学分析（包括寄生电感的影响），但有几项超出了本文档的范围。

3 接地参考栅极驱动

3.1 PWM 直接驱动

在电源应用中，驱动主开关晶体管栅极的最简单方法是利用 PWM 控制器的栅极驱动输出，如 图 8 所示。




图 8. 直接栅极驱动电路

直接栅极驱动最艰巨的任务是优化电路布局。如 图 8 中所示，PWM 控制器和 MOSFET 之间可能有较大距离。由于栅极驱动和接地环路迹线形成的环路，这个距离形成了寄生电感，从而降低了开关速度，并导致栅极驱动波形中形成振铃。甚至由于接地平面，无法完全消除电感，因为接地平面只为接地环路电流提供较低电感路径。为了降低与栅极驱动连接相关的电感，需要更宽的 PCB 迹线。直接栅极驱动的另一问题是 PWM 控制器的驱动电流能力有限。极少有集成电路能提供高于 1A 的峰值栅极驱动能力。这会限制控制器在合理速度下可驱动的最大裸片尺寸。

包含直接栅极驱动的 MOSFET 裸片尺寸的另一个限制因素是控制器内驱动器的功率损耗。如前面所述，外部栅极电阻器可以缓解此问题。当为了节约空间或成本而必须使用直接栅极驱动时，需要考虑特殊注意事项，以便为控制器提供合适的旁路。驱动 MOSFET 栅极的高电流峰值会破坏 PWM 控制器内敏感的模拟电路。随着 MOSFET 裸片尺寸增加，所需的栅极电荷也会增加。与选择普通 0.1μF 或 1μF 旁路电容器相比，选择合适的旁路电容器需要采用更加科学的方法。

3.1.1 确定旁路电容器的大小

本节将介绍 MOSFET 栅极驱动器的旁路电容器的计算。此电容器与直接栅极驱动应用中的 PWM 控制器的旁路电容器相同，因为此电容器在开通时提供栅极驱动电流。如果是独立的驱动器电路，无论采用栅极驱动 IC 还是分立式解决方案，此电容器都必须置于附近，最好直接置于驱动器的偏置和接地连接上。

需要考虑两种电流分量。一种是静态电流，这种电流可根据某些集成驱动器的输入状态变化 10 倍。这可导致占空比，具体取决于旁路电容器上的纹波电压，计算方法如 公式 16 中所示。

$$\Delta V_Q = \frac{I_{Q,HI} \times D_{MAX}}{C_{DRV} \times f_{DRV}}$$

其中

- 假定当输入驱动为高电平时，驱动器的静态电流升高。 (16)

另一个纹波分量是栅极电流。虽然大多数情况下并不知道实际电流振幅，但可根据栅极电荷值确定旁路电容器上的纹波电压。在开通时，此电荷离开旁路电容器，并传递到 MOSFET 输入电容器中。相应的纹波电压如 公式 17 中所示。

$$\Delta V_{QG} = \frac{Q_G}{C_{DRV}} \quad (17)$$

使用叠加和解 CDRV 方程的原理，可采用 公式 18 找到耐受的纹波电压 (ΔV) 的旁路电容值。

$$C_{DRV} = \frac{I_{Q,HI} \times \frac{D_{MAX}}{f_{DRV}} + Q_G}{\Delta V}$$

其中

- $I_{Q,HI}$ 是当输入驱动为高电平时驱动器的静态电流
- D_{MAX} 是当输入保持高电平状态时驱动器的最大占空比
- f_{DRV} 是驱动器的工作频率
- Q_G 是基于栅极驱动的振幅和漏源极关断状态电压的总栅极电荷。 (18)

3.1.2 驱动器保护

对于直接驱动和使用双极输出极的栅极驱动 IC，必须做的另一件事就是为输出双极晶体管提供合适的保护，防止反向电流的形成。如 图 9 中所示，集成双极驱动器的输出极由 NPN 晶体管构成，因为其空间利用率更高效，性能更优异。




图 9. 带有集成双极晶体管的栅极驱动

NPN 晶体管只能在一个方向上处理电流。高侧 NPN 可以拉电流，但不能灌电流，而低侧 NPN 则恰好相反。在开关期间，MOSFET 的源极电感器和输入电容器之间不可避免地会形成振荡，因此电流必须能够在驱动器输出端双向流动。为了提供反向电流的路径，通常需要使用低正向压降肖特基二极管来保护输出。该二极管必须放在非常靠近输出引脚和驱动器旁路电容器的位置。还要指出的是，该二极管只能保护驱动器，而不能钳位栅源极电压，防止过度的振铃，特别是对于控制 IC 可能离 MOSFET 的栅-源端子较远时的直接驱动更是如此。

3.2 双极 Totem-Pole 驱动器

双极同相 Totem-Pole 驱动器是用于驱动 MOSFET 的其中一个最常用且具有成本效益的驱动电路，如图 10 所示。




图 10. 双极 Totem-Pole MOSFET 驱动器

和所有外部驱动器一样，此电路可处理应对电流尖峰和功率损耗，从而使得运行条件更有利于 PWM 控制器。当然，它们可以并且应当置于所驱动功率 MOSFET 的旁边。这样，驱动栅极的高电流瞬态被限制在非常小的环路区域，从而减小了寄生电感的值。虽然驱动器由分立式组件构成，但它需要将自己的旁路电容器置于上 NPN 和下 PNP 晶体管的集电极上。理想情况下，在驱动器的旁路电容器和 PWM 控制器的旁路电容器之间应设置一个平滑电阻器或电感器，以提高抗噪性。图 10 中的 R_{GATE} 电阻器是可选的，可调整 R_B 的大小以根据驱动器晶体管的大信号 Beta 提供所需的栅极阻抗。

双极 Totem-Pole 驱动器有一个有趣的特性，即两个基极-发射极结可防止互相反向击穿。而且，假定环路区域非常小且 R_{GATE} 可以忽略，则可使用晶体管的基极-发射极二极管将栅极电压钳制在 $V_{BIAS}+V_{BE}$ 和 $GND-V_{BE}$ 之间。基于相同的钳位机制，此解决方案还有另一个好处，那就是 NPN-PNP Totem-Pole 驱动器不需要使用任何肖特基二极管来实现反向电流保护。

3.3 MOSFET Totem-Pole 驱动器

图 11 展示了等效于双极 Totem-Pole 驱动器的 MOSFET Totem-Pole 驱动器。上文所述的有关双极 Totem-Pole 驱动器的所有优点同样适用于此实现。




图 11. 基于 MOSFET 的 Totem-Pole 驱动器

遗憾的是，与双极驱动器相比，此电路有几个缺点，因此很少以分立器件的形式实现。图 11 中的电路是反相驱动器，因此 PWM 输出信号必须为反相。此外，适用的 MOSFET 晶体管比双极晶体管昂贵，并且当共栅极电压转换时，会产生较大的击穿电流。这个问题可通过增加逻辑或时序组件来规避，此方法广泛应用于 IC 实施中。

3.4 速度增强电路

提到速度增强电路时，设计人员需要对加快 MOSFET 关断过程的电路给予专门考虑。原因在于开通速度通常受到电源中整流器组件的关断过程或反向恢复速度的限制。正如前面所讨论的图 3 中所示的电感钳位模型，MOSFET 的开通与整流器二极管的关断同时发生。因此，最快的开关操作由二极管的反向恢复特性决定，而不是栅极驱动电路的强度。在优化的设计中，开通时的栅极驱动速度与二极管开关特性一致。同时考虑到与最终栅极驱动电压 V_{DRV} 相比米勒区域更接近于 GND ，因此可在驱动器输出阻抗和栅极电阻器上施加更高的电压。通常获得的开通速度足以驱动 MOSFET。

而在关断时情况截然不同。从理论上说，MOSFET 的关断速度只取决于栅极驱动电路。电流更高的关断电路可以更快对输入电容器放电，从而缩短开关时间，进而降低开关损耗。如果使用普通的 N 沟道器件，通过更低输出阻抗的 MOSFET 驱动器和/或负关断电压，可以增大放电电流。而提高开关速度有可能会降低开关损耗，由于 MOSFET 的关断 di/dt 和 dv/dt 更高，因此关断加速电路会在波形中增加振铃。在为电源器件选择合适的电压额定值和 EMI 屏蔽装置时，应考虑这一因素。

3.4.1 关断二极管

以下关断电路示例通过简单的接地基准栅极驱动电路进行展示，不过这些示例同样适用于本文档之后讨论的其他实现。最简单的技术是反向并联二极管，如图 12 所示。




图 12. 简单的关断速度增强电路

在此电路中， R_{GATE} 允许调整 MOSFET 开通速度。在关断过程中，反向并联二极管会对电阻器进行分流。 D_{OFF} 只有在栅极电流高于 公式 19 所示的结果时起作用。

$$I_G > \frac{V_{D,FWD}}{R_{GATE}} \quad (19)$$

使用 1N4148 通常大约为 150mA，使用 BAS40 肖特基反向并联二极管大约为 300mA。因此，随着栅源极电压接近 0V，二极管的作用越来越小。所以，此电路能显著减少关断延迟时间，但只会增量化改进开关时间和 dv/dt 抗扰性。另一个缺点是，栅极关断电流仍然必须流经驱动器的输出阻抗。

3.4.2 PNP 关断电路

毫无疑问，快速关断电路最常用的布局是 图 13 中所示的局部 PNP 关断电路。在 Q_{OFF} 的帮助下，在关断期间栅极和源极在 MOSFET 端子处形成局部短路。 R_{GATE} 限制开通速度， D_{ON} 为开通电流提供路径。而且， D_{ON} 可以保护 Q_{OFF} 的基极-发射极结，防止在开通过程开始时出现反向击穿。

此解决方案最大优势是，MOSFET 输入电容的高峰值放电电流限制在两个晶体管的栅极、源极和集电极以及发射极连接之间最小的环路内。




图 13. 局部 PNP 关断电路

关断电流不会返回驱动器，不会导致误开通问题，并且驱动器的功率损耗也减少了两倍。关断晶体管对栅极驱动环路电感、电势电流感应电阻器和驱动器的输出阻抗进行分流。而且， Q_{OFF} 永远不会达到饱和，这一点对于保障快速开关能力非常重要。通过详细了解电路我们可以发现，此解决方案是一个简化的双极 Totem-Pole 驱动器，其中二极管替代了 NPN 上拉晶体管。与 Totem-Pole 驱动器相似，MOSFET 栅极被关断电路钳制在大约 $GND-0.7V$ 到 $V_{DRV}+0.7V$ 之间，从而消除了栅极电压应力过高的风险。该电路唯一一个已知的缺点是，由于 Q_{OFF} 的基极-发射极结上的压降，它始终不能将栅极拉至 $0V$ 。

3.4.3 NPN 关断电路

要评估的下一个电路是局部 NPN 关断电路，如图 14 所示。与 PNP 解决方案相似，栅极放电电流有效地控制在局部。与 PNP 晶体管相比，NPN 晶体管能够使栅极更接近于 GND 。而且，此实现可提供自偏置机制，使 MOSFET 在上电期间保持关断状态。

遗憾的是，此电路有几个明显缺点。NPN 关断晶体管 Q_{OFF} 为反相级，需要 Q_{INV} 提供的反相 PWM 信号。




图 14. 局部 NPN 自偏置关断电路

反相器在 MOSFET 导通时会消耗驱动器中的电流，因此降低了电路效率。而且， Q_{INV} 在导通时达到饱和状态，这会延长栅极驱动中的关断延时。

3.4.4 NMOS 关断电路

图 15 依据此原理改进了实施，减少了器件数，使用双驱动器为小型 N 沟道放电晶体管提供反相 PWM 信号。




图 15. 经改进的 N 沟道 MOSFET 关断电路

此电路可提供非常快的开关速度，可将 MOSFET 栅极完全放电至 0V。 R_{GATE} 不但能像以前一样设置开通速度，还可用于在驱动信号时序有缺陷时防止在驱动器两个输出之间形成击穿电流。要考虑的另一个重要因素是，QOFF 的 C_{OSS} 电容与主功率 MOSFET 的 C_{ISS} 电容并联。这会增加驱动器需要提供的有效“总栅极电荷”。还要考虑，在驱动器 IC 的输出在上电过程中实现智能化之前，主 MOSFET 的栅极处于悬空状态。

3.5 dv/dt 保护

在两种情况下，MOSFET 需要防止 dv/dt 触发开通。一种情况是在上电过程中，通常通过在器件的栅极和源极端子间加入一个电阻器来提供保护。根据 公式 20 可知，下拉电阻器的值取决于最差的情况下上电过程中电源轨的 dv/dt。

$$R_{GS} < \frac{V_{TH}}{C_{GD}} \times \left(\frac{dt}{dv} \right)_{TURN-ON} \quad (20)$$

在此计算中，最大的难题是找到上电过程中可能产生的最大 dv/dt 并针对该特定 dv/dt 提供充足保护。

第二种情况是正常运行中，当电源关断时在电源开关的漏源极端子上施加关断 dv/dt 时。这种情况比原先预想的更常见。所有同步整流器开关均运行在此模式下，此内容将在后文进行讨论。多数谐振和软开关转换器可以在关断实例后立即在主开关上施加 dv/dt，由功率级谐振元件驱动。由于工作结温升高，与上电过程中相比这些 dv/dt 明显升高并且 V_{TH} 通常下降，因此必须由栅极驱动电路的低输出阻抗提供保护。

首要任务是确定在最坏情况下可产生的最大 dv/dt。在评估特定器件对于应用的适用性时，下一步是计算自然 dv/dt 极限，该极限由 MOSFET 的内部栅极电阻和 C_{GD} 电容决定。假定在理想的 (0 Ω) 外部驱动阻抗下，自然 dv/dt 极限如 公式 21 所示。

$$\frac{dv}{dt}_{LIMIT} = \frac{V_{TH} - 0.007 \times (T_J - 25)}{R_{G,I} \times C_{GD}}$$

其中

- V_{TH} 是 25°C 时的栅极阈值
- -0.007 是 V_{TH} 的温度系数
- $R_{G,I}$ 是内部栅极网状电阻， C_{GD} 是栅漏极电容器。

(21)

如果 MOSFET 的自然 dv/dt 极限低于谐振电路的最大 dv/dt，则必须考虑使用一个不同 MOSFET 或负栅极偏置电压。如果结果对器件有利，可根据 公式 22 重新排列和求解以前的方程来计算最大栅极驱动阻抗。

$$R_{MAX} = \frac{V_{TH} - 0.007 \times (T_J - 25)}{C_{GD}} \times \left(\frac{dt}{dv} \right)_{MAX}$$

其中

- $R_{MAX} = R_{LO} + R_{GATE} + R_{G,I}$

(22)

当给定最大下拉电阻值时，可以实施栅极驱动设计。应该考虑到，驱动器的下拉阻抗也与温度有关。结温升高时，基于 MOSFET 的栅极驱动 IC 的输出电阻会高于 25°C 时通常所呈现的典型值。

关断速度增强电路还可用于满足 MOSFET 的 dv/dt 抗扰性，因为它们可以在关断时和器件的关断状态下分流 R_{GATE} 。例如，图 13 所示的简单 PNP 关断电路可以提高 MOSFET 的最大 dv/dt。根据 PNP 晶体管的 Beta 影响修改的公式会产生更大的 dv/dt 额定值，如 公式 23 所示。

$$\frac{dv}{dt} = \frac{V_{TH} - 0.007 \times (T_J - 25)}{\left(R_{G,I} + \frac{R_{GATE} + R_{LO}}{\beta} \right) \times C_{GD}} \quad (23)$$

在 dv/dt 计算中，回程系数是 MOSFET 的内部栅极电阻，所有数据表中均未定义该值。之前提到过，此电阻取决于半导体内分配栅极信号所用的材料属性、单元密度和单元设计。

4 同步整流器驱动

MOSFET 同步整流器是接地基准开关的一个特例。这些器件与传统应用所使用的 N 沟道 MOSFET 相同，只是它们被应用到了电源的低电压输出而非整流器二极管中。它们通常可在非常有限的漏源极电压摆幅下工作，因此， C_{DS} 和 C_{GD} 电容器具有相对较大的电容值。而且，其应用非常独特，因为这些器件工作在 V-I 平面的第四象限。电流从源极流至漏极端子。因此与栅极驱动信号无关。在同步开关周围需要其他元件的情况下，电流将通过电阻通道或 MOSFET 的寄生体二极管在器件内流动。评估 MOSFET 同步整流器的开关行为的最简单模式是简化的降压功率级，其中整流器二极管由 QSR 晶体管代替，如 图 16 所示。




图 16. 简化的同步整流模型

在此电路中，首先要认识到的是同步整流器 MOSFET 的运行取决于电路中另一个受控开关（即正向开关） Q_{FW} 的运行。两个栅极驱动波形不是独立的，必须符合特定的时序要求。栅极驱动信号叠加是致命的，因为环路中没有显著的限流组件，两个 MOSFET 会造成电压源短路。理想情况下，两个开关应同时开关，以防止 Q_{SR} MOSFET 的体二极管开通。遗憾的是，避免体二极管导电的时机很短。非常准确的自适应时序和快速开关速度是必不可少是，而传统设计技术通常难以实现这些目标。

因此，在大多数情况下，在同步 MOSFET 开关开通之前和关断之后，体二极管会发生瞬间（从 20ns 到 80ns）导电。

4.1 栅极电荷

在体二极管导电期间，器件内会形成满负载电流，并且漏源极电压等于体二极管正向压降。在这些情况下，开通或关断器件所需的栅极电荷与传统第一象限运行中所需的栅极电荷不同。当栅极开通时，漏源极电压实际上为零，并对 C_{GD} 和 C_{DS} 电容器放电。而且，米勒效应不存在，漏极和栅极端子间没有反馈。因此，所需的栅极电荷等于将栅源极和栅漏极电容器上的电压从 0V 提高到最终 V_{DRV} 电平所需的电荷。为了进行准确估算，应根据 公式 24 确定 C_{GD} 电容器在 0V 到 V_{DRV} 之间的低电压平均值。

$$C_{GD,SR} = 2 \times C_{RSS,SPEC} \times \sqrt{\frac{V_{DS,SPEC}}{0.5 \times V_{DRV}}} \quad (24)$$

然后可使用 公式 25 估算同步 MOSFET 整流器的总栅极电荷。

$$Q_{Q,SR} = (C_{GS} + C_{GD,SR}) \times V_{DRV} \quad (25)$$

此值明显低于 MOSFET 数据表中所列的总栅极电荷。与在第一象限运行中驱动相比，同步整流所用的具有相同驱动器电路的相同 MOSFET 可以更快地开通或关断。遗憾的是，这个优点无法实现，因为适用于同步整流的低 $R_{DS(on)}$ 器件由于裸片尺寸大，通常具有相当大的输入和输出电容。从驱动器功率损耗的角度来看，另一个必须要注意的问题是应考虑数据表中的总栅极电荷值。虽然驱动器在开通过程中提供的栅极电荷少于数据表中所列的典型值，但这包括一部分流经驱动器输出阻抗的总电荷。在开通前，器件上的漏源极电压发生变化时，功率级提供的米勒电荷必须流经导致更多功率损耗的同步 MOSFET 的驱动器。可以在 图 17 中看到这种现象，接下来讨论 dv/dt 注意事项时将涉及此内容。

同步 MOSFET 的关断过程遵循与开通过程相同的规则，因此，以前所有关于栅极电荷的注意事项均适用。

4.2 dv/dt 注意事项

图 17 显示了 Q_{SR} 的开通和关断过程中最重要的电路和电流元件。实际上，更准确地说， Q_{FW} 中发生的开关操作强制 Q_{SR} 开通或关断，而与自己的栅极驱动信号无关。




图 17. 同步开关模型

Q_{SR} 开通时， Q_{FW} 关断。当 Q_{FW} 的栅极驱动信号从高电平转换为低电平时，开关节点从输入电压电平转为 GND。电流仍然在正向开关中，直至 C_{RSS} 电容器放电并且 Q_{SR} 的体二极管正向偏置。在此瞬间，同步 MOSFET 接收电流，并且 Q_{FW} 完全关断。在由控制器能力决定的短暂时延后，施加 Q_{SR} 的栅极驱动信号并开通 MOSFET。此时，电流从体二极管传输至器件通道。

在 Q_{SR} 导电过程结束时，必须关断 MOSFET。通过移除同步开关栅极上的驱动信号来引发此过程。此事件本身不会导致器件关断。相反，它强制电流流入体二极管而不是通道。电路运行与此电荷无关。当正向开关的栅极从低电平转换为高电平时，电流开始从 Q_{SR} 进入 Q_{FW} 。 Q_{FW} 接收满载电流并且体二极管完全恢复后，开关节点将从 GND 转换为输入电压电平。在此转换过程中，对 Q_{SR} 的 C_{RSS} 电容器充电，同步 MOSFET 易受 dv/dt 感应开通的影响。

总结同步 MOSFET 及其栅极驱动的这种独特运行方式，我们可以得出以下最重要结论：正向开关的栅极驱动特性（开关速度）会在器件上施加同步 MOSFET 的开通和关断 dv/dt 。因此，应同时设计两个栅极驱动电路，以确保各自的速度和 dv/dt 极限在所有运行条件下都匹配。可以按照公式 26 中所示的步骤来确保这一目标。

$$\frac{dv}{dt}_{\text{TURN-ON(FW)}} = \frac{V_{\text{DRV}} - V_{\text{GS,PLATEAU(FW)}}}{(R_{\text{HI(FW)}} + R_{\text{GATE(FW)}} + R_{\text{G,J(FW)}}) \times C_{\text{RSS(FW)}}}$$

$$\frac{dv}{dt}_{\text{MAX(SR)}} = \frac{V_{\text{TH(SR)}}}{(R_{\text{LO(SR)}} + R_{\text{GATE(SR)}} + R_{\text{G,J(SR)}}) \times C_{\text{RSS(SR)}}}$$

$$\frac{dv}{dt}_{\text{TURN-ON(FW)}} < \frac{dv}{dt}_{\text{MAX(SR)}} \quad (26)$$

假定 Q_{SR} 和 Q_{FW} 所用的器件相同，没有外部栅极电阻器，并且与驱动器输出阻抗相比内部栅极电阻可以忽略，则驱动器输出阻抗的近似比值如公式 27 所示。

$$\frac{R_{LO(SR)}}{R_{HI(FW)}} \leq \frac{V_{TH(SR)}}{V_{DRV} - V_{GS,PLATEAU(FW)}} \quad (27)$$

采用由 10V 驱动信号驱动的逻辑电平 MOSFET 的一个典型示例可产生 0.417 的比值，这就意味着 Q_{SR} 的下拉驱动阻抗必须小于 Q_{FW} 的上拉驱动阻抗的 42%。在进行这些计算时，请记住除 V_{DRV} 之外的每个参数都与温度有关，其值可能需要调整以适应设计的最差运行条件。

5 高侧非隔离栅极驱动

高侧非隔离栅极驱动可按照所驱动的器件类型或涉及的驱动电路类型来分类。相应地，无论是使用 P 沟道还是 N 沟道器件，是实施直接驱动、电平位移驱动还是自举技术，它们都有差异。无论采用哪种方式，高侧驱动器设计需要更多关注，以下核对表涵盖了设计的各个方面，可能有所帮助：

- 效率
- 偏置和电源要求
- 速度限制
- 最大占空比限值
- dv/dt 影响
- 启动条件
- 瞬态运行
- 旁路电容器大小
- 布局和接地注意事项

5.1 适用于 P 沟道器件的高侧驱动器

在此组电路中，P 沟道 MOSFET 开关的源极端子连接到正输入电压轨。驱动器在栅极上施加一个与器件源极对应的负振幅开通信号。这就意味着 PWM 控制器的输出应反转并以正输入电压轨为基准。因为输入电压可视为直流电压源，所以高侧 P 沟道驱动器无需以开关频率为基础在大电势差之间摆动，但它们必须工作在整个输入电压范围内。而且，由于输入电压源具有较低的交流阻抗，因此驱动器以交流接地电势作为基准。

5.1.1 P 沟道直接驱动

P 沟道高侧驱动器最简单的例子就是直接驱动，如果最高输入电压低于器件的栅源极击穿电压，可以实施这种驱动。典型应用领域为使用 P 沟道 MOSFET 的 12V 输入直流/直流转换器，与图 18 所示的原理图相似。请注意，P 沟道器件的某些专用控制器中提供反相 PWM 输出信号。




图 18. P 沟道 MOSFET 直接驱动

电路运行类似于 N 沟道器件的接地参考直接驱动器。显著差异是栅极驱动电流的路径，此电流永远不会流入接地连接。相反，正负互连会传导栅极的高充电和放电电流。因此，为了最大程度地减小栅极驱动中的环路电感，需要宽迹线或平面来提供正输入。

5.1.2 P 沟道电平位移驱动

对于超过 MOSFET 的栅源极电压极限的输入电压，必须使用电平位移栅极驱动电路。最简单的电平位移技术是使用开路集电极驱动器，如图 19 所示。遗憾的是，开路集电极电平位移器不适合在高速应用中直接驱动 MOSFET。




图 19. PMOS 器件的开路集电极驱动

由于开路集电极晶体管的额定电压，从有限输入电压范围开始实施存在诸多问题。但最大的障碍是高驱动阻抗。 R_{OFF} 和 R_{GATE} 电阻器都必须为高阻值电阻器，才能在开关导通期间限制驱动器中的持续电流。而且，栅极驱动振幅取决于电阻器分频器比值和输入电压电平。由于开关速度和 dv/dt 抗扰性严重受限，因而此电路被排除在开关应用非常重要。然而，这个非常简单的电平位移接口可用于在浪涌电流限流器或速度不是重要考量因素的类似应用中驱动开关。

图 20 显示了电平位移的栅极驱动电路，该电路适合高速应用并可与常规 PWM 控制器无缝配合使用。在双极 Totem-Pole 驱动器级输入端，很容易识别开路集电极电平位移原理。在此实施中，电平位移器具有两个作用：它可以反转 PWM 输出并将输入电压轨作为 PWM 信号的基准。

开通速度快，由 R_{GATE} 和 R_2 决定。在开关导通时，一个较小的直流电流流入电平位移器内，使驱动器保持正确的偏置状态。栅极驱动功率和电平位移电流都由功率级正输入提供，该输入端通常会被有效地旁路绕过。




图 20. 电平位移的 P 沟道 MOSFET 驱动器

驱动器的功耗一部分取决于频率（基于主开关的栅极电荷），一部分取决于占空比和输入电压（由于电平位移器中流动的电流）。

$$P_{DRIVE} = Q_G \times V_{DRV} \times f_{DRV} + \frac{V_{IN} \times D_{MAX}}{R1 + R2} \quad (28)$$

此电路的一个缺陷是由于存在 $R1$ 和 $R2$ 分频器， V_{DRV} 仍然是输入电压的函数。在大多数情况下，保护电路可能需要防止栅源极端子上产生过高的电压。另一个潜在的难题是 NPN 电平位移晶体管的饱和，这会延长由 $R1$ 和 R_{GATE} 决定的关断时间。幸运的是，这些缺点均可通过移动 Q_{INV} 的发射极和 GND 之间的 $R2$ 来消除。最终电路可在开通和关断过程中提供恒定的栅极驱动振幅和快速对称的开关速度。驱动器方案的 dv/dt 抗扰性主要由 $R1$ 电阻器决定。低阻值电阻器可提高抗 dv/dt 电感开通的能力，不过会增加电平位移器的功率损耗。还应注意，此解决方案有一个内置上电过程自偏置机制。当 PWM 控制器仍然处于非活动状态时， Q_{INV} 关断，并且 $R1$ 和 Totem-Pole 驱动器的上 NPN 晶体管使主 MOSFET 的栅极保持在阈值以下。不过，应特别注意快速输入电压瞬变，因为它会在 P 沟道 MOSFET 晶体管的关断状态下导致 dv/dt 电感开通。

一般来说，直流电平位移驱动器的效率相对较低，其功率损耗限制在特定输入电压电平以上。这些基本的折衷是为了平衡开关速度和电平位移器的功率损耗，从而在整个输入电压范围内满足所有要求。

5.2 适用于 N 沟道器件的高侧直接驱动器

绝大多数电源应用将 N 沟道 MOSFET 用作主电源，因为其价格低廉，速度更快，且导通电阻更低。将 N 沟道器件用作高侧开关需要使用以 MOSFET 的源极为基准的栅极驱动电路。驱动器必须能够承受开关转换过程中出现的剧烈电压摆幅，并将 MOSFET 的栅极驱动在电源的正电源轨以上。在大多数情况下，栅极驱动电压必须高于电路中提供的最高直流电势。所有这些困难使得高侧驱动器设计成为一项富有挑战的任务。

5.2.1 适用于 N 沟道 MOSFET 的高侧直接驱动

在最简单的高侧应用中，可通过 PWM 控制器或接地参考驱动器直接驱动 MOSFET。此应用必须满足两个条件：

$$V_{DRV} < V_{GS,MAX}$$

$$V_{IN} < V_{DRV} - V_{GS,Miller}$$

(29)

典型应用原理图如图 21 所示，其中包含可选的 PNP 关断电路。




图 21. N 沟道 MOSFET 的直接驱动

看看电路的基本运行（现在忽略 PNP 关断晶体管），此配置与接地参考驱动方案相比有两个主要差异。由于漏极连接到正直流输入电压轨，因此开关操作发生在器件的源极端子上。它仍然是相同的钳位电感开关，开通和关断间隔相同。但是从栅极驱动设计的角度来看，这是一个完全不同的电路。请注意，栅极驱动电流在源极端子上无法返回接地点。相反，该电流必须流经连接到器件源极的负载。在非连续电感器电流模式下，栅极充电电流必须流经输出电感器和负载。然而在连续电感器电流模式下，可以通过整流器二极管的导电 pn 结使环路闭合。在关断时，栅极放电电流流经连接在接地点和 MOSFET 源极之间的整流器二极管。在所有运行模式下， C_{GD} 电容器的充电和放电电流都会流经功率级高频旁路电容器。

这些差异导致的最终结果是，由于栅极驱动电路中所需的元件增加、环路面积增大，寄生源极电感相应增大。之前提到，源极电感对栅极驱动具有负反馈影响，并会减慢电路中的开关操作。

高侧直接驱动的另一个显著差异是源极（即电路的开关节点）的行为。通过密切注意关断过程中 MOSFET 的源极波形，可以观察到一个较大的负电压。图 22 阐明了这项非常复杂的开关操作。

当通过将栅极端子拉至接地来启动关断过程时，MOSFET 的输入电容会快速放电至米勒平坦区域电压。器件仍然完全导通，完整的负载电流会经过漏极流至源极，并且压降较小。接下来，在米勒区域，MOSFET 充当源极跟随器。

源极与栅极电压一起下降，同时漏源极上的电压上升，栅源极电压在 $V_{GS,Miller}$ 电平上保持恒定。 dv/dt 受到器件的栅极驱动阻抗和 C_{GD} 电容器限制。一旦源极电压降至 0.7V 或低于地电平，整流器二极管应将开关节点钳制为地电平。




图 22. 高侧 N 沟道 MOSFET 的关断

实际上，源极可以在短时间内降至地电平以下，直至整流器二极管完成正向恢复过程，并且电流克服了寄生电感的影响。当负载电流从 MOSFET 完全传输到二极管后，开关节点可以返回到最终电压，即低于地电平的二极管压降。

此源极电压的负偏移说明栅极驱动电路存在一个重大问题。慢速二极管和高寄生电感值可导致 MOSFET 源极上的负电压过高，并可将驱动器的输出引脚拉至地电平以下。为了保护驱动器，可在输出引脚和接地之间连接低正向压降肖特基二极管，如图 21 所示。要考虑的另一方面是，当栅极端子达到 0V 时，栅极放电电流将变为零。对栅极端子和 MOSFET 的进一步负拉取会开始重新开通。最后，系统实现了精妙的平衡，栅极放电电流和寄生电感上的压降使得器件电流拥有相同的 di/dt 。

甚至图 21 中所示的可选关断加速电路在开关结处于负电压尖峰时没有帮助。当栅极电压降至地电平上的 V_{BE} 时，PNP 晶体管将关断，并且在负电压瞬变过程中 MOSFET 会被孤立。还应注意主开关处于关断状态时，抗噪性能有所下降。源极电压比地电平低几百毫伏，栅极保持为高于地电平约 0.7V。栅极相对源极的此正电压接近阈值电压，尤其对于逻辑电平器件和高温条件下，这一点非常危险。

5.2.2 自举栅极驱动技巧

当输入电压电平禁止为高侧 N 沟道 MOSFET 使用直接栅极驱动电路时，可以考虑使用自举栅极驱动技术的原理。此方法利用栅极驱动和附带的偏置电路，两者都将主 MOSFET 晶体管的源极作为基准。驱动器和偏置电路都在两个输入电压轨和器件源极之间摆动。然而，可通过低电压电路元件实施驱动器和浮动偏置，因为这些元件上永远不会施加输入电压。驱动器和接地参考控制信号由电平移位电路连接，该电路必须承受浮动高侧和接地参考低侧电路之间的高电压差和较大的电容开关电流。

5.2.2.1 分立式高性能浮动驱动器

代表自举原理的典型实施如图 23 所示。接地参考 PWM 控制器或 MOSFET 驱动器由其局部旁路电容器和输出引脚代表。自举栅极驱动电路的构件块易于识别。电平位移电路由自举二极管 Q_{BST} 、 R_1 、 R_2 和电平位移晶体管 Q_{LS} 构成。自举电容器 C_{BST} 、图腾柱双极驱动器和常规栅极电阻器都是自举解决方案的浮动型源极基准部件。

此特殊实施采用无板载浮动驱动器的低成本简单 PWM 控制器，可非常高效地应用于 12V 至大约 24V 的系统。IC 额定电压不限制输入电压电平，这一点非常有用。而且，电平位移电路是源极开关小型 NMOS 晶体管，在主 MOSFET 导通时不会从自举电容器上消耗任何电流。这在保持电平位移器高效以及延长主开关最大导通时间方面是一个重要特性。运行方式可总结如下：当 PWM 输出升高以开通主 MOSFET 时，电平位移晶体管关断。 R_1 支持基极电流流至 Totem-Pole 驱动器的上 NPN 晶体管，然后主 MOSFET 开通。从自举电容器 C_{BST} 中获取栅极电荷。当开关开通时，其源极摆动至正输入电压轨。自举二极管和晶体管阻止输入电压，驱动器的电源由自举电容器提供。在关断时，PWM 输出降低，并开通电平位移晶体管。




图 23. 集成的自举驱动器

电流开始流入 R_1 和 R_2 ，流向接地点，然后图腾柱驱动器的低 PNP 晶体管开通。当主 MOSFET 的栅极放电时，漏源极电压升高，源极转换为低电平，从而开通整流器。在主开关关断时，自举电容器通过自举二极管重新充电至 V_{DRV} 电平。此电流由接地参考电路的 C_{DRV} 旁路电容器提供，并流经 D_{BST} 、 C_{BST} 和导电整流器元件。这就是自举技术的基本运行原理。

5.2.2.2 集成的自举驱动器

在中等输入电压应用（主要是 24 V 或 48 V 电信系统）中，大多数自举元件都可集成到 PWM 控制器中，如图 24 所示。




图 24. 集成的自举驱动器

对于更高的电压，可使用专用驱动器 IC 来简化在高达 600V 额定电压下自举栅极驱动的设计。这些高电压 IC 采用独特的电平位移设计，在这一点上有所不同。为了维持高效可管理的功率损耗，电平位移器在主电源导通时不应消耗任何电流。即使电平位移晶体管中出现 1mA 的微小电流，在最坏情况下都可能导致驱动器 IC 中形成接近 0.5W 的功率损耗。

广泛应用于这些领域的技术称为脉波拴锁电平转换器，如图 25 所示。




图 25. 高电压驱动器 IC 中的典型电平位移器

如图所示，PWM 输入信号被转换为 ON/OFF 命令。上升沿和下降沿产生的短脉冲会驱动与高侧电路交互的电平位移晶体管对。相应地，对驱动器的浮动部分也进行了修改，电平位移命令信号必须与噪声区分开并被拴锁，以保证正常操作。由于电平位移器中会出现短时电流，此操作可降低功率损耗，但同时也会降低抗噪性，因为在驱动器输入端不能持续出现命令信号。600 V 额定脉波拴锁电平转换器上的典型脉宽大约为 120 纳秒。驱动器的自然延时中增加了此时间间隔，并出现在运行中的开通和关断延时中，驱动器的数据表中列出了此间隔。由于超出最佳延时，因此高电压栅极驱动器 IC 的运行频率范围限制在几百 kHz 以下。有些低电压高侧驱动器 IC（不超过 100V）使用连续电流直流电平位移电路来消除脉冲鉴别器的延时，因此它们支持更高的工作频率。

在此电路中， R_{GATE} 具有两个作用：它可以设置 MOSFET 中的开通和关断速度，它可以在主开关的源极端子出现负电压瞬变的过程中为肖特基二极管提供限流。现在，开关节点的电压可以低于地电平几伏摆动，而不会干扰驱动器的运行。而且，可通过连接到 C_{BST} 两端的两个二极管为自举电容器提供过压保护。

此电路唯一的潜在危险是，自举电容器的充电电流必须流经 R_{GATE} 。 C_{BST} 和 R_{GATE} 的时间常数会减慢重新充电过程，当 PWM 占空比接近单位带宽增益积时，这可能成为一个限制因素。

5.2.2.4 自举偏置、瞬变问题和启动

图 28 显示了自举栅极驱动技术的典型应用图。原理图上标出了四个重要的旁路电容器。




图 28. 自举旁路示例

从设计角度来看，自举电容器 C_{BST} 是最重要的元件，因为它可以过滤对主 MOSFET 的栅极充电的高峰值电流，同时为源极基准浮动电路提供偏置。在正常运行的每个开关周期内，自举电容器可提供用于开启 MOSFET 的总栅极电荷 (Q_G)、反向恢复电荷 (Q_{RR}) 和自举二极管 ($I_{LK,D}$) 的泄漏电流、电平位移器 ($I_{Q,LS}$) 和栅极驱动器 ($I_{Q,DRV}$) 的静态电流以及栅源极端子 (I_{GS}) 间的泄漏电流，包括由潜在栅源极下拉电阻器消耗的电流。这些电流中有一部分只在主开关开通期间流动，一部分可能为零，具体取决于驱动器和电平位移器的实际实施。

假定处于稳态运行中，可使用 公式 30 来计算实现目标纹波电压 ΔV_{BST} 的自举电容值：

$$C_{BST} = \frac{Q_G + Q_{RR} + I_{BST} \times \frac{D_{MAX}}{f_{DRV}}}{\Delta V_{BST}}$$

其中

$$\bullet \quad I_{BST} = I_{LK,D} + I_{Q,LS} + I_{Q,DRV} + I_{GS} \quad (30)$$

要最终确定自举电容值，还必须检查两种极端运行条件。在负载瞬变过程中，可能必须在几个开关周期内将主开关保持在开启或关断状态。为了确保在这些情况下不间断运行， C_{BST} 电容器必须储存足够的能源以使浮动偏置电压长时间保持在高侧驱动器 IC 的欠压锁定阈值之上。

从轻负载到重负载，某些控制器可以使主开关持续保持开启状态，直至输出电感器电流达到负载电流值。最大开通时间 ($t_{ON,MAX}$) 通常由该值和输出电感器上的压差来决定。在这些情况下，可按 公式 31 所示的方法确定最小自举电容值。

$$C_{BST,MIN} = \frac{Q_G + Q_{RR} + I_{BST} \times t_{ON,MAX}}{V_{BST} - V_{UVLO}}$$

其中

- V_{BST} 是 C_{BST} 上自举偏置电压的初始值
- V_{UVLO} 是驱动器的欠压锁定阈值

(31)

采用分立式浮动驱动器实施, V_{UVLO} 可用最小安全栅极驱动电压取代。

当 MOSFET 在几个开关周期内保持关断时, 其他方向的任何负载瞬变均需要脉冲跳跃。当输出电感器电流达到零时, 主开关的源极稳定在输出电压电平上。自举电容器必须提供所有常规放电电流分量并存储足够的能源以便在空闲周期结束时开启开关。与以前的瞬态模式相似, 可按 公式 32 所示的方法计算最小电容值。

$$C_{BST,MIN} = \frac{Q_G + (I_{LK,D} + I_{Q,LS} + I_{Q,DRV}) \times t_{OFF,MAX}}{V_{BST} - V_{UVLO}} \quad (32)$$

在某些应用领域 (如电池充电器), 在向转换器施加输入功率之前可能存在输出电压。在这些情况下, 主 MOSFET 的源极和 C_{BST} 的负节点处于输出电压, 自举二极管可能在启动时反向偏置。有可能无法向自举电容器提供初始电荷, 具体取决于偏置和输出电压电平之间的电势差。假定输入和输出电压之间有足够压差, 包含 R_{START} 电阻器、 D_{START} 二极管和 D_Z 齐纳二极管的简单电路可以解决启动问题, 如图 29 所示。




图 29. 自举启动电路

在此启动电路中, D_{START} 充当第二个自举二极管, 用于在上电时对自举电容器充电。 C_{BST} 将充电至 D_Z 的齐纳电压, 正常运行过程中它应高于驱动器的偏置电压。自举电容器的充电电流和齐纳电流受到启动电阻器的限制。为了实现最佳效率, 可选择 R_{START} 的值将电流限制到一个较低值, 因为通过启动二极管的第二个自举路径在电路中永久存在。

5.2.2.5 接地注意事项

要通过高侧 N 沟道 MOSFET 实现自举栅极驱动器的最佳布局设计, 需要解决三个重要的接地问题。图 28 可用于识别典型应用中最重要的高电流环路。

首先要关注的是尽可能将栅极的高峰值电流限制在较小的物理区域内。考虑到栅极电流必须流经的路径, 这可能是一项富有挑战性的任务。在开启时, 路径中需要自举电容器、驱动器的开启晶体管、栅极电阻、栅极端子, 最后, 环路在主 MOSFET 的源极闭合, 这也是 C_{BST} 的基准。关断过程更复杂, 因为栅极电流有两个独立分量。 C_{GS} 电容器的放电电流有效地控制在局部, 它流经栅极电阻器、驱动器的关断晶体管, 并从功率 MOSFET 的源极流至栅极。另一方面, C_{GD} 电容器的电流必须流经 R_{GATE} 、驱动器的关断晶体管、输出滤波器, 最终流至功率级输入电容器 (CIN)。必须在印刷电路板上尽量缩小承载栅极驱动电流的所有三个环路。

第二个高电流路径包含驱动器的自举电容器、自举二极管、局部接地参考旁路电容器和整流器二极管或功率级晶体管。通过自举二极管从接地参考驱动器电容器 C_{DRV} （从 D_{BST} 的阳极接地）周期性对 C_{BST} 重新充电。重新充电发生在短时间间隔内，需要峰值电流。所以，高侧驱动器必须同时在输入侧局部旁路绕过。根据经验法则， C_{DRV} 应比 C_{BST} 大一个数量级。尽可能减小印刷电路板上的环路面积对于确保可靠运行同样重要。

此电路的第三个问题是将电源接地和浮动电路之间流动的寄生容性电流限制在一个低阻抗环路内。目标是使这些电流偏离敏感模拟控制部件的接地点。图 30 展示了在两种包含高侧驱动器 IC 的代表性应用中的寄生容性电流路径。




图 30. 高侧应用中的容性 电流

单个高侧驱动器 IC 通常只有一个 GND 连接。由于容性电流必须返回功率级接地电势，因此 IC 的低侧部分应以电源接地为基准。这与直觉不符，因为驱动器的控制信号以信号接地为基准。然而，消除模拟和电源接地间的高容性电流分量还可确保尽可能减小两个接地点之间的电势差。

通过通用半桥驱动器 IC 可显著改善这种情况，该 IC 在同一封装中包含一个低侧和一个高侧驱动器。这些电路有两个接地连接，通常标示为 GND 和 COM，使布局更加灵活。为了使容性电流尽可能在最短的路径内返回电源接地，COM 引脚与电源接地连接。可利用 GND 引脚提供与控制器的信号接地的连接，从而最大程度地提高抗噪性。

但出于完整性考虑，还需要提到 PWM 控制器的旁路电容器，该电容器置于靠近 IC 的 V_{CC} 和 GND 引脚处。再来看看图 28， C_{BIAS} 相对于 C_{BST} 和 C_{DRV} 而言是一个较小的电容器，因为它只提供高频旁路，而不参与栅极驱动过程。

6 交流耦合栅极驱动电路

栅极驱动路径中的交流耦合可为栅极驱动信号提供简单的电平位移。交流耦合的主要作用是修改主 MOSFET 的开通和关断栅极电压，而高侧栅极驱动则不同，它最需要关注的是缩小较大的电势差。在如图 31 所示的接地参考示例中，栅极驱动在 $-V_{CL}$ 和 $V_{DRV}-V_{CL}$ 电平之间，而不是驱动器的初始输出电压电平 $0V$ 和 V_{DRV} 之间。电压 V_{CL} 由二极管钳断网络决定，在耦合电容器上形成。此技术的优点是能够以简单的方法在开关关断时和关断状态下为栅极提供负偏置，从而提高 MOSFET 的关断速度并改善 dv/dt 抗扰性。这种折衷方法略微降低了开启速度，同时由于正驱动电压降低可能增加 $R_{DS(on)}$ 电阻。




图 31. 容性耦合 MOSFET 栅极驱动

交流耦合的基本元件是耦合电容器 C_C 和栅源极负载电阻器 R_{GS} 。

该电阻器在上电过程中发挥着关键作用，可拉低栅极电压。这是唯一一种在启动时使 MOSFET 保持关断的机制，它的原理是在驱动器的输出端和器件栅极之间阻断耦合电容器的影响。此外， R_{GS} 为耦合电容器上的电流提供了一个路径。如果没有这个电流分量，则不允许在 C_C 上形成电压。从理论上来说，会在每个开关周期中提供数量相同的总栅极电荷，然后通过电容器移除，并且经过 C_C 的净电荷为零。

相同的原理可应用于稳态运行，以通过电路中的 R_{GS} 确定耦合电容器上的直流电压。假定没有钳位电路，电容器上的恒定 V_C 电压、恒定占空比 D 和 R_{GS} 的电流可表示为经过 C_C 的附上电荷分量。

相应地，在 MOSFET 的开启和连续开通过程中通过耦合电容器提供的总电荷如 公式 33 所示。

$$Q_{C,ON} = Q_G + \frac{V_{DRV} - V_C}{R_{GS}} \times \frac{D}{f_{DRV}} \quad (33)$$

对于开关的关断和连续关断时间也应遵循相同的注意事项，总电荷可按 公式 34 所示进行计算。

$$Q_{C,OFF} = Q_G + \frac{V_C}{R_{GS}} \times \frac{1-D}{f_{DRV}} \quad (34)$$

对于稳态运行，两种电荷必须相等。

通过求解 V_C 的方程式，可确定耦合电容器上的电压。

$$V_C = V_{DRV} \times D \quad (35)$$

这个为人所熟知的关系强调了占空比对耦合电容器电压的依赖性。随着占空比变化， V_C 随之改变，且 MOSFET 的开通和关断电压相应调节。按照 图 32 的示例，在低占空比周期中，关断过程中的负偏置减小，而在高占空比时，开启电压不足。




图 32. 作为占空比函数的标准化耦合电容器电压

可使用与 R_{GS} 并联的钳位电路来解决大占空比下开启电压不足的问题，如 图 31 所示。图 32 中还显示了对耦合电容器电压的影响。由于耦合电容器电压受到钳位限制，因此可确定栅极的最大负偏置电压。由于栅极驱动振幅不受交流耦合电路的影响，因此可确保整个占空比范围内的最低开启电压。

6.1 计算耦合电容

每个开关周期中经过 C_C 的电荷量会以开关频率为基础在耦合电容器上形成交流纹波电压。显然，这种电压变化与驱动电压的振幅相比应保持较小的值。

可根据之前确定的电荷计算纹波电压，如 公式 36 所示。

$$\Delta V_C = \frac{Q_G}{C_C} + \frac{(V_{DRV} - V_C) \times D}{C_C \times R_{GS} \times f_{DRV}} \quad (36)$$

考虑到 $V_C = D \cdot V_{DRV}$ ，还可重新排列 公式 37 以获得所需的电容值。

$$C_C = \frac{Q_G}{\Delta V_C} + \frac{V_{DRV} \times (1-D) \times D}{\Delta V_C \times R_{GS} \times f_{DRV}} \quad (37)$$

此表达式表明在 $D = 0.5$ 时为最大值。一条良好的经验法则是，将最差情况下的交流纹波电压振幅 (ΔV_C) 限制为大约 V_{DRV} 的 10%。

6.2 耦合电容器的启动瞬变

必须再定义一个参数，才能计算所需的最小耦合电容值。必须选择 R_{GS} 的值。为了做出明智的决策，必须检查交流耦合电路的启动瞬变。

上电时， C_C 上的初始电压为零。当驱动器的输出开始切换时，耦合电容器上的直流电压会逐渐上升，直至达到稳态值 V_C 。在 C_C 上形成 V_C 的持续时间取决于由 C_C 和 R_{GS} 决定的时间常数。因此，要同时实现耦合电容器的目标启动瞬变时间和特定纹波电压，必须同时计算两个参数。幸运的是，以下两个公式可计算这两个未知数：

$$C_C = \frac{Q_G}{\Delta V_C} + \frac{V_{DRV} \times (1-D) \times D}{\Delta V_C \times R_{GS} \times f_{DRV}}$$

$$\tau = R_{GS} \times C_C \rightarrow R_{GS} = \frac{\tau}{C_C} \quad (38)$$

从而得到一个解决方案。代入第二个公式中 R_{GS} 的表达式，最差情况下 $D = 0.5$ ，确定 $\Delta V_C = 0.1 \times V_{DRV}$ ，可求解并简化第一个公式，计算最小电容值，如 公式 39 所示。

$$C_{C,MIN} = \frac{20 \times Q_G \times \tau \times f_{DRV}}{V_{DRV} \times (2 \times \tau \times f_{DRV} - 5)} \quad (39)$$

计算出 $C_{C,MIN}$ 后，其值和所需启动时间常数 (τ) 决定了所需的下拉电阻。交流耦合驱动的常见设计折衷方法是平衡效率和瞬变时间常数。为了在不同占空比下更快地调节耦合电容器电压，必须允许栅源极电阻器上存在更大的电流。

7 变压器耦合栅极驱动

在高电压栅极驱动 IC 出现以前，使用栅极驱动变压器是唯一一种在离线或类似高电压电路中驱动高侧开关的可行解决方案。现在，两种解决方案同时存在并且各有利弊，可用于不同的应用非常重要。集成高侧驱动器非常方便，使用的电路板更小，但开通和关断延时比较长。设计合理的变压器耦合解决方案具有可忽略的延时，可跨更高的电势差运行。通常，它使用更多元件，需要设计变压器，或者至少了解其运行和规格。

在集中精力设计栅极驱动电路前，应检查一些与所有变压器设计有关的常见问题及其与栅极驱动变压器的关联。

- 变压器至少有两个绕组。使用独立的一次和二次绕组便于实现隔离。一次绕组和二次绕组之间的匝数比可实现电压调节。在栅极驱动变压器中，通常不需要电压调节，但隔离是一个重要功能。

- 理想情况下，无一例外，变压器不存储能源。所谓的反激式“变压器”实际上是耦合电感器。然而，实际变压器中绕组之间的非磁性区域以及两个半芯结合处的小气隙中会存储少量能源。这种能源存储由泄漏和磁化电感表示。在电源变压器中，减小泄漏电感对于最大程度地减少能源存储进而确保高效率来说非常重要。栅极驱动变压器所需的平均功耗非常小，但它在开通和关断时会产生高峰值电流。为了避免栅极驱动路径中的延时，低泄漏电感仍然必不可少。
- 法拉第定律要求变压器绕组上的平均电压在一段时间内必须为零。即使较小的直流分量也可导致通量“漂移”，最终导致磁芯饱和。此法则会对由单端 PWM 电路控制的变压器耦合栅极驱动的设计产生重大影响。
- 磁芯饱和限制了绕组上施加的伏秒数。变压器设计必须预测所有运行条件下的最大伏秒数，这必须同时包含最差情况下的瞬变和最大占空比以及最大输入电压。栅极驱动变压器设计中唯一一个放宽情况是稳压电源。
- 必须保留开关周期中很大一部分，以便重置单端应用（只工作在 B-H 平面的第一象限，例如正向转换器）中主电源变压器的磁芯。复位时间间隔可限制变压器的工作占空比。即使在单端栅极驱动变压器设计中，这基本上也不是问题，因为必须采用交流耦合，所以会使用双向磁化。

7.1 单端变压器耦合栅极驱动电路

这些栅极驱动电路与单输出 PWM 控制器结合使用，以驱动高侧开关。图 33 显示了基本电路。




图 33. 单端变压器耦合栅极驱动

耦合电容器必须与栅极驱动变压器的一次绕组串联，以便为磁化电感提供复位电压。如果没有电容器，绕组上就会形成一个取决于占空比的直流电压，并且变压器会饱和。

C_C 的直流电压 (V_C) 的形成与交流耦合直接驱动中所示的方法相同。公式 40 中还显示了耦合电容器电压的稳态值。

$$V_C = D \times V_{DRV} \quad (40)$$

与交流耦合直接驱动相似，实际的栅极驱动电压 V_C 会随占空比变化。此外，占空比的突然变化会激发由栅极驱动变压器和耦合电容器的磁化电感形成的 L-C 谐振环路。在大多数情况下，可通过插入一个与 C_C 串联的低阻值电阻器 (R_C) 来减小此 L-C 谐振。 R_C 的值由谐振电路的特性阻抗决定，并按公式 41 中指定。

$$R_C \geq 2 \times \sqrt{\frac{L_M}{C_C}} \quad (41)$$

请记住，公式 41 中定义的 R_C 值是包含 PWM 驱动器的输出阻抗的等效串联电阻。而且，还应考虑耦合电容器电压的临界阻尼响应可能需要不合理的高电阻值。这会限制栅极电流，最终限制主开关的开关速度。另一方面，欠阻尼响应可能导致谐振过程中在栅源极端子上出现不可接受的电压应力。

形成 V_C 的电流有两个分量：变压器的磁化电流以及主 MOSFET 栅极和源极之间连接的下拉电阻器中流动的电流。相应地，控制耦合电容器电压的调节速度的启动和瞬变时间常数体现了栅极驱动变压器的磁化电感的影响，可通过以下公式估算：

$$\tau = \frac{2 \times \pi \times f_{DRV} \times L_M \times R_{GS} \times C_C}{2 \times \pi \times f_{DRV} \times L_M + R_{GS}} \quad (42)$$

磁化电感对驱动器的净电流及其方向还有另一种明显的影响。图 34 强调了电路中流动的不同电流分量以及驱动器应提供的电流分量之和 I_{OUT} 。




图 34. 通过变压器耦合栅极驱动来驱动输出电流

请注意输出电流波形中的灰色阴影区域。输出驱动器处于低状态，这意味着它需要灌入电流。但由于磁化电流分量，驱动器实际上在拉电流。因此，输出必须通过变压器耦合栅极驱动来处理双向电流。如果驱动器不能承载双向电流，可能需要增加二极管。双极 MOSFET 驱动器是一个典型示例，在该示例中，需要在接地点和输出引脚之间连接肖特基二极管。类似情况还发生在不同占空比或电流分量值时驱动器处于高状态的过程中。解决此问题并避免在驱动器输出端增加二极管的一个简单方法是增加阻性电流分量以抵消磁化电流的影响。

当占空比较大时（如降压转换器），图 33 的电路不能提供足够的栅极驱动电压。耦合电容器电压与占空比成比例上升。相应地，关断期间的负偏置也会增加，而开启电压降低。在栅极驱动变压器的次级增加两个小分量可以防止这种情况。

图 35 显示了恢复栅极驱动脉冲的初始电压电平的常用技术。




图 35. 变压器耦合栅极驱动中的直流恢复电路

在此，使用二级耦合电容器 (C_{C2}) 和简单的钳位二极管 (D_{C2}) 来恢复变压器次级侧上的初始栅极驱动振幅。如果在主开关关断期间需要更大的负偏置，可以增加一个齐纳二极管，以类似于图 31 中所示的方式与该二极管串联，相对于交流耦合直接驱动解决方案。

7.1.1 计算耦合电容

计算耦合电容值的方法基于允许的最大纹波电压，稳态运行时经过该电容器的电荷量在之前的交流耦合电路中已经介绍过。 C_{C2} 的公式与直接耦合栅极驱动电路的公式相似。纹波电压有两个分量：一个与主 MOSFET 的总栅极电荷有关，另一个分量是由栅极下拉电阻器中的电流产生的：

$$C_{C2} = \frac{Q_G}{\Delta V_{C2}} + \frac{(V_{DRC} - V_{DC2,FW}) \times D_{MAX}}{\Delta V_{C2} \times R_{GS} \times f_{DRV}} \quad (43)$$

此表达式在开关最大开通时间（也就是最大占空比）时具有最大值。在初级侧耦合电容器中，栅极驱动变压器的磁化电流会产生更多纹波电压分量。其影响体现在公式 44 中，可使用该公式计算初级侧耦合电容值。

$$C_{C1} = \frac{Q_G}{\Delta V_{C1}} + \frac{(V_{DRV} - V_{DC2,FW}) \times D}{\Delta V_{C1} \times R_{GS} \times f_{DRV}} + \frac{V_{DRV} \times (D^2 - D^3)}{\Delta V_{C1} \times 4 \times L_M \times f_{DRV}^2} \quad (44)$$

可通过确定上述表达式的最大值找到可确保在所有运行条件下保持在目标纹波电压以下的最小电容。遗憾的是，在不同占空比下都可能出现最大值，具体取决于实际设计参数和分量值。在大多数实际解决方案中，它介于 $D = 0.6$ 至 $D = 0.8$ 的范围内。

还应注意，纹波电压之和 $\Delta V_{C1} + \Delta V_{C2}$ 出现在主 MOSFET 晶体管的栅极端子上。当在栅极端子上追求特定纹波电压或压降时，必须在两个耦合电容器之间进行分摊。

7.1.2 栅极驱动变压器设计

栅极驱动变压器的功能是跨大电势差传输接地参考栅极驱动脉冲，以适应浮动驱动实施。和所有变压器一样，它可用于整合电压调节，但是它很少用到。它用于驱动功率 MOSFET 的栅极所需的功耗较小，但会产生高峰值电流。栅极驱动变压器由作为 PWM 占空比的函数的可变脉宽驱动，是恒定振幅还是可变振幅取决于电路配置。在单端电路中，栅极驱动变压器采用交流耦合，磁化电感会遇到可变振幅脉冲。半桥应用等双端排列可通过恒定振幅信号驱动栅极驱动变压器。在所有情况下，栅极驱动变压器运行在 B-H 平面的第一和第三象限。

栅极驱动变压器的设计与电源变压器的设计非常相似。匝数比通常为 1，由于功率损耗所导致的温升通常可忽略。相应地，设计可从磁芯选择开始。栅极驱动变压器的典型磁芯形状包括环形、RM、P 或类似磁芯。磁芯材料采用具有高磁导率的铁氧体，可最大程度地提高磁化电感值，从而降低磁化电流。经验丰富的设计人员可以根据经验选择磁芯大小，也可以按照确定电源变压器设计中所需磁芯的方法通过面积乘积估算来确定。选定磁芯之后，一次绕组的匝数可通过公式 45 计算。

$$N_p = \frac{V_{TR} \times t}{\Delta B \times A_e}$$

其中

- V_{TR} 是一次绕组上的电压
- t 是脉冲持续时间
- ΔB 是 t 期间的峰间通量变化
- A_e 是所选磁芯的等效交叉部分

(45)

第一个任务是找到分子中的最大伏秒数。图 36 显示了作为转换器占空比的函数的单端和双端栅极驱动变压器的标准化伏秒数。




图 36. 栅极驱动变压器伏秒数与占空比

对于交流耦合电路，最差情况下 $D = 0.5$ ，在最大工作占空比下直接耦合达到峰值伏秒数。有趣的是，交流耦合可将最大稳态伏秒数减小四倍，因为在大占空比下，由于耦合电容器上形成电压，变压器电压成比例下降。

在 N_p 公式中，计算 ΔB 则要难得多。原因是在瞬态运行过程中存在磁通走漏。当输入电压或负载快速变化时，PWM 控制器相应地调节占空比。推导磁通走漏的准确定量结果非常困难。它取决于控制环路谐振和耦合网络（在它出现时）的时间常数。一般来说，较慢的环路响应和较快的时间常数倾向于减小磁通走漏。对于大多数设计来说，在最差稳态运行中需要在饱和通量密度和通量峰值之间达到三比一的裕度，以适应瞬态运行。

下一步是在磁芯的可用窗口区排列绕组。如前面所述，应最大程度减小泄漏电感，以避免变压器上的延时，并且必须控制交流导线电阻。在环形磁芯上，绕组应双线或三线绕制，具体取决于栅极驱动变压器中绕组的数量。对于罐形磁芯，每个绕组都应保持在单层内。一次绕组应位于距离中心柱最近的位置，然后是低侧绕组（如果使用的话），高侧绕组应位于距离中心柱最远的位置。罐形磁芯的这种排列可提供可接受的泄漏电感和最低的交流绕组电阻。而且，通常直接连接到电源接地的低侧绕组可针对浮动分量和电源接地间的容性电流提供控制（一次）绕组的自然屏蔽。

7.1.3 双用变压器耦合电路

在有些高侧开关应用中，高速栅极驱动 IC 的低输出阻抗和短传播延迟至关重要。图 37 和图 38 显示了两种完全不同的解决方案，用于在浮动应用中只使用一个变压器向常规低电压栅极驱动 IC 提供电力和控制。




图 37. 用一个变压器实现电力和控制传输

图 37 中的电路使用开关频率来传输驱动器的控制信号和电力。工作非常简单。在主开关开通时，对变压器次级侧上的正电压进行峰值整流，从而为栅极驱动 IC 产生电源电压。由于通过栅极驱动脉冲产生电力，因此前几个驱动脉冲必须对偏置电容器充电。所以，为此应用选择的驱动器 IC 最好有一个欠压锁定功能，以避免在栅极电压不足的情况下运行。如电路图中所示，必须使用直流恢复电路（ C_{C2} 和 D_{C2} ）产生驱动器的偏置电压，该电压与工作占空比无关。 D_{C2} 还可保护驱动器输入免受变压器二次绕组的负复位电压的影响。此电路的变压器设计与其他栅极驱动的变压器设计基本相同。驱动器 IC 的功耗略微提高了功率级别，与 MOSFET 的总栅极电荷相关的功率损耗相比相对较小。该变压器可传输峰值电流，但此电流对旁路电容器充电，而不是 MOSFET 的输入电容。所有栅极电流都限制在主晶体管、驱动器 IC 和旁路电容器之间的局部区域内。




图 38. 用一个变压器实现电力和控制传输

另一个类似解决方案是用同一个变压器传输电力和控制信号，如图 38 所示。图 37 和图 38 中两个电路之间的差异是变压器的工作频率。此实施利用专用芯片对。高频载波信号 ($f_{\text{CARRIER}} \gg f_{\text{DRV}}$) 用于电力传输，同时调幅可传输控制命令。可将图 38 中的栅极驱动原理图的基本框图集成到两个集成电路中，从而高效利用电路板空间。由于采用高频率运行，相对于传统栅极驱动变压器而言可减小变压器的大小。此解决方案的另一个优点是可独立确定浮动驱动器的偏置电压，而与栅极驱动命令无关，因此驱动器作出反应时不会出现之前解决方案中提到的启动延时。

7.2 双端变压器耦合栅极驱动

在高功率半桥和全桥转换器中，需要驱动两个或更多通常由推挽（也称为双端 PWM 控制器）控制的 MOSFET。此类栅极驱动电路的简单原理图如图 39 所示。

在这些应用可直接获得双极性对称栅极驱动电压。在第一时钟周期内，OUTA 开启，在栅极驱动变压器的一次绕组上施加一个正电压。在接下来的时钟周期内，OUTB 开启相同时间（稳态运行），在磁化电感上提供极性相反的电压。在任何两个连续开关周期内对一次绕组上的电压求平均值会得到零伏。




图 39. 推挽式半桥栅极驱动

因此，推挽式栅极驱动电路中不需要交流耦合。

哪怕是由控制器中元件容差和偏移造成的少量不对称，都会让设计人员担心。可通过驱动器的输出阻抗或与变压器一次绕组串联的小电阻器来轻松补偿这些小偏差。占空比不均衡可导致变压器上形成较小的直流电流，从而在驱动电路的等效电阻上产生一个均衡电压。假定 PWM 输出有两个不同占空比 D_A 和 D_B ，磁化电感的直流电流电平由 [公式 46](#) 决定。

$$I_{DC} = \frac{V_{DRV}}{2 \times R_{EQV}} \times (D_A - D_B) \quad (46)$$

为了说明此问题的琐碎，假定 $D_A = 0.33$ 、 $D_B = 0.31$ （6% 的相对占空比差）、 $V_{DRV} = 12\text{ V}$ 且 $R_{EQV} = 5\Omega$ （它是一个低侧和一个高侧驱动器输出阻抗之和）。得到的 D_C 电流为 24 mA ，过度功率损耗仅为 3 mW 。

栅极驱动变压器的设计遵循本节中介绍的相同规则和流程。最大伏秒数由 V_{DRV} 和开关周期决定，因为推挽电路通常不受占空比限制。

必须提供最差情况下峰值通量密度和饱和通量密度之间的合适裕度（大约为 3:1）。

推挽式栅极驱动电路的独特应用如图 40 所示，可用于在相移调制全桥转换器中控制四个功率晶体管。




图 40. 推挽式半桥栅极驱动

由于采用相移调制技术，此功率级使用四个约为 50% 占空比的栅极驱动信号。每个桥臂中的两个 MOSFET 需要一个互补驱动波形，该波形可由相同栅极驱动变压器的两个输出绕组产生。虽然稳态占空比始终为 0.5，但改变两个互补脉冲序列之间的相位关系必须在占空比中存在一种不对称。因此，在瞬态运行过程中，PWM 输出不会为栅极驱动变压器产生常规的 50% 占空比信号。相应地，必须在变压器中构建安全裕度以应对瞬变过程中占空比不均衡的情况。

另一个要指出的有趣事实是，可以轻松整合局部关断电路，并且变压器次级侧经常需要使用该电路。栅极驱动变压器，更确切地说是变压器的泄漏电感对于快速变化的信号会表现出相对较高的阻抗。如果没有针对高速开关应用优化驱动器的下拉能力，电源电路的关断速度和 dv/dt 抗扰性会受到严重应用非常重要。

8 总结

前面所述的关于开关速度、 dv/dt 抗扰性、旁路规则等方面的每条注意事项均适用于所有电路，包括变压器耦合栅极驱动。由于这些主题互为基础，因此只重点介绍了特定电路的独特新属性。

本应用报告展示了一种为高速开关应用设计高性能栅极驱动电路的系统性应用非常重要。可通过以下分步核对表总结此过程：

- 在完成功率级设计并选择电源组件后，开始栅极驱动设计过程。
- 采集所有相关的工作参数。具体来说，包括基于应用要求的功率 MOSFET 的电压和电流应力、工作结温以及功率 MOSFET 周围外部电路相关的 dv/dt 和 di/dt 极限，这些参数通常由功率级的不同阻尼器或谐振电路决定。
- 估算用于描述实际应用电路中功率半导体的寄生分量值的所有器件参数。数据表中列出的值通常是在不现实的室温测试条件下产生中，必须相应地进行修正。这些参数包括器件电容、总栅极电荷、 $R_{DS(on)}$ 、阈值电压、米勒平坦区域电压、内部栅极网状电阻等。
- 应优先考虑以下要求：性能、印刷电路板大小、目标成本等。然后选择符合功率级拓扑的合适栅极驱动电流。
- 确定将用于为栅极驱动电路供电的偏置电压电平，并检查电压是否足以将 MOSFET 的 $R_{DS(on)}$ 降至最低。
- 根据目标上电 dv/dt 和所需的开通和关断开关速度，选择驱动器 IC、栅源极电阻值和串联栅极电阻 R_{GATE} 。
- 根据需要设计（或选择）栅极驱动变压器。
- 如果是交流耦合，计算耦合电容值。

- 检查启动和瞬态运行条件，尤其是在交流耦合栅极驱动电路中。
- 估算驱动器的 dv/dt 和 di/dt 能力，并将其与功率级确定的值进行比较。
- 根据需要增加一种关断电路，并计算可满足 dv/dt 和 di/dt 要求的分量值。
- 检查驱动器电路中所有元件的功率损耗。
- 计算旁路电容值。
- 优化印刷电路板布局，最大程度地减小寄生电感。
- 随时检查最终印刷电路板的栅极驱动波形，查看在栅源极端子和驱动器 IC 输出端有无过度振铃。
- 增加保护或根据需要更换栅极驱动电阻器以调整谐振电路。

在可靠的设计中，应针对最差情况对这些步骤进行评估，因为温升、瞬态电压和电流应力可以给驱动器的运行带来重大变化，最终影响功率 MOSFET 的开关性能。

当然，本文档中未介绍的栅极驱动实现还有很多。希望本文中介绍的原理和方法可以帮助读者了解和分析其他解决方案。如果读者希望在复杂的高速栅极驱动设计领域快速获取答案，请参阅附录 A 到 E，其中提供了不同计算的典型数字示例（研讨会 1400 主题 2 附录 A/F 估算数据表中的 MOSFET 参数）。研讨会 1400 主题 2 附录 A/F 估算数据表中的 MOSFET 参数中的附录 F 提供了针对有源钳位正向转换器的完整分步栅极驱动设计示例，该示例中采用电源接地和浮动栅极驱动电路。

9 参考文献

1. V. Barkhordarian, "Power MOSFET Basics", International Rectifier, Technical Paper
2. S. Clemente, et al., "Understanding HEXFET® Switching Performance", International Rectifier, Application Note 947
3. B. R. Pelly, "A New Gate Charge Factor Leads to Easy Drive Design for Power MOSFET Circuits", International Rectifier, Application Note 944A
4. "Understanding MOSFET Data", Supertex, DMOS Application Note AN-D15
5. K. Dierberger, "Gate Drive Design For Large Die MOSFETs", PCIM '93, reprinted as Advanced Power Technology, Application Note APT9302
6. D. Gillooly, "TC4426/27/28 System Design Practice", TelCom Semiconductor, Application Note 25
7. "Gate Drive Characteristics and Requirements for HEXFET®s", International Rectifier, Application Note AN-937
8. "TK75050 Smart MOSFET Driver Data Sheet", TOKO Power Conversion ICs Databook, Application Information Section
9. Adams, "Bootstrap Component Selection For Control IC's", International Rectifier, Design Tip DT 98-2
10. "HV Floating MOS-Gate Driver ICs", International Rectifier, Application Note INT978
11. C. Chey, J. Parry, "Managing Transients in Control IC Driven Power Stages" International Rectifier, Design Tip DT 97-3
12. "HIP408X Level Shifter Types", Harris Semiconductor
13. "IR2110 High and Low Side Driver" International Rectifier, Data Sheet No. PD- 6.011E
14. "Transformer-Isolated Gate Driver Provides Very Large Duty Cycle Ratios", International Rectifier, Application Note AN-950B
15. W. Andreyak, "Practical Considerations in Troubleshooting and Optimizing Power Supply Control Circuits and PCB Layout", Unitrode Corporation, Power Supply Design Seminar, SEM-1200, Topic 4
16. L. Spaziani, "A Study of MOSFET Performance in Processor Targeted Buck and Synchronous Buck Converters", HFPC Power Conversion Conference, 1996, pp 123-137
17. W. Andreyak, "Practical Considerations In High Performance MOSFET, IGBT and MCT Gate Drive Circuits", Unitrode Corporation, Application Note U-137
18. J. O'Connor, "Unique Chip Pair Simplifies Isolated High Side Switch Drive" Unitrode Corporation, Application Note U-127
19. D. Dalal, "Design Considerations for Active Clamp and Reset Technique", Unitrode Corporation, Power Supply Design Seminar SEM1100, Topic 3
20. E. Wittenbreder, "Zero voltage switching pulse width modulated power converters", U.S. Patent No. 5402329.
21. R. Erickson, "Lecture 20, The Transistor as a Switching Device", Power Electronics ECE579 Course Notes, Fall 1987, pg. 20-4 through 20-16.
22. R. Severns, J. Armijos, "MOSFET Electrical Characteristics," MOSPOWER Applications Handbook, Siliconix, Inc., 1984, pg. 3-1 through 3-8.
23. J. Bliss, "The MOSFET Turn-Off Device - A New Circuit Building Block," Motorola Semiconductor, Engineering Bulletin EB142, 1990.
24. [Seminar 1400 Topic 2 Appendix A/F Est MOSFET Parameters from the Data Sheet](#)

有关 TI 设计信息和资源的重要通知

德州仪器 (TI) 公司提供的技术、应用或其他设计建议、服务或信息，包括但不限于与评估模块有关的参考设计和材料（总称“TI 资源”），旨在帮助设计人员开发整合了 TI 产品的应用；如果您（个人，或如果是代表贵公司，则为贵公司）以任何方式下载、访问或使用了任何特定的 TI 资源，即表示贵方同意仅为该等目标，按照本通知的条款进行使用。

TI 所提供的 TI 资源，并未扩大或以其他方式修改 TI 对 TI 产品的公开适用的质保及质保免责声明；也未导致 TI 承担任何额外的义务或责任。TI 有权对其 TI 资源进行纠正、增强、改进和其他修改。

您理解并同意，在设计应用时应自行实施独立的分析、评价和判断，且应全权负责并确保应用的安全性，以及您的应用（包括应用中使用的 TI 产品）应符合所有适用的法律法规及其他相关要求。您就您的应用声明，您具备制订和实施下列保障措施所需的一切必要专业知识，能够 (1) 预见故障的危险后果，(2) 监视故障及其后果，以及 (3) 降低可能导致危险的故障几率并采取适当措施。您同意，在使用或分发包含 TI 产品的任何应用前，您将彻底测试该等应用和该等应用所用 TI 产品的功能而设计。除特定 TI 资源的公开文档中明确列出的测试外，TI 未进行任何其他测试。

您只有在为开发包含该等 TI 资源所列 TI 产品的应用时，才被授权使用、复制和修改任何相关单项 TI 资源。但并未依据禁止反言原则或其他法律授予您任何 TI 知识产权的任何其他明示或默示的许可，也未授予您 TI 或第三方的任何技术或知识产权的许可，该等产权包括但不限于任何专利权、版权、屏蔽作品权或与使用 TI 产品或服务的任何整合、机器制作、流程相关的其他知识产权。涉及或参考了第三方产品或服务的信息不构成使用此类产品或服务的许可或与其相关的保证或认可。使用 TI 资源可能需要您向第三方获得对该等第三方专利或其他知识产权的许可。

TI 资源系“按原样”提供。TI 兹免除对 TI 资源及其使用作出所有其他明确或默示的保证或陈述，包括但不限于对准确性或完整性、产权保证、无屡发故障保证，以及适销性、适合特定用途和不侵犯任何第三方知识产权的任何默认保证。

TI 不负责任何申索，包括但不限于因组合产品所致或与之有关的申索，也不为您辩护或赔偿，即使该等产品组合已列于 TI 资源或其他地方。对因 TI 资源或其使用引起或与之有关的任何实际的、直接的、特殊的、附带的、间接的、惩罚性的、偶发的、从属或惩戒性损害赔偿，不管 TI 是否获悉可能会产生上述损害赔偿，TI 概不负责。

您同意向 TI 及其代表全额赔偿因您不遵守本通知条款和条件而引起的任何损害、费用、损失和/或责任。

本通知适用于 TI 资源。另有其他条款适用于某些类型的材料、TI 产品和服务的使用和采购。这些条款包括但不限于适用于 TI 的半导体产品 (<http://www.ti.com/sc/docs/stdterms.htm>)、评估模块和样品 (<http://www.ti.com/sc/docs/sampters.htm>) 的标准条款。

邮寄地址：上海市浦东新区世纪大道 1568 号中建大厦 32 楼，邮政编码：200122
Copyright © 2018 德州仪器半导体技术（上海）有限公司

MOS管的那些事儿

2012.11.15

呵呵，让我们来看看MOS管，分辨一下他们怎么区别，怎么用吧。

我们在笔记本主板维修中见到的MOS管几乎都是绝缘栅增强型，这里也就只说说它的那些事儿吧。

而且，我们不谈原理，只谈应用。

我们分“电路符号”和“实物”两部分来看吧

电路符号：


- 1 三个极怎么判定
- 2 区别他们是N沟道还是P沟道
- 3 寄生二极管的方向如何判定
- 4 它能干吗用呢
- 5 简单吗？那我们来做个挑错游戏吧

实物：

- 1 三个极怎么分辨
- 2 它是N沟道还是P沟道的呢
- 3 能量出它是好是坏吗

电路符号篇

开始之前，一个小测试：



请回答：

哪个脚是**S**（源极）？

哪个脚是**D**（漏极）？

G（栅极）呢？


是**P**沟道还是**N**沟道**MOS**？

如果接入电路，
D极和**S**极，哪一个该接输入，哪个接输出？

你答对了吗？

电路符号

再来一个，试试看：



哪个脚是S（源极）？

哪个脚是D（漏极）？

G（栅极）呢？


是P沟道还是N沟道MOS？
依据是什么？

如果接入电路，
D极和S极，哪一个该接输入，哪个接输出？

这次怎么样？

1 三个极怎么判定？

MOS管符号上的三个脚的辨认要抓住关键地方。




G极，不用说比较好认。

S极，
不论是P沟道还是N沟道，
两根线相交的就是；


D极，
不论是P沟道还是N沟道，
是单独引线的那边。

2 他们是N沟道还是P沟道？

三个脚的极性判断完后，接下就该判断是P沟道还是N沟道了：



电路符号




当然也可以先判断沟道类型，再判断三个脚极性。


电路符号

小测试：

先判断是什么沟道，再判断三个脚极性。




P沟道MOSFET



N沟道MOSFET

3 寄生二极管的方向如何判定？


接下来，是寄生二极管的方向判断：



它的判断规则就是：


N沟道，由S极指向D极；
P沟道，由D极指向S极。

电路符号



上面方法不太好记，
一个简单的识别方法是：

（想像DS边的三节断续线是连通的）



不论N沟道还是P沟道MOS管，
中间衬底箭头方向和寄生二极管的箭头方向总是一致的：

要么都由S指向D，
要么都由D指向S。

4 它能干吗用呢？

在我们天天面对的笔记本主板上，
MOS管有两大作用：

开关作用(1):

PQ27控制脚为低电平

0V

VRON

PQ27
ME2N7002E

截止

5VPCU

PR79
100K/F_4

5V


+VCORE

此处电压
被拉低

PR78
22_8

导通

6
2N7002E



电路符号

开关作用(1):

PQ27控制脚为高电平

3V

VRON

5VPCU

PR79
100K/F_4

GND

PQ27
ME2N7002E

导通

+VCORE


此处电压
不被拉低

PR78
22_8

0V


截止

26
ME2N7002E



电路符号


以上MOS开关实现的是**信号切换**（高低电平切换）。
再来看个MOS开关实现**电压通断**的例子吧。



由+1.5V_SUS产生+1.5V电路（1）

电路符号

MOS开关实现电压通断的例子：



由+1.5V_SUS产生+1.5V电路（2）

电路符号

看过前面的例子，你能总结出“**MOS管用做开关时在电路中的连接方法**”吗？

其实关键就是：

确定哪一个极连接**输入**端；哪个极连接**输出**端。

控制极电平为“**?V**”时**MOS**管导通（饱和导通）？

控制极电平为“**?V**”时**MOS**管截止？

回顾前面的例子，你找到它们的规律了吗？

小提示：


MOS管中的寄生二极管方向是关键。

电路符号

小结：“**MOS**管用作开关时在电路中的连接方法”

NMOS管：


D极接输入；
S极接输出。



导通时

PMOS管：

S极接输入；
D极接输出。



导通时

电路符号


反证：

NMOS管正确接法：

D极接输入；S极接输出。

假如：

S接输入，D接输出呢？




由于寄生二极管直接导通，因此S极电压可以无条件到D极，MOS管就失去了开关的作用。

PMOS管正确接法：

S极接输入；D极接输出。

假如反接：

D接输入，S接输出。



同样失去了开关作用。

小结：“MOS管的开关条件”

前面解决了MOS管的接法问题，接下来谈谈MOS管的开关条件：

控制极电平为“? V”时MOS管导通（饱和导通）？

控制极电平为“? V”时MOS管截止？

这个问题涉及到MOS管原理，我们这里不谈，只记结果：

不论N沟道还是P沟道MOS管，

G极电压都是与S极做比较。

N沟道： $U_G > U_S$ 时导通。（简单认为） $U_G = U_S$ 时截止。

P沟道： $U_G < U_S$ 时导通。（简单认为） $U_G = U_S$ 时截止。

但 U_G 比 U_S 大（或小）多少伏时MOS管才会饱和导通呢？

饱和导通问题：

U_G 比 U_S 大（或小）多少伏时MOS管才会饱和导通呢？

这要看具体的MOS管，不同MOS管需要的压差不同。

在笔记本主板上用到的NMOS可简单分作两大类：

信号切换用MOS管： U_G 比 U_S 大**3V---5V**即可，实际上只要导通即可，不必须饱和导通。

比如常见的：**2N7002**, **2N7002E**, **2N7002K**, **2N7002D**, **FDV301N**。

电压通断用MOS管： U_G 比 U_S 应大于**10V**以上，而且开通时必须工作在饱和导通状态。


常见的有：**AOL1448**, **AOL1428A**, **AON7406**, **AON7702**, **MDV1660**, **AON6428L**, **AON6718L**, **AO4496**, **AO4712**, **AO6402A**, **AO3404**, **SI3456DDV**, **MDS1660URH**, **MDS2662URH**, **RJK0392DPA**, **RJK03B9DP**。

PMOS管则和NMOS条件刚好相反。

电路符号

示例1:

NMOS管:
2N7002E



作用:
信号切换 (开关)

常用接法:
S极接地, $U_S=0V$ 。


截止条件:
 $U_G=U_S=0V$ 。

导通条件:
 U_G 比 U_S 大3V---5V即可,
 $U_G=3V$ 。

电路符号

示例2:

NMOS管:
AON7406



作用:

电压通断 (开关)

常用接法:

D极接输入, $U_D=5V$ 。

S极接输出。

截止条件:

$U_G=U_S=0V$ 。

导通条件:

U_G 比 U_S 大**10V**以上,

$U_G=U_S+10V=15V$ 。

(导通时, $U_S=5V$)

电路符号

示例3:


PMOS管:
AOD425

作用:
电压通断 (开关)

常用接法:
S极接输入, $U_S=19V$ 。
D极接输出。


截止条件:
 $U_G=U_S=19V$ 。

导通条件:
 U_G 比 U_S 小**10V**以上,
 $U_G=U_S-13V=6V$ 。




隔离作用：

如果我们想实现线路上电流的单向流通，
比如只让电流由A→B，阻止由B→A
请问可以怎么做？




方法1：加入一个二极管



电路符号

方法2：加入MOS管



此处MOS管实现的功能就是：**隔离作用**。

所以，所谓的MOS管的隔离作用，其实质也就是实现电路的单向导通，它就相当于一个二极管。

但在电路中我们常用隔离MOS，是因为：


使用二极管，导通时会有压降，会损失一些电压。而使用MOS管做隔离，在正向导通时，在控制极加合适的电压，可以让MOS管饱和导通，这样通过电流时几乎不产生压降。

电路符号

示例1:

PMOS管:
AOL1413

作用:
隔离




大家有兴趣可分析一下：拔掉适配器后只用电池供电时AOL1413的工作情况，试试吧！

电路符号


笔记本主板上的隔离，其实质是将适配器电压（+19V）和电池电压（+12V左右）分隔开来。不让它们直接相通。但又能在拔除任意一种电源时，保证电脑都有持续的供电，实现电源无缝切换。

笔记本电脑中用到的隔离MOS管只有两个。

下面我们来分步讨论一下它的原理，为了方便，隔离MOS管都用二级管代替表示。



电路符号



2. 只用电池时


问题：为什么在不用适配器时，还要用Q1隔离**12V**呢？

我找到的一种解释是：

人们在使用笔记本电脑时，经常会同时插上适配器和电池。如果遇到电网停电，笔记本会自动切换到电池**12V**供电。这个时候适配器虽然不再供电，但仍相连在笔记本上。

如果没有Q1隔离，**12V**电压会直接进入适配器内部的输出电路，有可能烧毁适配器。**这一解释自己没有做过验证，大家可以讨论一下对与错。**

电路符号



3. 适配器+电池

问题： 如果不用Q2隔离，同时插上适配器和电池会怎样？

现象是： 大电流。


当然这只有在维修稳压电源上才可以看到：电流直接达到稳压电源的最大值6A以上，短路灯狂闪。

电池充电不就是用较高的电压加到电池上来进行的吗？
那么，你觉得，为什么会出现这样的现象呢？

电路符号


讨论：“不用**Q2**隔离，或者是**Q2**被击穿短路时大电流的原因”

电池电压一般是在**12V**以下，我们就将其看作**12V**。**19V**电源呢，我们也可以当作一个大电池，那么一个**19V**的电池和一个**12V**的电池如下相连，导线中电流会是多少呢？



经过两次等效，就相当于将一根导线两端接到**7V**电池的两端。

电路符号



导线的电阻极小，如果我们认为它是**0.1**欧姆。那么在导线中流过的电流会是多少：

$$\text{电流} = \frac{7}{0.1} = 70(\text{A})$$

稳压电源的最大电流一般是**6A**左右，所以会出现大电流报警。

而正常的电池充电电压是经过芯片精密控制的，一般只比电池实际电压高出一点点，以保证电流不会过大造成电池过分发热。

当**Q2**隔离管击穿短路后，长时间的超负荷工作，极有可能损坏适配器。

MOS管作用总结：

（结合寄生二极管）

如果MOS管用作**开关**时，（不论N沟道还是P沟道），一定是寄生二极管的负极接输入边，正极接输出端或接地。否则就无法实现开关功能了。

所以，N沟道一定是D极接输入，S极接输出或地。


P沟道则相反，一定是S极接输入，D极接输出。

如果MOS管用作**隔离**时，（不论N沟道还是P沟道），寄生二极管的方向一定是和主板要实现的单向导通方向一致。

笔记本主板上用PMOS做隔离管的最常见，但也有极少的主板用NMOS来实现。

5 做个挑错游戏吧


有没有发现过笔记本电路图上的MOS管也有画错的？



通过前面的学习，
我们来做个挑错
游戏吧，
看看你能发现多
少错误？

图1

电路符号



两张截图里，
你发现了几处错误？






答案在文档最后面。

图2

实 物

实 物 篇

看看这些MOS管：



呵呵，都是很常见的吧？

能告诉大家，
哪个脚是S（源极）吗？

哪个脚是D（漏极）？


G（栅极）呢？

是P沟道还是N沟道MOS？
呵呵，这个有点难哦。

给你万用表，怎么测量
MOS管是好是坏呢？

1 如何分辨三个极？

首先，来看看常见的SO-8封装MOS管吧。





共有八个脚，显然会有几个脚内部是相连的。

第1步： 请确定MOS管PIN1（第一脚）


方法： 芯片上会用一个小圆点标示出PIN1，它一般会在芯片的左下角。

第2步： 请确定MOS管其他脚

方法： 从PIN1开始，逆时针方向依次为2，3，.....6，7，8脚。



第3步： 请确定三个极。




1,2,3	source (s)
4	gate (g)
5,6,7,8	drain (d)

D极单独位于一边，而G极是第4PIN。

剩下的3个脚则是S极。

它们的位置是相对固定的，记住这一点很有用。




看看我们常见的NMOS管4816:



请注意：不论NMOS管还是PMOS管，上述PIN脚的确定方法都是一样的。


假如MOS管表面磨损，或是无法辨认PIN1的标记圆点，你可以用什么方法确认PIN1脚，以及G极，D极和S极？ 拿出万用表，试试吧！

再来看看相似的DFN封装MOS管：



外形上来看，DNF封装的MOS管仍旧有8个脚，但已经变成贴片形式，节约了高度，散热性能更好些。但其PIN脚极性还是一样排列。



还有Ultra SO-8封装的MOS管：



Ultra SO-8封装的MOS管相对DFN封装厚度上有点增加，PIN1,2,3直接相连成为S极。

实物

接下来，看看6个脚的TSOP-6封装MOS管：





PIN1,2,5,6为D极；



PIN3为G极；

PIN4为S极。




同样是6个脚，的SOT-363封装MOS管则为双MOS管：



SOT-363(SC-88)



最后，3PIN脚的MOS管：（1）SOT-23




图纸习惯

PIN1为G极；PIN2为S极；PIN3为D极。

但请大家特别注意：**主板上标示的PIN1与PIN2脚与此刚好颠倒了。**
主板图纸上也是如此。 而且，似乎作为一种错误的习惯被保持了下来。

另外一种3PIN脚的MOS管：（2）TO-252





1	gate (G)
2	source (S)
3	drain (D)

常见型号有：**AOD425**

2 它是N沟道还是P沟道的呢？

先从简单的开始，拿最常见的3PIN脚MOS管（SOT-23）讲起。



接下来，
将万用表调到“**二极管**体档”。

由上一小节内容，我们可以立即找到MOS管的G,S,D三极。

红表笔（+极）接D极，**黑表笔（-极）**接S极：
如果，二极管值低于0.700V以下。



交换表笔：

黑表笔（-极）接D极，**红表笔（+极）**接S极：
二极管值高于1.200V以上。

则可以判断，此MOS管 **==>** 为**PMOS**管。

实物

如果两次测量的结果相反。则 $\Rightarrow$ 为 **NMOS** 管。



万用表调至
“**二极管档**”。

过程如下：

红表笔 (+极) 接D极，**黑表笔 (-极)** 接S极：
如果，二极管值高于1.200V以上。

交换表笔：

黑表笔 (-极) 接D极，**红表笔 (+极)** 接S极：
二极管值低于0.700V以下。

则此MOS管 $\Rightarrow$ 为 **NMOS** 管。


判断沟道的方法已经介绍了，接下来简单谈下依据。

MOS管（绝缘栅增强型）的G极与S极、D极之间绝缘；而S极与D极在没有导通之前内阻很大，也可以简单认为是断开的。

因此，G，D，S之间用二极管档测量时，应该是两两都不相通。

以上是在没有考虑MOS管内部的寄生二极管的前提下得出的结论。

而实际上，在测量判断沟道类型时，这个存在于**DS极之间的体内二极管（寄生二极管）才是关键！**



换句话说，我们量的就是这个寄生二极管。


实物

3PIN脚的说过了，再来看看6PIN脚的MOS管（TSOP-6封装）：

由上一小节我们知道，只要知道MOS的第一脚PIN1，那我们就可以通过三极与PIN脚间的对应关系（如右图）立即判断出G，D，S极。

但假如，MOS管无法辨认PIN1怎么办？
（比如表面污损）

不管怎样，三极首先得辨认，之后才是判断N沟道或P沟道的的问题。



接下来，我们就不妨先说说：在PIN1无法辨认的情况下，如何靠万用表判断三极。

要么



要么

判断原则：

6PIN中相通的4PIN是D极。


之后，

对照右上图确定出G极，S极。




实物


G极，D极和S极知道后，N沟道P沟道的判断方法和前面还是一样：



交换表笔：




==> 为NMOS管。




实物


测量的二极管值相反时，为PMOS管：



交换表笔：



为PMOS管。



实物


DFN封装和Ultra SO-8封装的MOS管因为外形独特，一眼即可辨认D极，其他两极也就能依从判断，用不着万用表。

至于沟道类型的判断，方法和前面一样，就不再罗嗦了。

让我们直接进入SO-8封装MOS管环节吧。

还是先来看看：

MOS管无法用眼睛辨认PIN1时，怎样用万用表找G、D、S极？




判断原则：

单边4PIN全通的是D极。

之后，

对照下图确定出G极，S极。






如果大家足够细心，根据MOS管有一边存在小小的倒角，仍然能确定PIN1。

SO-8封装MOS管沟道类型的判断，方法和前面一样，不再详述。

至于最后一种MOS管：SOT-363封装**双MOS管**

因为它的对称性，只要正面朝向自己，无论怎样摆放，左下角都可以认为是PIN1。



所以呀，在主板上更换这种MOS管时，完全不用担心装反的问题。即使装反了，一样可以正常使用。

三极脚位好判断，沟道类型判断还是和前面一样。

测量的注意事项:

以上都是在**MOS**管没有被接入任何电路的情形下，进行的测量。

如果**MOS**管在板时进行测量，测量的值会受到所在电路的影响，有可能会误导判读。建议在板测量出异常时，最好取下进行一次复判。

测量前，最好用表笔金属针头部分短接**MOS**管**G**极与**S**极，以释放**MOS**管**G**极可能残留的静电电荷。因为**G**极如果存在静电电压可能会造成**D**与**S**极处于导通状态，而引起误判。

我们这里测量用的是数字万用表。（当调至“二极管档”时，红表笔是正极（+），黑表笔是负极（-））

如果使用指针式万用表，注意红黑表笔上电压极性刚好相反，请注意测量的结果应该颠倒才对。

3 能测量出MOS管是好是坏吗？

了解了前面那些内容，相信这个问题对大家来说已经不是难事。

说说看，该怎么做呢？不妨动手试一试！

下面呢，做个简单小结：

将万用表调至“二极管档”，
用表笔分别接触三个极，测量两两之间的值，并交换位置。
这样会有六种组合，测到**6**个值。

这其中只有**1**个值会低于**0.700V**以下（**0.200V**以上）。 ==→为良品

否则。 ==→为不良品

注意事项:

除了49页提到过的注意事项之外, 还请注意:

测量中, 当红表笔接**G**极, 黑表笔接**S**极之后, 有可能在接下来测量**DS**这组值时, 发现**DS**间竟短路了, 二极管值接近**0.001V**。本来在前面刚测量过是好的。有些**MOS**管短路很快就消失了, 而有些则需要较长时间才恢复。


这同样是因为**MOS**管**GS**极间存在一定的极间电容, 测量中引入的电压在上面残留。如果电压极性刚好符合**MOS**管导通条件, 此时测量**DS**间当然就会表现为短路现象。只有当**GS**极间电容上的电荷漏光或消散完后, **DS**间才会恢复截止状态。

解决的办法是:

用表笔金属针头部分短接**MOS**管**G**极与**S**极, 释放**MOS**管**GS**极间电容上残留的电荷。如果再次测量**DS**间仍然短路, 才能判定**MOS**管短路了。


答案

挑错游戏-答案：（第33页）




答案

挑错游戏-答案：（第33页）




答案

挑错游戏-答案：（第33页）




答案

挑错游戏-答案：（第34页）



增强型MOS管中间为断续线。



中间衬底箭头（不论方向朝里朝外）与S极相连是正确画法。

END

Q & A

硬件开发笔记


TVS

目录

1.1 TVS	3
1.1.1 分类	3
1.1.2 工作原理	3
1.1.3 TVS 基本特点	4
1.1.4 TVS 典型应用	4
1.1.5 TVS 参数详解	5
1.1.5.1 截止电压(V_{rwm})	6
1.1.5.2 漏电流(I_{r})	6
1.1.5.3 击穿电压(V_{br})	6
1.1.5.4 峰值脉冲电流(I_{pp})	7
1.1.5.5 钳位电压(V_{c})	7
1.1.5.6 结电容(C_{j})	8
1.1.5.7 封装形式	8
1.1.5.8 命名规则及外形标识	8
1.1.6 TVS 如何选型?	9
1.1.6.1 选择 TVS 截止电压/最高工作电压(V_{rwm})	9
1.1.6.2 选择 TVS 钳位电压(V_{c})	9
1.1.6.3 选择 TVS 功率 P_{ppm}	9
1.1.6.4 TVS 选型实例	10
1.1.7 常见 TVS 器件厂家	11
1.1.8 芯片手册中图解	12
1.1.8.1 TVS 管电压电流工作曲线	12
1.1.8.2 浪涌波形 10/1000us 和 8/20us	12
1.1.8.3 Pulse Derating Curve	13

1.1 TVS

TVS（Transient Voltage Suppressors），即瞬态抑制二极管，又称雪崩击穿二极管。




1.1.1 分类

TVS 按极性分，有单向与双向之分，单向 TVS 应用在直流电路，双向 TVS 应用于交流电路。


按照用途分，有通用型 TVS 和专用型 TVS，专用型 TVS，如汽车电子上用的。

按照封装和内部结构分，主要有插件 TVS 和贴片 TVS。



1.1.2 工作原理

如下图所示 TVS 反向并联于电路中，当电路正常工作时，TVS 处于关断截止状态，呈现高阻抗，不影响电路正常工作。当电路出现浪涌等异常过电压时，TVS 两极间的电压由额定反向电压上升到击穿电压而被击穿，TVS 迅速由高电阻状态突变为低电阻状态，泄放由异常过电压导致的瞬时过电流到地，同时把异常过电压钳制在后级电路可承受的安全水平之内，从而保护后级电路免遭异常过电压的损坏。当异常过电压消失后，TVS 阻值又恢复为高阻态。




1.1.3 TVS 基本特点


- ※ TVS 内部芯片为半导体硅材料，采用半导体工艺制成，具有较高的可靠性。
- ※ TVS 具有较低的动态内阻，钳位电压低。
- ※ TVS 较其他过压保护器件，具有较快的响应速度。
- ※ TVS 电压精度高，击穿电压一般为 $\pm 5\%$ 的偏差，在特殊应用场合，还可以通过工艺改善或参数筛选达到更高的精度。
- ※ TVS 封装多样化，贴片封装有 SOD-123、SMA (DO-214AC)、SMB (DO-214AA)、SMC (DO-214AB)、DO-218AB 等，插件封装有 DO-41、DO-15、DO-201、P-600 等。
- ※ TVS 在 $10/1000 \mu s$ 波形下瞬态功率可达 $200W \sim 30000W$ ，甚至更高。在 $8/20 \mu s$ 波形下瞬态峰值脉冲电流可达 $3kA$ 、 $6kA$ 、 $10kA$ 、 $16kA$ 、 $20kA$ 甚至更高。
- ※ 工作电压范围可从 $3.3V \sim 600V$ ，甚至更高。

1.1.4 TVS 典型应用


TVS 由于具有响应速度快，钳位电压低，电压精准等优点，因而应用于对保护器件要求较高的场合，如汽车电子、工业控制、照明，通信等行业，如 DC 电源线，RS485 接口，通信电源，I/O 口等。如下 3 幅图是一些典型应用案例。



12V DC 电源线防护



RS485 接口保护




100M PoE 接口保护


1.1.5 TVS 参数详解

这里以贴片双向 TVS 为例来说明其参数含义及选型原则。

TVS 的伏安特性曲线及相关参数说明如下图所示，双向 TVS 伏安特性曲线第一象限与第三象限极性相反，特性相似。当 TVS 反向偏置时，TVS 有两种工作模式：待机（高阻抗）或钳位（相对的低阻抗）。如下第三象限：在待机状态下，流过 TVS 的电流称为待机电流（ I_R ）或漏电流，该电流的大小随 TVS 的结温而变化。在 TVS 的伏安特性曲线中，由高阻抗（待机）向低阻抗（钳位）转变是雪崩击穿的开始，当 TVS 完全雪崩击穿时，TVS 会瞬间把高电压转化为流过其体内的大电流并保持 PN 结两端相对较低的钳位电压。



- I_{PP} —— 峰值脉冲电流
- I_{PPM} —— 额定峰值脉冲电流
- V_C —— 钳位电压
- V_{BR} —— 击穿电压
- I_T —— 脉冲直流试验电流
- V_{RWM} —— 最高工作电压
- I_R —— 漏电流（待机电流）
- I_F —— 正向直流电流（正向测试电流）
- V_F —— 正向压降（正向直流电压）
- I_{FSM} —— 正向不重复峰值电流（浪涌电流）




1.1.5.1 截止电压(V_{RWM})

又称 TVS 的最高工作电压,可连续施加而不引起 TVS 劣化或损坏的最高工作峰值电压或直流峰值电压。对于交流电压,用最高工作电压有效值表示。在 V_{RWM} 以下, TVS 认为是不工作的,即是不导通的。

1.1.5.2 漏电流(I_R)

也称待机电流。在规定温度和最高工作电压条件下,流过 TVS 的最大电流。TVS 的漏电流一般是在截止电压下测量,对于某一型号 TVS, I_R 应在规定值范围内。漏电流主要带来了功率的损耗,或者是在模拟信号中,会影响 AD 信号的采样值。

V_{RWM} 和 I_R 测试回路如下图所示,对 TVS 两端施加电压值为 V_{RWM} ,从电流表中读出的电流值即为 TVS 的漏电流 I_R ,其中虚线框表示单向 TVS 测试回路。



TVS 最大工作电压 (V_{RWM} , 交流则为有效值) 漏电流 (I_R) 试验电路

注:

PS—可调直流电压源 (如为交流试验, 则为交流电压源)

V—数字电压表 (如为交流试验, 则为示波器)

A—直流电流表 (如为交流试验, 则为交流电流表)


DUT1—受试单向器件

DUT2—受试双向器件

1.1.5.3 击穿电压(V_{br})

指在 VI 特性曲线上,在规定的脉冲直流电流 I 或接近发生雪崩的电流条件下测 TVS 两端的电压。

对于低压 TVS，由于漏电流较大，所以测试电流选取的 I_T 较大，如 SMAJ5.0A，测试电流 I_T 选取 10mA。Vbr 测试电路如下图所示，使用脉冲恒流源对 TVS 施加 I_T 大小的电流时，读出 TVS 两端的电压则为击穿电压。电流施加时间应不超过 400ms，以免造成 TVS 受热损坏。Vbr(min) 和 Vbr(max) 是 TVS 击穿电压的一个偏差，一般 TVS 为 $\pm 5\%$ 的偏差。测量时，Vbr 落在 Vbr(min) 和 Vbr(max) 之间视为合格品。



TVS 击穿电压 (VBR) 测试电路

注：

P—脉冲恒流源

V—数字电压表


A—直流电流表（如为交流试验，则为交流电流表）

DUT1—受试单向器件

DUT2—受试双向器件

1.1.5.4 峰值脉冲电流(Ipp)

峰值脉冲电流，给定脉冲电流波形的峰值。TVS 一般选用 10/1000us 电流波形，如下图所示：



10/1000 μ s 电流波形

1.1.5.5 钳位电压(Vc)

施加规定波形的峰值脉冲电流 I_{pp} 时，TVS 两端测得的峰值电压。

I_{pp} 与 V_c 的关系：

I_{pp} 及 V_c 是衡量 TVS 在电路保护中抵抗浪涌脉冲电流及限制电压能力的参数，这两个参数是相互联系的。对于 TVS 在防雷保护电路中的钳位特性，可以参考 V_c 这个参数，对于同一型号 TVS，在相同 I_{pp} 下的 V_c 越小，说明 TVS 的钳位特性越好。同型号 TVS 的 I_{pp} 越大，耐脉冲电流冲击能力越强。

1.1.5.6 结电容(C_j)

结电容是 TVS 中的寄生电容，当 TVS 管用于信号电路保护时，一定要注意 TVS 的结电容对信号传输或信号质量的影响。当用在高速 IO 端口保护需要重点关注，应选用低电容系列的 TVS 管。过大的结电容可能会影响信号的质量。

1.1.5.7 封装形式

TVS 的功率从封装形式上也可以体现，封装体积越小，其功率一般也越小，因为 TVS 的芯片面积直接决定了 TVS 的功率等级。电路工程师可根据电路设计及测试要求选择合适封装的 TVS 器件。

下表为不同封装对应的峰值脉冲功率大小


封装	SMA	SMB	SMC	SMD	SM8
功率 (W)	400	600	1500	3000	6600

1.1.5.8 命名规则及外形标识


TVS 的命名规格如下图所示，常规 TVS 采用系列号+电压值+方向+精度的命名方式。

如通过名字 SMBJ33A。我们可以知道这是一款反向电压 (V_{rwm}) 为 33V，SMB 封装，击穿电压精度为 5% 的单向 TVS 管。

又如 SMCJ36CA 是一款反向电压 (V_{rwm}) 为 36V，SMC 封装，击穿电压精度为 5% 的双向 TVS 管。



另外，我们还可以通过规格书中的 Marking Code，了解某厂家系列产品的具体外形。如下



注：带有横线的一侧为 TVS 的负极

1.1.6 TVS 如何选型？

了解了 TVS 的基本参数，我们就开始进入最重要的 TVS 选型的过程了。选择 TVS 之前，我们首先要明白选择的终极目标：

- a、电压合适能保护后级电路；
- b、引入的 TVS 的结电容不能影响电路；
- c、TVS 功率余量充足，满足测试标准，且不能比保险管先挂。

选型的过程可以按照以下的步骤进行：

- ※ 选择 TVS 最高工作电压 V_{RMW} ；
- ※ 选择 TVS 钳位电压 V_C ；
- ※ 选择 TVS 的功率；
- ※ 评估漏电流 I_r 的影响；
- ※ 评估结电容的影响；

1.1.6.1 选择 TVS 截止电压/最高工作电压(V_{RWM})

在电路正常工作情况下，TVS 应该是不工作的，即处于截止状态，所以 TVS 的截止电压应大于被保护电路的最高工作电压。这样才能保证 TVS 在电路正常工作下不会影响电路工作。但是 TVS 的工作电压高低也决定了 TVS 钳位电压的高低，在截止电压大于线路正常工作电压的情况下，TVS 截止电压也不能选取的过高，如果太高，钳位电压也会较高，所以在选择 V_{RWM} 时，要综合考虑被保护电路的工作电压及后级电路的承受能力。要求 V_{RWM} 要大于系统最高工作电压，否则系统工作电压大于 V_{RWM} 会导致 TVS 反向漏电流增大，接近导通，或者雪崩击穿，影响正常电路工作。

综合考虑， V_{RWM} 可以参考以下的公式：

$$V_{RWM} \approx 1.1 \sim 1.2 * V_{CC}$$

其中 V_{CC} 为电路的最高工作电压。

1.1.6.2 选择 TVS 钳位电压(V_C)

TVS 钳位电压应小于后级被保护电路最大可承受的瞬态安全电压， V_C 与 TVS 的雪崩击穿电压及 I_{PP} 都成正比。对于同一功率等级的 TVS，其击穿电压越高 V_C 也越高，所选 TVS 的最大箝位电压 V_C 不能大于被防护电路可以承受的最大电压。否则，当 TVS 钳位在 V_C 时会对后级电路造成损坏。 V_C 可以参考以下的公式：

$$V_C < V_{max}$$

其中 V_{max} 为所保护电路能承受的最高电压。

1.1.6.3 选择 TVS 功率 P_{PPM}

TVS 产品的额定瞬态功率应大于电路中可能出现的最大瞬态浪涌功率，理论上，TVS 的功率越大越好，能够承受更多的冲击能量和次数，但是功率越高，TVS 的封装越大，价钱也越高，所以，TVS 的功率满足要求即可。具体可参照如下计算方法

TVS 的额定功率记为 P_{ppm} ，则 P_{ppm} 的功率可估算为：

$$P_{ppm} = V_c \times I_{pp}$$

其中， V_c 为 TVS 的钳位电压， I_{pp} 为 TVS 在 10/1000us 波形的峰值脉冲电流。对于不同功率等级的 TVS，相同电压规格的 TVS 其 V_c 值是一样的，只是 I_{pp} 不同。故 P_{ppm} 与 I_{ppm} 成正比， I_{ppm} 越大， P_{ppm} 也越大。

对于某一特定的电路，有其对应的测试要求，设实际电路中的最大测试电流为 I_{actual} ，则 I_{actual} 可估算为：

$$I_{actual} = U_{actual} / R_i$$

其中 U_{actual} 为测试电压， R_i 为测试内阻。

TVS 要通过测试，故实际电路中要求 10/1000 μs 波形下 TVS 的最小功率 P_{actual} 为：

$$P_{actual} = V_c \times I_{actual} \times \Delta d_i / d_t = V_c \times U_{actual} / R_i \times \Delta d_i / d_t$$

其中 $\Delta d_i / d_t$ 为波形转换系数，如实际测试波形为其他波形，如 8/20 μs 波形，建议 $\Delta d_i / d_t$ 取


$\frac{1}{3 \sim 5}$ ，如测试波形为 10/700 μs ，建议 $\Delta d_i / d_t$ 取 $\frac{1}{1.5 \sim 2}$ ， $\Delta d_i / d_t$ 与 TVS 的材质有关。实

际选型中，TVS 应留有一定的裕量，TVS 的功率 P_{ppm} 选择应遵循 $P_{ppm} > P_{actual}$ 。

1.1.6.4 TVS 选型实例

我们以实际的案例举例：

电路的正常工作电压 V_{CC} 是 12V，最高工作电压 V_{max} 是 24V，后级电路可承受的最高瞬态电压为 50V，实验的测试波形为 8/20 μs 波形，测试电压 500V，测试电源内阻及 PPTC 的静态电阻合计为 2 Ω 。根据上述信息选择合适的 TVS。



设计举例

1) 选择 TVS 最高工作电压

$$V_{rmw} \approx 1.1 \sim 1.2 \times V_{CC} = 26.4 \sim 28.8V$$

2) 选择 TVS 钳位电压 $V_c < V_{max} = 50V$

3) 计算实际测试波形功率：

$$P_{act}=50*（500/2）*1/3=4166W$$

根据计算结果，可以选用 P6KE33A 这个 TVS，由于这个 TVS 用在电源端口，结电容和漏电流基本可以忽略不计。

其基本参数：Vrwm=28.2V，Vc=45.7V Pppm=600W，满足要求。

TYPE	BREAKDOWN VOLTAGE		TEST CURRENT	REVERSE STAND-OFF VOLTAGE	REVERSE LEAKAGE	PULSE CURRENT	MAXIMUM CLAMPING VOLTAGE	MAXIMUM TEMPERATURE COEFFICIENT OF $V_{(BR)}$
	$V_{(BR)}$ (Note 1)		I_T	V_{RWM}	$I_R @ V_{RWM}$ (Note 2)	I_{PPM}	$V_C @ I_{PPM}$	
	$V_{(MIN)}$	$V_{(MAX)}$	mA	V	μA	A	V	
P6KE6.8	6.12	7.48	10.0	5.50	1000.0	58.0	10.8	0.057
P6KE6.8A	6.45	7.14	10.0	5.80	1000.0	60.0	10.5	0.057
P6KE7.5	6.75	8.25	10.0	6.05	500.0	53.0	11.7	0.061
P6KE7.5A	7.13	7.88	10.0	6.40	500.0	55.0	11.3	0.061
P6KE8.2	7.38	9.02	10.0	6.63	200.0	50.0	12.5	0.065
P6KE8.2A	7.79	8.61	10.0	7.02	200.0	52.0	12.1	0.065
P6KE9.1	8.19	10.0	1.0	7.37	50.0	45.0	13.8	0.068
P6KE9.1A	8.65	9.55	1.0	7.78	50.0	47.0	13.4	0.068
P6KE10	9.00	11.0	1.0	8.10	10.0	42.0	15.0	0.073
P6KE10A	9.50	10.5	1.0	8.55	10.0	43.0	14.5	0.073
P6KE11	9.90	12.1	1.0	8.92	5.0	38.0	16.2	0.075
P6KE11A	10.5	11.6	1.0	9.40	5.0	40.0	15.6	0.075
P6KE12	10.8	13.2	1.0	9.72	5.0	36.0	17.3	0.078
P6KE12A	11.4	12.6	1.0	10.2	5.0	37.0	16.7	0.078
P6KE13	11.7	14.3	1.0	10.5	5.0	33.0	19.0	0.081
P6KE13A	12.4	13.7	1.0	11.1	5.0	34.0	18.2	0.081
P6KE15	13.5	16.5	1.0	12.1	5.0	28.0	22.0	0.084
P6KE15A	14.3	15.8	1.0	12.8	5.0	29.0	21.2	0.084
P6KE16	14.4	17.6	1.0	12.9	5.0	26.0	23.5	0.086
P6KE16A	15.2	16.8	1.0	13.6	5.0	28.0	22.5	0.086
P6KE18	16.2	19.8	1.0	14.5	5.0	23.0	26.5	0.088
P6KE18A	17.1	18.9	1.0	15.3	5.0	25.0	25.2	0.088
P6KE20	18.0	22.0	1.0	16.2	5.0	21.0	29.1	0.090
P6KE20A	19.0	21.0	1.0	17.1	5.0	22.0	27.7	0.090
P6KE22	19.8	24.2	1.0	17.8	5.0	19.0	31.9	0.092
P6KE22A	20.9	23.1	1.0	18.8	5.0	20.0	30.6	0.092
P6KE24	21.6	26.4	1.0	19.4	5.0	18.0	34.7	0.094
P6KE24A	22.8	25.2	1.0	20.5	5.0	19.0	33.2	0.094
P6KE27	24.3	29.7	1.0	21.8	5.0	16.0	39.1	0.096
P6KE27A	25.7	28.4	1.0	23.1	5.0	16.8	37.5	0.096
P6KE30	27.0	33.0	1.0	24.3	5.0	14.0	43.5	0.097
P6KE30A	28.5	31.5	1.0	25.6	5.0	15.0	41.4	0.097
P6KE33	29.7	36.3	1.0	26.8	5.0	13.0	47.7	0.098
P6KE33A	31.4	34.7	1.0	28.2	5.0	13.8	45.7	0.098


TVS 关键参数

1.1.7 常见 TVS 器件厂家

Microsemi (美高森美)、VISHAY (威世)、Littelfuse (美国力特)、Taiwan Semiconductor (台湾半导体)、Comchip Technology (典琦)、Brightking (台湾君耀)、BOURNS、MCC (美微科)、DIODES (美台)、SEMTECH、ST (意法半导体)、晶导微电子、DOWO (东沃)、Central (中环)、RUILON (瑞隆源)、BORN 伯恩半导体、MDD、FMS (台湾美丽微)、LGE (鲁光)、TWGMC (台湾迪嘉)、GOODWORK (固得沃克)、AnBon (台湾安邦)、Wurth (伍尔特)、PANJIT (强茂)、Nexperia (安世)、TKS (兴勤)、CREATEK (达晶微)、SUNMATE (森美特)、YANGJIE (扬杰)、Leiditech (雷卯电子)、SEMIWARE (赛米微尔)、SOCAY (硕凯)、FTR (乔光电子)、JJW (捷捷微)、ROHM (罗姆)、YFW 佑风微、SEMBO (深波)、SMC (桑德斯)、KUU、MSKSEMI (美森科)、SHIKUES (时科)、Sikor (萨科微)、onsemi (安森美)、JSMSEMI (杰盛微)、TI (德州仪器)、Boarden (宝宫)、WPMtek (维攀微)、CJ (江苏长电/长晶)、Yint (音特电子)、UMW (友台半导体)、Prisemi 芯导、ZHIDE (志得)、JKSEMI (金开盛)、WILLSEMI (韦尔)、PTTC (聚鼎)、LRC (乐山无线电)、Me-TECH (美台高科)、Yjsemi (元捷)、SINO-IC (光宇睿芯)、GOOD-ARK (固得)、High Diode (海德)、FUXINSEMI (富芯森美)、星海、Bencent (槟城)、Wayon (上海维安)

1.1.8 芯片手册中图解

1.1.8.1 TVS 管电压电流工作曲线



TVS 管电压电流工作曲线

TVS 管工作主要分三个阶段：


第一阶段(A点)：当瞬态电压很低，或者外部电压很低的时候，TVS 的电流很小，它的管子相当于没有导通。这个阶段最大电压点以 V_{RWM} 为标志；

第二阶段(B点)：过了 V_{RWM} 这一点，它的电压上升缓慢，但是电流上升很快，TVS 可以泄放，具备和一定的钳位作用；

第三阶段(C点)：钳位阶段，此时流过 TVS 管的电流上升很快，电压上升很慢；
这里我们要关注

1.1.8.2 浪涌波形 10/1000us 和 8/20us

业内常用的两种测试波形，图 A 为 10/1000us 测试脉冲波形，图 B 是 8/20us 测试脉冲波形。




10/1000us 和 8/20us 为两种不同的浪涌测试波形，两种波形能量不一样；

10/1000us 为持续时间 1000us，上升沿时间为 10us；


8/20us 为持续时间 20us，上升沿时间为 8us；

另外由下图可以看出该 TVS 的最大功率为 5000W，是在浪涌 10/1000us 的波形能量下测试的。 I_{PP} 是基于 10/1000 波形能量下得到的结果。当浪涌波形为 8/20us 时，相对应的参数将会变大。



1.1.8.3 Pulse Derating Curve

降额曲线显示组件的最大脉冲功率如何随着环境温度升高而降低的图表。也可称为额定功率曲线或载流能力曲线或曲线图。你可以确定 TVS 工作在任何温度下的脉冲功率大小。



硬件开发笔记

RS485


目录

一、 RS-485 标准	3
1.1 RS-485 中 RS 表示什么含义?	3
1.2 什么是 RS-485?	3
1.3 RS-485 能传多远?	3
1.4 信号特点	4
1.5 常用 RS-485 芯片引脚信号定义:	5
二、 RS-485 与其他通讯协议对比	5
2.1 RS-485 与 RS-422、RS-232	5
2.2 RS-485 与 CAN	6
2.3 RS-485、RS-232、RS-422 电气连接上的差异	7
三、 RS-485 波形分析	8
四、 RS-485 工作原理	9
4.1 基本电路结构	9
4.1.1 电路结构	9
4.1.2 原理分析	10
4.1.3 优缺点	10
4.2 硬件自收发的 RS485 电路	11
4.2.1 电路结构	11
4.2.2 原理分析	11
4.2.3 优缺点	11
4.2.4 自收发电路的问题点(自动收发电路常见应用问题及解决方案)	11
4.3 RS-485 电路如何做防护设计?	13
4.3.1 TVS+PPTC 构成的过压过流保护	13
4.3.2 RS-485 防雷设计方案	15
4.3.3 RS-485 保护方案 1	16
4.3.4 RS-485 保护方案 2	18
4.3.5 RS-485 保护方案 3	18
五、 RS-485 设计选型	19
5.1 选用什么样的 RS-485 芯片?	19
5.2 常用电路结构	20
5.3 为什么要加终端匹配电阻?	20
5.4 什么时候需要加终端匹配电阻, 如何加?	20
5.5 上下拉电阻需不需要?	21
5.6 上下拉电阻如何选取?	22
六、 RS-485 信号如何测试?	24
6.1 电气测试	24
6.2 压力测试	30
6.2.1 RS-485 带载能力测试	30
6.2.2 RS-485 共模通信能力测试	31

一、RS-485 标准

1.1 RS-485 中 RS 表示什么含义？


首先问一个小问题，RS-485，RS 是代表什么含义，为什么不是 RSS-485？其实 RS 是 Recommended Standard 的缩小，即推荐标准的意思。一个小点。Mark 一下~，言归正传



1.2 什么是 RS-485？

RS-485（目前称为 EIA/TIA-485）是通信物理层的标准接口，一种信号传输方式，OSI（开放系统互连）模型的第一级。创建 RS-485 是为了扩展 RS-232 接口的物理功能，当然作为 RS232 的加强版，RS-485 弥补了 RS-232 在通讯距离、通讯速率等方面的短板，具体差异后文我们专门介绍。

串行 EIA-485 连接是使用两根或三根电线的电缆完成的：一根数据线、一根带反转数据的电线，通常还有一根接地线。发射器和接收器通过 22 或 24 AWG 实心线的双绞线电缆交换数据。




在工业与仪器仪表应用中，常常需要在距离很远的多个系统之间传输数据。RS-485 总线标准是 I&I 应用中使用最广泛的物理层总线设计标准之一。RS-485 的应用包括过程控制网络、工业自动化、远程终端、楼宇自动化(例如、暖通空调(HVAC)、保安系统)、电机控制和运动控制。

1.3 RS-485 能传多远？


大约 1200 米是 RS-485 通信中的最大电缆长度。但是，一般准则是线路长度（以米为单位）和数据速率（以每秒位数为单位）的乘积不应超过 108。

如下图所示，描述了常见的几种总线的传输速率与传输距离的关系：



1.4 信号特点

RS-232 信号采用单端信号传输方式，在复杂现场应用场景时会引入大量共模干扰。RS-485 采用差分信号传输，可以有效解决 RS-232 共模干扰的问题。差分信号抗干扰的原理如下图所示：



RS-485 信号的电平标准


电平标准	发送端	接收端
逻辑 1	+2V ~ +6V	>200mV
逻辑 0	-6V ~ -2V	<-200mV

注：


-200mV~200mV 之间为不稳定状态，可能会引起通讯数据异常，因此设计时需要在接收端留足余量

RS-485 信号其他特点：

- 1、长距离链路 - 最长 1200 米；
- 2、可通过一对绞线电缆进行双向通信；
- 3、差分传输增加噪声抗扰度，减少噪声辐射；
- 4、可将多个驱动器和接收器连接至同一总线；
- 5、宽共模范围(-7 V 至+12 V) 允许驱动器与接收器之间存在地电位差；
- 6、TIA/EIA-485 允许数十 Mbps 的数据速率；



1.5 常用 RS-485 芯片引脚信号定义：



引脚序号	引脚定义	功能描述
1	RO	接收输出端
2	RE#	接收使能端：低电平有效，为高时，接收输出为高阻。
3	DE	发送使能端：高电平有效，DE 为低时，发送输出为高阻。DE 为高电平时，芯片工作在发送状态，DE 为低电平时，芯片工作在接收状态。
4	DI	发送数据输入端
5	GND	地
6	A	接收输入端/发送输出端
7	B	接收输入端/发送输出端
8	VCC	电源

二、 RS-485 与其他通讯协议对比

2.1 RS-485 与 RS-422、RS-232

特点	RS-485	RS-422	RS-232
协议类型	半双工/全双工	全双工	全双工
连接方式	点对多点，最大 32 个节点	点对多点，最大 10 个节点	点对点
最大传输速率	15M@10Mbps	15M@10Mbps	约 15.25M@19.2Kbps

最大传输距离	大约 1200 米, 100Kbps	大约 1200 米, 100Kbps	约 15.25 米, 19.2Kbps
最小输入电压	200mV	200mV	±3V
差分类型	差分信号, 抗噪能力强	差分信号, 抗噪能力强	非差分信号, 抗噪能力弱
电平标准	逻辑 1: 输出 A、B 之间的电压差 +2~+6V 输入 A、B 之间的电压差 >200mV	逻辑 1: 输出 A、B 之间的电压差 +2~+6V 输入 A、B 之间的电压差 >200mV	逻辑 1: -3~15V
	逻辑 0: 输出 A、B 之间的电压差 -3~-6V 输入 A、B 之间的电压差 <-200mV	逻辑 0: 输出 A、B 之间的电压差 -3~-6V 输入 A、B 之间的电压差 <-200mV	逻辑 0: +3~+15V

注:

最大传输距离

使用 RS-232 协议的设备在发送器和接收器之间的距离限制为 15 米, 同时仍能实现最大数据传输速率。如果可以容忍较慢的数据速率, 则可以延长此长度。

RS-485 协议大大延长了操作距离。它支持 1200 米长度的最大数据速率, 使 RS-485 协议成为物理上相距遥远的设备之间通信的绝佳选择。

最大传输速率


RS-232 接口的传输速度为 1Mb/s, 传输距离可达 15 米。RS-485 在 15 米的距离内提供高达 10Mb/s 的更高速度。当达到 1200 米的最大长度时, RS-485 协议以 100Kb/s 的速度传输数据。

2.2 RS-485 与 CAN

特点	RS-485	CAN
单点成本	较低	稍高
系统成本	高	较低
总线利用率	低	高
网络特性	单主网络	多主网络
数据传输速率	低	高
容错机制	无	可靠的错误处理和检错机制
通讯失败率	高	极低
节点错误的影响	导致整个网络瘫痪	无影响
通讯距离	最大 1200M@100Kbps	最大 10KM@5Kbps
网络调试	困难	容易
开发难度	标准 Modbus	标准 CAN-bus
后期维护成本	高	低

2.3 RS-485、RS-232、RS-422 电气连接上的差异


RS232 串行总线仅由两条通信线组成 - 一条用于发送数据另一个用于接收。因此，串行设备应该有两个串行引脚：接收器 RX 和发送器 TX。因为通信数据是基于电线上的电压，相对于地电平，接地连接必须是在与 RS-232 通信的设备之间进行。RS232 数据是串行发送的，因为只有一个，所以每个 bit 一个接一个地发送每个方向的数据线。这种数据传输模式还要求接收器知道实际数据位何时到达，以便它可以将自身同步到传入的数据。为此，发送一个逻辑 0 作为同步起始位。 如下是 RS-232 接线图：




RS-232 电气连接图




RS-422 电气连接图



RS-422 全双工组网电气连接图




RS-485 半双工组网连接图



RS-485 全双工组网连接图

三、RS-485 波形分析

RS-485 遵循串口通讯标准，如下是波特率为 115200 时的波形图。



异步串行数据的一般格式是：起始位+数据位+停止位，其中起始位 1 位，数据位可以是 5、6、7、8 位，停止位可以是 1、1.5、2 位。

对于正逻辑的 TTL 电平,

- a.起始位是一个值为 0 的位，低电平；

b.停止位是一个值为 1 的位，高电平；


c.线路空闲或者数据传输结束，线路总是 1，高电平；

对于负逻辑(如 RS-232 电平)则相反。

RS485 的信号 A, B 的定义，每家 IC 厂家可能不一致，不用纠结哪个是 A，哪个是 B，只要信号对了就 ok。

一般来说 RS485A 是“非反向”信号，其相位和 AB 的差分信号一致。

下面是测试的一个 RS485 的波形，数据为 0x01，注意先发送低位，再发送高位。具体说明见图片中的注释。



四、 RS-485 工作原理

4.1 基本电路结构


4.1.1 电路结构

传统的 485 应用电路如下图所示，RS#、DE 分别控制接收和发送，具体说来：

DE：1 发送使能；0 发送禁止；

RE#：0 接收使能；1 接收禁止；

RS#、DE 是相反的逻辑，因此，我们一般将 ED 和 RE 接在一起，单片机 MCU 向外发送数据时，将这两个引脚置位 1，单片机 MCU 接收外界送数据时，将这两个引脚置位 0。如下图所示，电路采用 3 线控制，UART_RXD、UART_TXD 和收发控制端 UART_CON。



4.1.2 原理分析

UART_CON 为低电平，485 处于接收状态，UART_CON 为高电平，485 处于发送状态。通过切换 UART_CON 的电平来达到 485 收发状态的切换。

市面上大部分的内置 RS-485 的产品基本都是采用此类的方案，如上图中的 UART_CON 引脚。具体的实现方式是：在空闲器件，UART_CON 为低电平，MCU 处于接收状态，在准备发送数据之前，MCU 会拉高 UART_CON，RS-485 处于发送状态，发送完毕之后，UART_CON 重新处于低电平，RS-485 处于接收状态。

此类方案的关键是软件需要掌握好 485EN 引脚的高低电平的时机，假设发送完数据后，没有及时切换到接收状态，而此时从机又回复数据，此时就会引起丢包，特别是在运行操作系统（Linux、Windows 等）以后，想要十分准确控制方向引脚的高低电平已经十分困难。

4.1.3 优缺点

优势：无需增加任何的硬件成本，且 RS485 的驱动能力不受影响。

劣势：依赖于软件控制方向引脚，如果运行复杂的操作系统，控制引脚的优先级不够高，或者软件的优化的不够好，都会导致方向引脚的切换不及时，到时数据的丢包。并且，是否丢包还取决于从机的回复时间，测试过程不一定能够测试出来。



图2 开启延时时间




图3 关断延时时间




图4 发送低电平信号延时

二是自动收发电路发送高电平是通过外部上下拉电阻驱动的，上升沿较缓慢，波形如图5所示，可以看出，发送高电平的上升沿较为缓慢，限制了高速通信的应用。




图 5 发送高电平上升时间


2、驱动能力较弱，远距离传输存在风险

自动收发电路发送高电平时总会有一段时间或全部时间是由上下拉电阻进行驱动的，若要提高发送高电平信号的驱动能力，需要使用较小阻值的上下拉电阻，由于 RS-485 收发器本身驱动能力的限制，上下拉电阻也不能选择太小，一般总线上所有节点的上下拉电阻并联值不能小于 375 欧，因此自动收发电路发送高电平信号的驱动能力非常有限。RS-485 总线增加终端电阻后，发送高电平的 AB 差分电压是由终端电阻与上下拉电阻分压所得，所以此时发送的高电平信号幅值很低，因此使用自动收发 RS-485 收发器时，尽量不要使用终端电阻。

4.3 RS-485 电路如何做防护设计？

4.3.1 TVS+PPTC 构成的过压过流保护

RS-485 通讯端口的过压过流保护电路由 TVS+PPTC 组成。TVS 管用于吸收高压对 RS-485 收发器的冲击，但是 TVS 管也有一定的功率限制，当高压的电流过大时，可能导致 TVS 管损坏，起不到保护作用，因此需要在 TVS 管前端增加 PPTC，进行过流保护。注意，PPTC 一定要加到 TVS 管前端，否则起不到应有的保护作用。如下图所示



实测效果：

图 1 所示方案中出现过压时，如下图 2 典型过压值 33V，TVS 两端被钳位在 6.8V（见图 3），RS485 芯片 A、B 相电压极限值为 $\pm 13\text{V}$ ，见图 4，此电路有效地保护了 RS485 芯片引脚不被损坏。





图 2 接口典型过压值



4.3.2 RS-485 防雷设计方案




(RS485 接口防雷电路)

述四级 ESD 和 EFT 和二级电涌保护。


方案 1 保护级别

ESD (-4-2)		EFT (-4-4)		电涌(-4-5)	
级别	电压 (接触/空气)	级别	电压	级别	电压
4	8 kV/15 kV	4	2 kV	2	1 kV

TVS 是基于硅的器件。在正常工作条件下，TVS 具有很高的对地阻抗；理想情况下它是开路。保护方法是将瞬变导致的过压箝位到电压限值。这是通过 PN 结的低阻抗雪崩击穿实现的。当产生大于 TVS 的击穿电压的瞬变电压时，TVS 会将瞬变箝位到小于保护器件的击穿电压的预定水平。瞬变立即受到箝位 (<1ns)，瞬变电流从受保护器件转移至地。



可以针对 RS-485 芯片的共模范围选择非对称击穿电压的 TVS 管,RS-485 芯片标准共模电压范围：
-7~+12V，那么我们可以选用如下图所示击穿特性的 TVS，以获取更好的保护。



4.3.4 RS-485 保护方案 2

方案 2 保护级别


ESD (-4-2)		EFT (-4-4)		电涌(-4-5)	
级别	电压 (接触/空气)	级别	电压	级别	电压
4	8 kV/15 kV	4	2 kV	4	4 kV

当瞬变能量施加于保护电路时，TVS 将会击穿，通过提供低阻抗的接地路径来保护器件。由于电压和电流较高，还必须通过限制通过的电流来保护 TVS。这可采用瞬变闭锁单元 (TBU) 实现，它是一个主动高速过流保护元件。

TBU 可阻挡电流，而不是将其分流至地。作为串联元件，它会对通过器件的电流做出反应，而不是对接口两端的电压做出反应。TBU 是一个高速过流保护元件，具有预设电流限值和耐高压能力。当发生过流，TVS 由于瞬变事件击穿时，TBU 中的电流将升至器件设置的限流水平。此时，TBU 会在不足 1 μ s 时间内将受保护电路与电涌断开。在瞬变的剩余时间内，TBU 保持在受保护阻隔状态，通过受保护电路的电流非常小 (<1 mA)。


在正常工作条件下，TBU 具有低阻抗，因此它对正常电路工作的影响很小。在阻隔模式下，它具有很高的阻抗以阻隔瞬变能量。在瞬变事件后，TBU 自动重置到低阻抗状态，让系统恢复正常工作。

与所有过流保护技术相同，TBU 具有最大击穿电压，因此主保护器件必须箝位电压，并将瞬变能量重新引导至地。这通常使用气体放电管或固态晶闸管等技术实现，例如完全集成电涌保护器件 (TISP)。TISP 充当主保护器件。超过其预定义保护电压时，它提供瞬变低阻抗接地路径，从而将大部分瞬变能量从系统和其他保护器件转移开。




4.3.5 RS-485 保护方案 3

方案 3 保护级别




5.2 常用电路结构



5.3 为什么要加终端匹配电阻？

当遇到信号反射问题时，通常会通过增加匹配电阻来避免信号反射，因为 RS-485 传输用的线一般是 120Ω 阻抗的，因此我们通常在总线两端加 120Ω 的电阻。




5.4 什么时候需要加终端匹配电阻，如何加？

1、通讯速率低或者通讯距离近的情况下建议不加终端电阻。这种情况下，信号反射对通讯信号的影响不大，


而且不加终端电阻可以大大降低功耗。

2、通讯距离较长且通讯速度较快，对信号质量要求较高的情况。此时可以增加终端电阻，防止阻抗突变引起的信号反射问题，提高信号质量。


我们有两种添加终端电阻的方法，如下图，当然我建议使用方法二的方案，用两颗 60Ω 电阻串联+电容组成的低通滤波结构，这种方式可以进一步减小设备现场的干扰。



两种添加方法对应的信号测试波形如下图所示，左侧为没加电容的测试波形，右侧为添加了电容的波形，当然，不加不是一定会出现左图所示的干扰波形，但是加了这一颗电容肯定会对噪声干扰由更好的滤除作用。



5.5 上下拉电阻需不需要？



首先对于内部没有集成上下拉电阻的 RS-485 芯片，肯定是要的。

根据 RS-485 标准，当 485 总线差分电压大于+200mV 时，485 收发器输出高电平；当 485 总线差分电压小于-200mV 时，485 收发器输出低电平；当 485 总线上的电压在-200mV~+200mV 时，485 收发器可能输出高电平也可能输出低电平，但一般总处于一种电平状态，若 485 收发器的输出低电平，这对于 UART 通信来说是一个起始位，此时通信会不正常。


当 485 总线处于开路（485 收发器与总线断开）或者空闲状态（485 收发器全部处于接收状态，总线没有收发器进行驱动）时，485 总线的差分电压基本为 0，此时总线就处于一个不确定的状态。同时由于目前 485 芯片为了提高总线上的节点数，输入阻抗设计的比较高，在管脚悬空时容易受到电磁干扰。

因此为了防止 485 总线出现上述情况，通常在 485 总线上增加上下拉电阻（通常 A 接上拉电阻，

B 总线下拉电阻)。

5.6 上下拉电阻如何选取？

我们先从简单的情况入手，逐步的讨论更复杂的网络情况。首先我们来看一下只有两个节点的 RS485 网络，如下图所示：



在上图的两个节点的网络中，我们规定两端都有终端电阻，两个节点所采用的收发器的输入电阻相同，在总线中只有一个节点配置有上拉下拉电阻。我们根据电路中流入流出同一节点的电流是相同的原理，可以得到如下的两个等式：


$$\frac{V_{CC} - V_A}{R_U} = \frac{2 \times (V_A - V_B)}{R_T} + \frac{2 \times V_A}{R_{IN}}$$
$$\frac{2 \times (V_A - V_B)}{R_T} = \frac{2 \times V_B}{R_{IN}} + \frac{V_B}{R_D}$$

在我们设计 RS485 总线电路时，如果添加有上拉和下拉电阻，我们一般会选择相同的阻值，我们记为 R。那么我们根据上面两个等式可以推导出下的算式：

$$\frac{V_{CC}}{R} = (V_A - V_B) \left(\frac{1}{R} + \frac{4}{R_T} + \frac{2}{R_{IN}} \right)$$

有了这个式子我们可以计算出上拉下拉电阻的大小。因为我们加上拉下拉电阻的目的就是保证总线 A 端和 B 端的电压差能够符合不小于 200mA 的要求。所以我们以总线 A、B 的电压差 200mA 来计算就可以得到上拉下拉电阻的值。

上面我们推导了两个节点的计算公式，但两个节点只是最简单的情况，而总线上往往存在多个节点。所以接下来我们来讨论总线上存在 n 个节点，总线两端存在终端电阻，每一个节点都拥有相同的输入电阻，只有主节点存在上拉下拉电阻，如下图所示：




我们根据前面的推导过程可知，不同的只是因为增加节点而增加的输入电阻，所以我们根据上述电路可以推导出如下的公式：

$$\frac{V_{CC}}{R} = (V_A - V_B) \left(\frac{1}{R} + \frac{4}{R_T} + \frac{n}{R_{IN}} \right)$$

这一公式与两个节点的公式相比仅仅只是输入电阻部分并联引起的变化。同样的，我们可以依据总线 A 端和 B 端的电压差不小于 200mV 的要求来计算上拉下拉电阻的阻值。

我们虽然推导了总线上有多个节点的计算公式，但我们只考虑了一个节点拥有上拉下拉电阻的情况。实际应用中，可能存在总线上有多个节点存在上拉下拉电阻的情况，所以我们来讨论一下所有节点均存在上拉下拉电阻的极限情况，如下图所示：



从上图，我们不难看出与前一种多节点通讯的区别只是上拉下拉电阻的数量出现了变化。为了简化推导过程，我们同样假设每个节点拥有相同的上拉下拉电阻，以及同样的上拉电源和地。采用相同的电路原理我们可得到如下的计算公式：

$$\frac{n \times V_{CC}}{R} = (V_A - V_B) \left(\frac{n}{R} + \frac{4}{R_T} + \frac{n}{R_{IN}} \right)$$

在这个公式中，n 为节点的数量，总线 A 端和 B 端的差值我们定义为最小的 200mV，这样我们就可以将这个公式简化为：

$$\frac{5 \times n \times V_{CC}}{R} = \frac{n}{R} + \frac{4}{R_T} + \frac{n}{R_{IN}}$$

到这里，我们就得到了比较具有使用价值的上拉下拉电阻阻值的计算公式了。我们只需要根据实际的总线使用情况选择 n 的值和电源的值就可以得到我们想要的上下拉电阻值。不过有一个问题需要注意，上下拉电阻的数量可能与节点的数量不同，但输入电阻的数量与节点数量相同，所以计算时要注意 n 的取值问题。

六、 RS-485 信号如何测试？



任何通讯接口的测试都包括基本电气特性测试和压力测试两部分。RS-485 也不例外。针对 RS-485 的常用测试我们也主要是讲**电气特性测试**和**压力测试**部分。

6.1 电气测试

第一部分：电气测试电气测试，我们一般会结合芯片手册中的一些参数进行测试，如下图为国内某品牌 RS-485 芯片在 3.3V 供电时的电气参数传输特性。其实这部分主要是芯片厂商去测试的，我们做应用来说一般不需要完全去测，只需要测试自己关注的部分就可以了。需要注意：测试这些参数之前要搞清楚时序图中各个参数的含义，各个参数如何抓取。

传输特性 (3.3V供电)

(VCC=+3.3V±5%, TA=-40℃~+85℃, 典型值在 VCC=+3.3V, TA=25℃)

参数	符号	条件	最小值	典型值	最大值	单位
驱动器输入到输出延迟	t _{DPLH}	图 3 和 5, R _{DIFF} =54Ω C _{L1} =C _{L2} =100pF		280	800	ns
	t _{DPHL}			280	800	
驱动器输出延迟差 T _{DPLH} - T _{DPHL}	t _{DSKEW}	图 3 和 5, R _{DIFF} =54Ω C _{L1} =C _{L2} =100pF			100	ns
驱动器上升或下降时间	t _{DR} , t _{DF}	图 3 和 5, R _{DIFF} =54Ω C _{L1} =C _{L2} =100pF		450	900	ns
最大速率	F _{MAX}		250			kbps
驱动器使能到输出高电平	t _{DZH}	图 4 和 6, C _L =100pF S2 Closed			300	ns
驱动器使能到输出低电平	t _{DZL}	图 4 和 6, C _L =100pF S1 Closed			500	ns
驱动器从输出低到关断时间	t _{DLZ}	图 4 和 6, C _L =15pF S1 Closed			900	ns
驱动器从输出高到关断时间	t _{DHZ}	图 4 和 6, C _L =15pF S2 Closed			800	ns
接收器输入输出延迟	t _{RPLH} t _{RPHL}	图 7 和 9, V _{ID} ≥ 2.0V ; rise and fall time of VID ≤ 15ns		150	300	ns
T _{RPLH} - T _{RPHL} 接收器输入输出延迟之差	t _{RSKD}	图 7 和 9, V _{ID} ≥ 2.0V ; rise and fall time of VID ≤ 15ns		10		ns
接收器使能到输出低	t _{RZL}	图 2 和 8, C _{RL} =15pF S1 Closed		20	50	ns
接收器使能到输出高	t _{RZH}	图 2 和 8, C _{RL} =15pF S2 Closed		20	50	ns
接收器从输出低到关断	t _{RLZ}	图 2 和 8, C _{RL} =15pF S1 Closed		30	60	ns
接收器从输出高到关断	t _{RHZ}	图 2 和 8, C _{RL} =15pF S2 Closed		30	60	ns
电路关断时间	t _{SHDN}			500	1000	ns
从待机到输出高的驱动器使能	t _{DZH(SHDN)}	图 4 和 6, C _L =100pF S2 Closed			2500	ns
从待机到输出低的驱动器使能	t _{DZL(SHDN)}	图 4 和 6, C _L =100pF S1 Closed			2500	ns
从待机到输出高的接收器使能	t _{RZH(SHDN)}	图 2 和 8, C _{RL} =15pF S2 Closed			2500	ns
从待机到输出低的接收器使能	t _{RZL(SHDN)}	图 2 和 8, C _{RL} =15pF S1 Closed			2500	ns

RS-485 参数图




图 5: Driver Propagation Delays




图 6: Driver Enable and Disable Times




图 7: Receiver Propagation Delays




图 8: Receiver Enable and Disable Times

RS-485 时序图

那么手册中一般也会给我们指出测试的一些硬件条件, 比如供电电压是多少, 3.3V 还是 5V 供电? 后面接多大负载等等。这些都会影响具体的参数测量, 因此, 当我们在测试某些时序不符合规格书中标识的范围时, 务必检查测试条件是否 ok。如下图是某规格书中标识的测试电路示意图:




图 1: Driver DC Test Load




图 2: Receiver Enable/Disable Timing Test Load




图 3: Driver Timing Test Circuit





图 4: Driver Enable/Disable Timing Test Load


RS-485 测试电路示意图

根据如上示意图及规格参数, 我们测出了如下波形, 相对来说比较全, 可作为部分参考, 实际测试不必测试这么多。对于电气特性, 我们比较关注的是接收端的差分信号值是否大于 200mV 并且是否有一定余量。


RS485_A1&B1&DIFF




Tdplh




tDPHL




tDZH




tDZL




tRPLH




tPRHL



tRZL



tRLZ



6.2 压力测试

测试原理：上位机测试软件下发命令给 RS485 通信压力测试模块，使其与 DUT 设备进行通信。RS-485 通信压力测试模块接收到上位机的指令后通过负载调整电路切换负载，测试出与 DUT 的极限通信带载能力。

共模电压输出电路通过调整电能表 COM 端的电位来改变电能表输入端 A、B 线相对 COM 端的接受共模电压，RS-485 通信压力测试模块与电能表通信可检测出其极限共模电压通信范围。

6.2.1 RS-485 带载能力测试

测试方法：将压力测试模块的 A、B 差分线与外部 DUT A、B 差分线相连接，在 RS-485 接口上接阻性负载，来模拟多网络节点的通信工况。通过压力测试模块的负载调整电路内部继电器逐步增大负载阻抗，实时监控 RS-485 通信是否成功，测试出电能表 RS-485 的极限带载能力，同时将测试数据上传给上位机软件。

6.2.2 RS-485 共模通信能力测试

测试方法：将压力测试模块扩展出的 RS-485 接口的 COM 端与 DUT 设备的 RS-485 接口的 COM 端相连，同时两者 A、B 线相连，通过共模电压输出电路使压力测试模块内部 RS-485 芯片的 GND 与外部 DUT 设备的 RS485 芯片的 GND 出现一个差值，从而实现电能表内部 RS-485 差分线 A、B 对 COM 端的输入电压达到可调节的目的，实时监控 RS-485 通信是否成功。测试出电能表 RS485 的极限共模通信能力。