

高速PCB设计规范

TEACHER LECTURE TEMPLATE

目录

CONTENTS

1

高速PCB板材选择

2

高速PCB叠层设计

3

高速PCB模块化布局

4

高速PCB常用存储器设置

5

高速PCB常用接口设计

1

高速PCB板材选择

PCB材料的主要参数

- Dielectric constant 介电常数
- Dielectric loss 介电损耗
- TCDk 介电常数的热变化率
- Moisture absorption 吸湿性
- Thermal conductivity 导热系数
- CTE 热膨胀系数
- Peel strength 剥离强度
- Copper roughness 铜皮粗糙度

		ROGERS CORPORATION		Data Sheet	
PROPERTY	TYPICAL VALUE ⁽¹⁾				
	RO3009G2	Direction	Unit	Condition	Test Method
Dielectric constant	3.00 ± 0.04	Z	-	10 GHz 23°C	IPC-TM-650 2.5.5.5 Clamped Stripline
Dielectric loss	0.007	Z	-	77 GHz	Differential Phase Length Method
TCDk	0.0011	Z	-	10 GHz 23°C	IPC-TM-650 2.5.5.5
Moisture absorption	-35	Z	ppm/°C	10 GHz -50 to 150°C	IPC-TM-650 2.5.5.5
Thermal conductivity	-0.16 -0.14	X Y	mm/m	Method C	IPC-TM-650 2.2.4
CTE	1.4 × 10 ⁹	-	MΩ·cm	COND A	IPC 2.5.17.1
Peel strength	2.6 × 10 ⁹	-	MΩ	COND A	IPC 2.5.17.1
Copper roughness	378 396	X Y	ksi	23°C	ASTM D638
	0.06	-	%	D48/50	IPC-TM-650 2.6.2.1
	0.73 0.83	Z	J/g·K	0°C 50°C	ASTM E1269-11
	0.43	Z	W/m·K	50°C	ASTM D5470
	16 17 18	X Y Z	ppm/°C	23°C/50% RH	IPC-TM-650 2.4.41
	500	-	°C TGA	-	ASTM D3850
	2.15	-	gm/cm ³	23°C	ASTM D792
	12.0	-	lb/in	1/2 oz. EDC After Solder Float	IPC-TM-2.4.8
	V-0	-	-	-	UL 94
	YES	-	-	-	-

NOTES:		
(1) Typical values are a representation of an average value for the population of the property. For specification values, contact Rogers Corporation.		
(2) The design D is an average number from several different tested lots of material and on the most common thicknesses. If more detailed information is required, please contact Rogers Corporation or refer to Rogers' technical papers in the Rogers Technology Support Hub at www.rogerscorp.com/techlib		

Surface Roughness (Rz)	Surface Area Index	Average Module Size
0.7 µm sq	277	0.2 µm

Standard Thickness	Standard Panel Size	Available copper cladding
0.005" (0.13 mm)	24" X 18" (610 X 457 mm)	1/2 oz. (10 µm) very low profile (VLP) electrodeposited copper foil
0.010" (0.25 mm)	24" X 21" (610 X 533 mm)	1 oz. (20 µm) very low profile (VLP) electrodeposited copper foil

1

PCB 板材选择

➤ 以Dk或Df值为关注点

信号速率	1~5Gbps	5~10Gbps	10~25Gbps	>25Gbps
推荐材料	TU-862 HF S7038	TU-872 SLK Synami c4 (S7439) TU863	M6 (R-5775) TU-883	M7 (R-5785NE) TU933

➤ 射频微波

频率	<20GHz	20~40GHz	>40GHz
推荐材料	R04350B	R03003	RT5880

1

介电常数 Dk & 介质损耗因子 Df

介电常数 Dk

Dk即Dielectric constant的简称，中文名叫介电常数，又叫介质常数或介电系数，它是表示绝缘能力特性的一个系数，以字母 ϵ 表示。在工程应用中，介电常数时常以相对介电常数的形式来表达，而不是绝对值，常见应用有计算阻抗和时延。Dk越小越好，对高速信号越好。

介质损耗因子 Df

Df即Dissipation factor的简称，中文名叫介质损耗因子，又叫阻尼因子、内耗(internal dissipation)或损耗角正切(loss tangent)，是材料在交变力场作用下应变与应力周期相位差角的正切，也等于该材料的损耗模量与储能模量之比（通俗讲就是信号线中已漏失在绝缘板材中的能量，与尚存在线中能量的比值）。

不同等级PCB板材与常规油墨介电常数和损耗因子

类型	常规FR-4	Middle Loss	Low Loss	Very Low Loss	Super Low Loss	阻焊油墨
介电常数/D _k	3.9~4.5	3.6~4.4	3.2~3.8	3.1~3.6	2.5~3.2	~3.9
损耗因子 D _f	~0.02	0.01~0.02	0.01~0.006	0.003~0.006	~0.003	0.02~0.04

注：不同板材等级划分主要依据其损耗因子的大小，表中介电常数值仅代表常规情况下范围。

1

一般地，按损耗因子的高低，基板材料可分为五个等级：

Standard Loss (Df: 0.015-0.020)

Mid Loss (Df: 0.010-0.015)

Low Loss (Df: 0.0065-0.01)

Very Low Loss (Df: 0.003-0.0065)

Ultra Low Loss (Df: < 0.003)

Df越小越好，介质损耗就越少。

以DK DF值为关注点

信号速率	1-5Gbps	5-10Gbps	10-25Gbps	>25Gbps
推荐材料	TU-862 HF	TU-872 SLK	M6	M7

射频微波

频率	<20GHZ	20-40GHZ	>40GHZ
推荐材料	R04350B	R03003	RT5880

2

高速 PCB 叠层设计

2

PCB叠层的重要性

随着技术的发展，通讯行业芯片的速率也越来越高，对PCB板上信号质量和电源的完整性的要求也越来越严格。芯片的集成度、工作频率越来越高，因此信号传输的速率也越来越快。高速信号的处理也显得越来越重要了。完整的参考平面可以用来保证回路的连续性，宽的线宽可以降低信号的导体损耗，背钻工艺可以减小过孔的Stub，提高信号的完整性，但是这样往往会导致成本的增加。

优秀的pcb叠层设计对于减少pcb回路和相关电路的辐射

2

常用PCB叠层

四层:

信号层1-----优质布线层

地线层-----

电源层-----

信号层2-----易耦合电源噪声

六层:

信号层1-----优质布线层

地线层-----

信号层2-----优质布线层

电源层-----

地线层-----

信号层3-----优质布线层

可以用信号层2铺地补偿, 优化翘曲度

2

常用PCB叠层

八层:

信号层1-----优质布线层

地线层-----

信号层2-----优质布线层

电源层1-----

电源层2-----

信号层3-----优质布线层

地线层-----

信号层3-----优质布线层

十层:

信号层1-----优质布线层

地线层-----

信号层2-----优质布线层

地线层-----

信号层3-----优质布线层

地线层-----

电源层1-----

信号层4-----优质布线层

地线层-----

信号层5-----优质布线层

用信号层3铺地优化翘曲度

2

常用PCB叠层

十二层:

信号层1-----优质布线层
地线层-----
信号层2-----优质布线层
地线层-----
信号层3-----优质布线层
电源层1-----
电源层2-----
信号层4-----优质布线层
地线层-----
信号层5-----优质布线层
地线层-----
信号层6-----优质布线层

十四层:

信号层1-----优质布线层
地线层-----
信号层2-----优质布线层
电源层1-----
信号层3-----优质布线层
地线层-----
信号层4-----
信号层5-----
地线层-----
信号层6-----优质布线层
电源层2-----
信号层7-----优质布线层
地线层-----
信号层8-----优质布线层

2

常用PCB叠层

十六层:

信号层1-----优质布线层
地线层-----
信号层2-----优质布线层
地线层-----
信号层3-----优质布线层
地线层-----
信号层4-----优质布线层
电源层1-----
电源层2-----
信号层5-----优质布线层
地线层-----
信号层6-----优质布线层
地线层-----
信号层7-----优质布线层
地线层-----
信号层8-----优质布线层

十八层:

信号层1-----优质布线层
地线层-----
信号层2-----优质布线层
地线层-----
信号层3-----优质布线层
地线层-----
信号层4-----优质布线层
地线层-----
电源层1-----
电源层2-----
地线层-----
信号层5-----优质布线层
地线层-----
信号层6-----优质布线层
地线层-----
信号层7-----优质布线层
地线层-----
信号层8-----优质布线层

2

阻抗要求

根据PCB设计要求中阻抗要求，需将阻抗要求提供板厂。

提板厂材料：

1. 板材 (TU752/TU872/M6/M7) 根据信号速率来选择
2. 板厚 (常用板厚1.6mm/1.8mm/2.0mm/2.2mm/2.4mm/2.6mm/2.8mm/3.0mm)
3. 叠层 (6/8/10/12/14/16/18/20)
4. 铜厚 (如板中BGA核电较大可加厚内层铜厚)
5. 阻抗 (单端50ohm 差分100ohm USB阻抗一般为90ohm PCIE阻抗一般为85ohm 等)
具体需要参考数据手册

TOP	=====			0.333 Oz+Plating
	PP	TU-87P SLK	2116	4.88(mil)
GND02	=====			0.5 Oz
	Core	TU-872 SLK	0.11	4.33(mil)
ART03	=====			0.5 Oz
	PP	TU-87P SLK	106+1080	5.14(mil)
GND04	=====			0.5 Oz
	Core	TU-872 SLK	0.11	4.33(mil)
ART05	=====			0.5 Oz
	PP	TU-87P SLK	106+1080	5.14(mil)
GND06	=====			0.5 Oz
	Core	TU-872 SLK	0.11	4.33(mil)
ART07	=====			0.5 Oz
	PP	TU-87P SLK	106+1080	5.01(mil)
PWR08	=====			1 Oz
	Core	TU-872 SLK	0.38	14.96(mil)
PWR09	=====			1 Oz
	PP	TU-87P SLK	106+1080	5.01(mil)
ART10	=====			0.5 Oz
	Core	TU-872 SLK	0.11	4.33(mil)
GND11	=====			0.5 Oz
	PP	TU-87P SLK	106+1080	5.14(mil)
ART12	=====			0.5 Oz
	Core	TU-872 SLK	0.11	4.33(mil)

GND13	=====			0.5 Oz
	PP	TU-87P SLK	106+1080	5.14(mil)
ART14	=====			0.5 Oz
	Core	TU-872 SLK	0.11	4.33(mil)
GND15	=====			0.5 Oz
	PP	TU-87P SLK	2116	4.88(mil)
BOTTOM	=====			0.333 Oz+Plating

3. 阻抗信息:

控制	屏蔽	阻抗类型	要求值	阻抗要求	盖油	H1	Er1	H2	Er2
TOP	GND02	单端	8.9	50+/-10%	是	4.88	3.52		
TOP	GND02	差分	5.8/6.3	100+/-10%	是	4.88	3.52		
ART03	GND02/GND04	单端	4.9	50+/-10%		4.33	3.61	5.74	3.14
ART03	GND02/GND04	差分	4.3/6	100+/-10%		4.33	3.61	5.74	3.14
ART05	GND04/GND06	单端	4.9	50+/-10%		4.33	3.61	5.74	3.14
ART05	GND04/GND06	差分	4.3/6	100+/-10%		4.33	3.61	5.74	3.14
ART07	GND06/PWR08	单端	4.9	50+/-10%		4.33	3.61	5.61	3.14
ART07	GND06/PWR08	差分	4.3/6	100+/-10%		4.33	3.61	5.61	3.14
ART10	PWR09/GND11	差分	4.3/6	100+/-10%		4.33	3.61	5.61	3.14
ART10	PWR09/GND11	单端	4.9	50+/-10%		4.33	3.61	5.61	3.14
ART12	GND11/GND13	差分	4.3/6	100+/-10%		4.33	3.61	5.74	3.14
ART12	GND11/GND13	单端	4.9	50+/-10%		4.33	3.61	5.74	3.14
ART14	GND13/GND15	差分	4.3/6	100+/-10%		4.33	3.61	5.74	3.14
ART14	GND13/GND15	单端	4.9	50+/-10%		4.33	3.61	5.74	3.14
BOTTOM	GND15	差分	5.8/6.3	100+/-10%	是	4.88	3.52		
BOTTOM	GND15	单端	8.9	50+/-10%	是	4.88	3.52		

2 阻抗

TOP				0.333 Oz+Plating
	PP	TU-75P	106+1080	5.27(mil)
GND02				0.5 Oz
	Core	TU-752	0.11	4.33(mil)
ART03				0.5 Oz
	PP	TU-75P	1080*2	6.06(mil)
GND04				0.5 Oz
	Core	TU-752	0.11	4.33(mil)
ART05				0.5 Oz
	PP	TU-75P	1080*2	6.04(mil)
GND06				0.5 Oz
	Core	TU-752	0.11	4.33(mil)
PWR07				0.5 Oz
	PP	TU-75P	1080*2	6.14(mil)
PWR08				0.5 Oz
	Core	TU-752	0.11	4.33(mil)
GND09				0.5 Oz
	PP	TU-75P	1080*2	6.06(mil)
ART10				0.5 Oz
	Core	TU-752	0.11	4.33(mil)
GND11				0.5 Oz
	PP	TU-75P	1080*2	6.05(mil)
ART12				0.5 Oz

	Core	TU-752	0.11	4.33(mil)
GND13				0.5 Oz
	PP	TU-75P	106+1080	5.27(mil)
BOTTOM				0.333 Oz+Plating

3. 阻抗信息:

控制	屏蔽	阻抗类型	要求值	阻抗要求	盖油	H1	Er1	H2
TOP	GND02	单端	9.6	50+/-10%	是	5.27	3.52	
TOP	ART03	单端	20	50+/-10%	是	10.2	3.55	
TOP	GND02	差分	5.7/5.8	100+/-10%	是	5.27	3.52	
ART10	GND09/GND11	单端	4.9	50+/-10%		4.33	3.6	6.70
ART12	GND11/GND13	单端	4.9	50+/-10%		4.33	3.6	6.69
BOTTOM	GND13	单端	9.6	50+/-10%	是	5.27	3.52	
ART03	GND02/GND04	单端	4.9	50+/-10%		4.33	3.6	6.71
ART05	GND04/GND06	单端	4.9	50+/-10%		4.33	3.6	6.69
PWR07	GND06/PWR08	单端	4.9	50+/-10%		4.33	3.6	6.79



REV 4.4-1001.d0v

TOP	=====			0.5 Oz+Plating
	PP	TU-768P	2116	4.50(mil)
GND02	=====			0.5 Oz
	Core	TU-768	0.15	5.91(mil)
ART03	=====			0.5 Oz
	PP	TU-768P	1080+2116	7.26(mil)
GND04	=====			0.5 Oz
	Core	TU-768	0.15	5.91(mil)
ART05	=====			0.5 Oz
	PP	TU-768P	1080+2116	7.14(mil)
PWR06	=====			1 Oz
	Core	TU-768	0.15	5.91(mil)
GND07	=====			1 Oz
	PP	TU-768P	1080+2116	7.14(mil)
ART08	=====			0.5 Oz
	Core	TU-768	0.15	5.91(mil)
GND09	=====			0.5 Oz
	PP	TU-768P	1080+2116	7.26(mil)
ART10	=====			0.5 Oz
	Core	TU-768	0.15	5.91(mil)
GND11	=====			0.5 Oz
	PP	TU-768P	2116	4.50(mil)
BOTTOM	=====			0.5 Oz+Plating

控制	屏蔽	阻抗类型	要求值	阻抗要求	盖油	H1	Er1	H2	Er2
TOP	GND02	单端	6.9	50+/-10%	是	4.5	4.25		
TOP	GND02	差分	4.8/6.9	100+/-10%	是	4.5	4.25		
TOP	GND02	差分	6.2/7	90+/-10%	是	4.5	4.25		
ART10	GND09/GND11	差分	4.5/6	100+/-10%		5.91	3.95	7.91	4.07
ART10	GND09/GND11	单端	5.9	50+/-10%		5.91	3.95	7.91	4.07
BOTTOM	GND11	差分	4.8/6.9	100+/-10%	是	4.5	4.25		
BOTTOM	GND11	单端	6.9	50+/-10%	是	4.5	4.25		
BOTTOM	GND11	差分	6.2/7	90+/-10%	是	4.5	4.25		
ART03	GND02/GND04	单端	5.9	50+/-10%		5.91	3.95	7.91	4.07
ART03	GND02/GND04	差分	4.5/6	100+/-10%		5.91	3.95	7.91	4.07
ART05	GND04/PWR06	单端	5.9	50+/-10%		5.91	3.95	7.79	4.07
ART05	GND04/PWR06	差分	4.5/6	100+/-10%		5.91	3.95	7.79	4.07
ART08	GND07/GND09	差分	4.5/6	100+/-10%		5.91	3.95	7.79	4.07
ART08	GND07/GND09	单端	5.9	50+/-10%		5.91	3.95	7.79	4.07

2

过孔



2

背钻

背钻通过二次钻孔，将部分金属化孔钻断，以保证电气连接或是改善残桩对信号的影响。

背钻设计主要注意事项

背钻孔 $D \geq 0.4\text{mm}$;

背钻通孔 $d \geq 0.2\text{mm}$;


背钻孔径 D -通孔直径 $d \geq 6\text{mil}$;

背钻孔内层隔离单边 $D1 \geq 6\text{mil}$;

背钻深度 $H1 \geq 0.2\text{mm}$;

钻穿层到不可钻穿层间的厚度 $H3$;

背钻孔到导体内层 $\geq 6.5\text{mil}$; 外层 $\geq 4.5\text{mil}$;



3

高速 PCB 模块化布局


3

时钟电路设计

TEACHING FOCUS


常用的时钟电路有：晶体、晶振、时钟分配器。有些IC用的时钟可能是由主芯片产生的，但追根溯源，还是由上述三者之一产生的。

PCB中常用的晶体封装有：2管脚的插件封装和SMD封装、4管脚的SMD封装和4管脚的插针封装。常见封装如下图：




2 晶体

基本的电路设计如下图





晶体电路布局时，两个电容靠近晶体放置，布局效果图如下：





3

布线时，晶体的一对线要走成类差分的形式，线尽量短、且要加粗并进行包地处理，或者直接铺铜处理。如下图：



3

上述的是最基本和最常见晶体电路设计，也有一些变形设计，如加串阻、测试点等，如下图，设计思路还是一致的：



晶体布局布线

布局应注意：

- 1.和IC布在同一层面，这样可以少打孔，
- 2.布局要紧凑，电容位于晶体和IC之间，且靠近晶体放置，使时钟线到C尽量短；
- 3.对于有测试点的情况，尽量避免stub或者是使stub尽量短；
- 4.附近不要摆放大功率器件、如电源芯片、MOS管、电感等发热量大的器件；


布线应注意：

- 1.和IC同层布局，同层走线，尽量少打孔，如果打孔，需要在附近加回流地孔；
- 2.差分走线；
- 3.走线要加粗，通常8~12mil;由于晶体时钟波形为正弦波，所以此处按模拟设计思路
- 4.信号线包地处理或者直接铺铜，包地线或者铜皮要打屏蔽地孔；
- 5.晶体电路模块区域相当于模拟区域，尽量不要有其他信号穿过；


3

晶振

相比于晶体电路，晶振是有源电路，主要有三部分组成：
晶振+电源滤波电路+源端
匹配电阻；
常见电路如右图：



布局布线效果如右图：



晶振布局布线

布局、布线注意：

- 1.滤波电容靠近电源管脚，遵循先大后小原则摆放，小电容靠得最近；
- 2.匹配电阻靠近晶振摆放；如果原理图中没有这个电阻，可建议加上；
- 3.附近不要摆放大功率器件、如电源芯片、Mos 管、电感等发热量大的器件；
4. 时钟线按50 欧姆阻抗线来走；如果时钟线过长，可以走在内层，打孔换层处加回流地
5. 其他信号与时钟信号保持4w 间距；
6. 包地处理，并加屏蔽地孔；


电容在高速PCB 设计中扮演重要的作用、通常也是PCB板上用得最多的器件。

电容在不同应用场合，有不同的作用，在PCB 板中：通常分为滤波电容、去耦电容、储能电容等。

滤波电容：

简单理解就是用在滤波电路，保证输入、输出的电源稳定，我们通常把电源模块输入，输出回路的电容称为滤波电容。在电源模块中，滤波电容放置的原则：是“先大后小”

如右图，
滤波电容按箭头方向：先大后小摆放



电源设计时，要注意线宽、铜皮宽度和VIA个数要足够，保证过流能力。

高速IC的电源管脚，需要足够多的去耦电容，最好能保证每个管脚有一个。实际的设计中，如果没有空间摆放，可以酌情删减。

IC电源管脚的去耦电容的容值通常都会比较小，如0.1UF、0.01UF等。对应的封装也都比较小，如0402封装、0603封装等；



在去耦电容摆放时，扇孔、扇线应该注意：

1. 尽可能靠近电源管脚放置，否则可能起不到去耦的作用；理论上讲，电容有一定的去耦半径范围，毕竟我们用的电容器件不是理想的，所以还是严格执行就近原则：
2. 去耦电容到电源管脚引线尽量短（第1条也是这个目的），而且引线要加粗，通常线宽为8~15mil；加粗目的在于减小引线电感，保证电源性能。
3. 去耦电容的电源、地管脚，从焊盘引出线后，就近打孔，连接接到电源、地平面上。这个引线同样要加粗，过孔尽量用大孔，比如能用孔径10mil的孔，就不用8mil孔；
4. 保证去耦环路尽量小。

3

常见去耦电容布局

芯片就近引脚放置，就近打VIA



BGA封装尽量多的放在BGA肚子下面:





3

储能电容

储能电容:

它的作用就是保证IC在用电时，能在最短的时间提供电能。储能电容的容值一般都比较比较大，对应的封装也比较大。在PCB中，可以离器件远一些，但是也不能远得太离谱，毕竟它是储能的，希望它能在第一时间送电。

引线尽量短，引线要加粗




4

常用存储器设计

4

说教法





4

FLASH

FLASH特点:

- 1.速率较低,一般50M左右;
- 2.静态存储;
- 3.布局一般采用菊花链, SDRAM靠近CPU,FLASH和SDRAM中心间距500-1000mil;
部分仿真结果及Layout Guide要求CPU和FLASH靠近, SDRAM放在远端;
- 4.布线要求: a,特征阻抗50欧姆;b,线间距3W;c,等长误差范围控制 $\pm 100\text{mil}$.


Flash样式



4

SDRAM

单击输
的思想
布的良
的阐述
增减文
理解您




信号名。	功能描述。
CLK。	时钟。
CKE。	时钟使能。
CS#。	片选。
WE#。	读写。
RAS#。	列选。
CAS#。	行选。
DQML	数据掩码。
BA0, BA1。	Bank 选择。
A0-A11。	地址。
DQ0-DQ15。	数据 (输出)。
VDDQ。	DQ 电源。
VSSQ。	DQ 地。
VDD。	电源。
VSS。	地。

4

SDRAM 布局原则：

一，SDRAM×1时，点对点布局

- 1，SDRAM到CPU推荐的中心间距
无排阻连接时：900—1000mil;
有排阻连接时：1000—1300mil。




4


两片SDRAM布局原则：

二，SDRAM×2时，相对于CPU所接的信号管脚中心对称

1，空间足够时，与CPU同层



2，顶底对贴




4


SDRAM 布线规范：

SDRAM 布线：

- a. 信号线控制阻抗为 50Ω
- b. 数据线每8根（D0~D7、D8~D15）为一组，同组同层；
- c. 数据线、地址（控制）线、时钟线组间间距保持20mil以上或者至少3W；
- d. 空间允许的情况下，应该在各组之间加一根15-30mil的地线隔离，并间隔150-250mil放置地过孔；
- e. 所有信号线不能跨分割，且保持完整的参考平面；
- f. 两片以上的SDRAM布线拓扑优选远端分支，T点的过孔打在两片SDRAM之间；次选菊花链。



远端分支




菊花链

4


SDRAM 读写参考时钟：

SDRAM数据的读写都要靠适中的同步，而时钟的同步分为外同步和内同步；

一，外同步：由外部时钟给系统提供参考时钟，数据从发送到接收需要两个时钟沿，一个锁存发送数据，一个锁存接手数据，在一个时钟周期被完成。框图如右，其中，clkA与clkB需要等长，DATA总长有限制。



二，内同步：是指时钟和数据同时在两个芯片间传输，不需要外部时钟源来给SDRAM提供时钟，目前应用比较多。框图如右，



4

SDRAM 等长要求：



一，分组：

- 1，所有数据线为一组；
- 2，所有地址线、控制线、时钟线为一组；

二，所有信号线以时钟线为基准进行等长；

三，误差范围：

- 1，数据线长度误差范围控制 $\pm 50\text{mil}$ ；
- 2，地址线长度误差范围控制 $\pm 100\text{mil}$ ；



4

SDRAM 等长要求：



一，分组：

- 1，所有数据线为一组；
- 2，所有地址线、控制线、时钟线为一组；

二，所有信号线以时钟线为基准进行等长；

三，误差范围：

- 1，数据线长度误差范围控制 $\pm 50\text{mil}$ ；
- 2，地址线长度误差范围控制 $\pm 100\text{mil}$ ；



4

DDR工作原理：

工作原理：


一，DDR的读写操作时序如下图所示。图中，命令信号与地址参考CK信号上升沿输入到DDR。

二，读数据时DQ随着DQS并参考DQS的信号沿输出，写数据时DQ随着DQS并参考DQS的信号沿输入，读写数据时DQS都是双沿有效。

三，读数据时，输出的DQS由送入DDR的差分时钟CK/CK#使用DDR存储器中的一个DLL生成DQS，并使之与输出数据对齐。

四，虽然DDR存储器不用差分输入时钟来发送或接收数据，但所用的DQS信号与输入时钟的频率有关。

管脚数	信号名	功能描述
2	CK, CK#	全局时钟输入。
1	CKE	时钟使能信号输入。
1	CS#	片选信号输入。
3	RAS#, CAS#, WE#	命令信号输入。
2	LDM, UDM	数据 mask 信号输入。
13*	A<0..12>	地址信号输入。
2	BA0, BA1	BANK 选择信号输入。
16*	DQ<0..15>	数据信号输入/输出。
2	LDQS, UDQS	数据缓存信号输入/输出。
5*	NC	空引脚。
2	DNU	不使用引脚。
5	VDDQ	DQ 电源电压 (2.5V)。
5	VSSQ	DQ 地。
3	VDD	器件电源电压 (2.5V)。
3	VSS	器件地。
1	VREF	SSITL 2 参考电压。




4


DDR布局原则：

基本要求：

一，数据线串接电阻一般放在DDR与控制器中间，并联电阻靠近串接电阻放置，可放于其背面，具体位置可由仿真决定；




二，DM信号是数据线的掩码，一般都是点到点的单向传输，要求串接电阻放在控制器端，并联电阻放在DDR端；




4

DDR布局原则：

三，地址线、控制线、时钟线是单向传输，且一般都是点到多点的拓扑结构。要求串联电阻靠近控制器端，多个DDR间使用远端分支，分支尽量短且等长，并联电阻放在DDR端第一个T点处，长度不超过500mil；走菊花链拓扑的，并联电阻放在最后一个DDR后面，长度不超过500mil。




四，差分时钟信号是单向传输，串接电阻靠近控制器端，点到点的终端匹配电阻尽量靠近DDR，或放在DDR之后；点到多点，地址线可以使用T型拓扑结构，终端匹配电阻放在第一个T点处；。



4

DDR布局原则：

五，Vref电源的退耦电容必须靠近DDR和CPU管脚。





六，VTT电压用在信号线上拉电阻上，电流大，电压低，需要表面铺铜连接，宽度大于150mil，每四个上拉电阻或者一个排阻至少对应一个高频退耦电容，且要均匀放置，同时附近应当均匀放置几个bulk电容，至少末端应有一个bulk电容（如：4.7uF、100-220uF），若VTT走内层，高频退耦电容数目应更多。

4

DDR布局原则：

- 一，DDR×1时，点对点布局，留出绕线空间；
- 二，DDR×2时，相对于CPU所接信号管脚中心对称，注意地址线的走线空间和串接电阻的位置；
- 三，DDR×4和DDR×8时，一般两两正反对贴，同层放置时将导致远端分支过长；



4

DDR 布线基本要求：

- 一，特征阻抗：单端 50Ω 、差分 100Ω ；注意保持阻抗的连续性。
- 二，数据线每10根(D0-D7,LDM,LDQS)和(D8-D15,UDM,UDQS)同组同层，优先以地为参考面，中间不能夹杂其他信号；
- 三，所有信号线少换层，尤其是数据线、时钟线不超过2个过孔，所有信号线间距至少满足3W原则；
- 四，数据线、地址线(控制线)、时钟线组间间距保持20mil以上或至少3W；
- 五，所有信号线都不能跨分割，且有完整的参考平面，换层时，如果改变了参考层，要注意考虑增加回流地过孔或退耦电容；
- 六，Vref电源走线宽度推荐不小于20mil,与其他信号线间距最好20mil以上；
- 七，两片以上的DDR布线拓扑结构优选远端分支，T点的过孔打在两片DDR中间；菊花链需得到仿真验证或芯片Layout Guide要求；
- 八，所有DDR信号距离相应参考平面边沿至少30-40mil；
- 九，任何非DDR部分的信号不得以DDR电源为参考。

4

DDR 布线等长要求：

一，分组：

1,DO-D7,LDM,LDQS为一组， D8-D15,UDM,UDQS为一组：

2,所有地址线、控制线、时钟线为一组；

二，数据线以DQS为基准等长，地址线、控制线以时钟线为基准等长。

三，误差范围：

1,数据线最大长度尽量不超过2500mil,组内误差范围控制在 $\pm 25\text{mil}$,DQS与时钟线的误差控制在 $\pm 250\text{mil}$,单片DDR的最大误差不超过1000mil;

2,地址线误差范围控制在 $\pm 100\text{mil}$;

3,DQS、时钟差分对内误差范围控制在 $\pm 5\text{mil}$ 。(对内间距不超过2倍线宽)四，信号实际长度应当包括零件管脚的长度，尽量取得零件管脚长度，并导入软件。

布线等长示例

DDR_DATA0_L (10)				15.98 MIL
U1.A1U2.F3 [DDR_DOM_0]	Global	0.00 MIL/25.00 MIL	5.54 MIL	19.44 MIL
U1.A4U2.F1 [DDR_DATA_6]	Global	0.00 MIL/25.00 MIL	3.60 MIL	21.4 MIL
U1.A5U2.H9 [DDR_DATA_5]	Global	0.00 MIL/25.00 MIL	2.91 MIL	22.09 MIL
U1.A6U2.H7 [DDR_DATA_2]	Global	0.00 MIL/25.00 MIL	9.82 MIL	15.98 MIL
U1.A7U2.G2 [DDR_DATA_1]	Global	0.00 MIL/25.00 MIL	7.33 MIL	17.67 MIL
U1.A8U2.G4 [DDR_DATA_0]	Global	0.00 MIL/25.00 MIL	6.35 MIL	18.65 MIL
U1.B4U2.F7 [DDR_DQS_0]	Global	TARGET		
U1.B5U2.F9 [DDR_DATA_7]	Global	0.00 MIL/25.00 MIL		
U1.B6U2.H1 [DDR_DATA_4]	Global	0.00 MIL/25.00 MIL		
U1.B7U2.H3 [DDR_DATA_3]	Global	0.00 MIL/25.00 MIL		
DDR_DATA1_L (10)				
U1.A1U2.D9 [DDR_DATA_13]	Global	0.00 MIL/25.00 MIL		
U1.A2U2.C4 [DDR_DATA_8]	Global	0.00 MIL/25.00 MIL		
U1.B1U2.B9 [DDR_DATA_15]	Global	0.00 MIL/25.00 MIL		
U1.B2U2.D1 [DDR_DATA_12]	Global	0.00 MIL/25.00 MIL		
U1.B3U2.B1 [DDR_DATA_14]	Global	0.00 MIL/25.00 MIL		
U1.C1U2.D3 [DDR_DATA_11]	Global	0.00 MIL/25.00 MIL		
U1.D1U2.C2 [DDR_DATA_9]	Global	0.00 MIL/25.00 MIL		
U1.D2U2.D7 [DDR_DATA_10]	Global	0.00 MIL/25.00 MIL		
U1.E1U2.B7 [DDR_DQS_1]	Global	TARGET		
U1.G1U2.B3 [DDR_DOM_1]	Global	0.00 MIL/25.00 MIL		

数据线分组等长情况

单击右键设定基准线

Change...

Formula...

[?] + [?] + [?]

[?] [?] [?]

Set as target

Clear

DDR_ADDR_U1_U2_L (77)				
U1.AA1U2.L3 [BA1_16]	Global	0.00 MIL/100.00 MIL		
U1.AA2U2.M7 [A10_16]	Global	0.00 MIL/100.00 MIL		
U1.AB1U2.M0 [A0_16]	Global	0.00 MIL/100.00 MIL		
U1.AC1U2.M3 [A1_16]	Global	0.00 MIL/100.00 MIL		
U1.AD1U2.M7 [A2_16]	Global	0.00 MIL/100.00 MIL		
U1.AE1U2.A8 [CK_0_16]	Global	TARGET		
U1.JE03.J8 [CK_P_16]	Global	0.00 MIL/100.00 MIL		
U1.J2U2.K2 [CK_16]	Global	0.00 MIL/100.00 MIL		
U1.K1U2.H2 [A3_16]	Global	0.00 MIL/100.00 MIL		
U1.L1U2.P7 [A11_16]	Global	0.00 MIL/100.00 MIL		
U1.L2U2.R2 [A12_16]	Global	0.00 MIL/100.00 MIL		
U1.M1U2.P8 [A8_16]	Global	0.00 MIL/100.00 MIL		
U1.M2U2.P1 [A9_16]	Global	0.00 MIL/100.00 MIL		
U1.N2U2.P1 [A7_16]	Global	0.00 MIL/100.00 MIL		
U1.P1U2.H7 [A6_16]	Global	0.00 MIL/100.00 MIL		
U1.R1U2.H0 [A4_16]	Global	0.00 MIL/100.00 MIL		
U1.R2U2.H3 [A5_16]	Global	0.00 MIL/100.00 MIL		
U1.T1U2.K3 [DDR_WE_L]	Global	0.00 MIL/100.00 MIL		
U1.M1U2.L7 [CAS_16]	Global	0.00 MIL/100.00 MIL		
U1.V1U2.K7 [DDR_RAS_L]	Global	0.00 MIL/100.00 MIL		
U1.W1U2.L8 [CS_16]	Global	0.00 MIL/100.00 MIL		
U1.Y1U2.L7 [BA0_16]	Global	0.00 MIL/100.00 MIL		


地址线、控制线、时钟线
分组等长情况

DDR_CLK_DQS (4)				
U1.B4U2.F7 [DDR_DQS_0]	Global	0.00 MIL/25.00 MIL		
U1.E1U2.B7 [DDR_DQS_1]	Global	0.00 MIL/25.00 MIL		
U1.H1U2.K8 [CK_0_16]	Global	TARGET		
U1.J1U2.J8 [CK_P_16]	Global	0 MIL/1 MIL		

DQS、时钟线分组等长情况


4

2 颗 D D R 布局线示例：




4

4 顆 D D R 正 反 疊 布 局 線 示 例：



4

4 颗 D D R 同面 布局线示例:



4

DDR 2:

DDR2新特点:

- 一，DQS可使用差分线传输，频率可达400M;
- 二，芯片内部集成数据线终结匹配技术ODT，无需外部匹配端接；注意地址线、命令线依然需要外部匹配端接；
- 三，4位预读取，外部时钟频率是内部时钟频率的两倍，数据传输由此提高两倍；
- 四，内核电压更低，仅为1.8V；

ODT小知识

使用DDR SDRAM的主板上面为了防止数据线终端反射，信号需要大量的终结电阻，它大大增加了主板的制造成本。

实际上，不同的内存模组对终结电路的要求是不一样的，终结电阻的大小决定了数据线的信噪比和反射率，终结电阻小则数据线信号反射低但是信噪比也较低；终结电阻高，则数据线的信噪比高，但是信号反射也会增加。


因此主板上的终结电阻并不能非常好的匹配内存模组，还会在一定程度上影响信号品质。

DDR2内建了终结电阻器，在DRAM颗粒工作时把终结电阻器关掉，而对于不工作的DRAM颗粒则打开终结电阻，减少信号的反射。

ODT至少为DDR2带来了两个好处，一个是去掉了主板上的终结电阻器使主板的成本降低，也使PCB板的设计更加容易。第二个好处是终结电阻器可以和内存颗粒的“特性”相符，使DRAM处于最佳状态。

DDR v.s. DDR2

Memory Type	DDR	DDR2
Core Voltage(VDD)	2.5V	1.8V
I/O Voltage (VDDQ)	SSTL_2(2.5V)	SSTL_1.8(1.8)
Data Rate	200/266/333/400Mbps	400/533/667/800Mbps
Bus Frequency	100/133/166/200MHz	200/266/333/400MHz
Core Frequency	100/133/166/200MHz	100/133/166/200MHz
Pre-fetch	2-bit	4-bit
Burst Length	2/4/8	4/8
Data Strobe	Single DQS	Differential DQS, /DQS
Write Latency	1 clock	(Read Latency-1) clock
CAS Latency	1.5, 2, 2.5	3, 4, 5
Package	x4/x8/x16: 66-pin TSOP(II) x4/x8/x16: 60-ball FBGA	x4/x8: 60 ball FBGA x16: 84 ball FBGA
New Features		OCD ODT Posted CAS



Item	DDR2 SDRAM	DDR SDRAM	SDR SDRAM
Prefetch	4 bit	2 bit	1 bit
Internal bus operating frequency	100MHz	100MHz	100MHz
External clock frequency	200MHz	100MHz	100MHz
Data bus speed	400Mbps	200Mbps	100Mbps

4

DDR 2布局布线：

等长要求：推荐以Layout Guide为准、以仿真结果为准

一，数据线最大长度尽量不超过2500mil,组内误差范围控制在 $\pm 15\text{mil}$,DQS与时钟线的误差控制在 $\pm 250\text{mil}$,单片DDR的最大误差不超过1000mil。

二，地址线误差范围控制在 $\pm 100\text{mil}$;

三，DQS、时钟差分对内误差范围控制在 $\pm 5\text{mil}$ 。(对内间距不超过2倍线宽)

四，DQGATE组：DQGATE组一般对应低16位和高16位。

前者由DQGATE0、串联电阻、DQGATE1组成;

后者由DQGATE2、串联电阻、DQGATE3组成;

按照以下公式分别计算DQGATE信号长度，误差不超过100mil;

$$\text{DQGATE_L} = \text{DDRCLKOUTP} + (\text{DDRDQSOP} + \text{DDRDQS1P}) / 2$$

$$\text{DQGATE_H} = \text{DDRCLKOUTP} + (\text{DDRDQS2P} + \text{DDRDQS3P}) / 2$$

五，信号实际长度应当包括零件管脚的长度，尽量取得零件管脚长度，并导入软件。

4

DDR3:

DDR3新特点:

- 一，具有DDR2的所有优点，如DQS差分传输、ODT等；
- 二，8位预读取，外部时钟频率是内部时钟频率的四倍，数据传输率最高可达1.6Gbps；
- 三，内核电压进一步降低，仅为1.5V,功耗比DDR2降低25%；
- 四，Ram重置(Reset)功能，关闭所有数据接收和发送，仅提供数据保存的最低电量，使得DDR3达到最省电的目的；
- 五，根据芯片温度进行自刷新或者局部自刷新；
- 六，单片DDR3可达到8Gbit容量；

4

DDR3:

	DDR	DDR2	DDR3
时钟频率	100/133/166/200MHz	200/266/333/400MHz	400/533/667/800MHz
数据传输速率	200/266/333/400Mbps	400/533/667/800Mbps	800/1066/1333/1600Mbps
输入/输出位宽	x4/x8/x16/x32	x4/x8/x16	x4/x8/x16
预取宽度	2位	4位	8位
突发长度	2, 4, 8	4, 8	8
数据选通 (DQS)	单线	单线/差分	差分
电源电压	2.5V±0.2V	1.8V±0.1V	1.5V±0.075V
接口类型	SSTL_25	SSTL_18	SSTL_15
CAS延迟 (CL)	2, 2.5, 3时钟频率	3, 4, 5时钟频率	5, 6, 7, 8, 9, 10时钟频率
片内终结器 (ODT)	不支持	支持	支持
封装类型	66pin TSOP2 60pin BGA	60pin BGA (x4, x8) 84pin BGA (x16)	78pin BGA (x4, x8) 96pin BGA (x16)
Write Leveling	不支持	不支持	支持

4

Write Leveling:

为了得到更好的信号完整性，DDR3存储模块采取了FLYBY的拓扑结构，来处理命令、地址、控制信号和时钟。FLY_BY的拓扑结构可以有效的减少stub的数量和他们的长度，但是却会导致时钟和strobe信号在每个芯片上的flight time skew,这使得控制器(FPGA或者CPU),很难以保持Tdqss,tdss和tdsh这些时序。这样，ddr3支持write leveling这样一个特性，来允许控制器来补偿倾斜(flight time skew)。存储器控制器能够用该特性和从DDR3反馈的数据调成DQS和CK之间的关系。在这种调整中，存储器控制器可以对DQS信号可调整的延时，来与时钟信号的上升边沿对齐。控制器不停对DQS进行延时，直到发现从0到1之间的跳变出现，然后DQS的延时通过这样的方式被建立起来了，由此可以保证tDQSS。


The following optional DDR3 features are not supported:

- Read and Write leveling

4

DDR 3布局:

地址线布局布线优先选用FLY-BY，过孔到管脚距离尽量短，长度在150MIL以内。



4

DDR 3布线要求:

DDR3布线等长要求: 推荐以Layout Guide为准、以仿真结果为准

一, 数据线最大长度尽量不超过2500mil,组内长度误差范围控制在 $\pm 10\text{mil}$,得益于Write Leveling技术, DQS与时钟线一般无长度误差要求, 注意查阅Layout Guide或datasheet,相差不能太大, 部分芯片会有组间、DQS和时钟线的等长要求;

二, 地址线误差范围控制在 $\pm 50\text{mil}$;

三, DQS、时钟差分对内误差范围控制在 $\pm 2\text{mil}$ 。(对内间距不超过2倍线宽)

四, 信号实际长度应当包括零件管脚的长度, 尽量取得零件管脚长度, 并导入软件。

4

DDR 4新特点:

一，8位预读取，外部时钟频率是内部时钟频率的八倍，采用单端信号规格的数据传输速率最高可达3.2Gbps,采用差分信号技术的DDR4内存，其传输速率将可达6.4Gbps。

目前仅有单端信号规格的DDR4。

二，内核电压仅为1.2V;

DDR4布局布线要求基本同DDR3:

等长要求(推荐以Layout Guide为准、以仿真结果为准)

一，数据线最大长度尽量不超过2500mil,组内长度误差范围控制在 $\pm 5\text{mil}$,得益于Write Leveling技术，DQS与时钟线一般无长度误差要求，注意查阅Layout Guide或datasheet,相差不能太大，部分芯片会有组间、DQS和时钟线的等长要求;

二，地址线误差范围控制在 $\pm 20\text{mil}$;

三，DQS、时钟差分对内误差范围控制在 $\pm 3\text{mil}$ 。(对内间距不超过2倍线宽)

四，信号实际长度应当包括零件管脚的长度，尽量取得零件管脚长度，并导入软件。

4

区分内存：

- 一，芯片封装类型和管脚数目，如SOP的一定不是DDR2、DDR3,TSOP两排Pin相隔较远的，一般是Flash;
- 二，芯片电压，一般来说，3.3V是SDRAM,2.5V是DDR,.
- 三，信号名、信号种类，如有单线DQS的，一般都是DDR或DDR2,一般不是SDRAM或DDR3;
- 四，芯片上带有reset信号，且96pin BGA的是在T2脚(78pin BGA的是在N2脚),则一定是DDR3;
- 五，Vref电源在芯片上有两个管脚的，分别为VrefCA、VrefDQ,则一定是DDR3、DDR4。

5

接口设计


- 一,串行接口/SPI/JTAG/E1/T1接口
- 二,PCI/CPCI接口
- 三, PCIE接口
- 四, IDE/ SATA接口
- 五, 以太网接口
- 六, USB接口
- 七, HDMI/DVI接口
- 八, VGA接口
- 九, 视频接口(RF,RCA,S-Video,视频色差输入接口)
- 十, AUDIO接口
- 十一, 光口/光耦
- 十二, SD/TF卡/CF卡/SIM卡/LCD/ Camera

串行接口(RS232/RS485)

1,RS232接口

布线要求:


- ①串口一般用到的信号只RXD,TXD,GND。
- ②TXD/RXD走线须加粗至10mil左右，尽量不要同层平行走线，若必须同层，要求间距至少5W以上。



5


RS485接口

管脚定义：




SPI(Serial Peripheral Interface)串行外围接口

- (1)MOSI-主器件数据输出，从器件数据输入
- (2)MISO-主器件数据输入，从器件数据输出
- (3)SCLK-时钟信号，由主器件产生
- (4)/SS-从器件使能信号，由主器件控制。



JTAG接口(Serial Peripheral Intertace)串行外围接口

标准的JTAG接口是4线：TMS、TCK、TDI、TDO,分别为测试模式选择、测试时钟、测试数据输入和测试数据输出




PCI接口(外设部件互连标准)

PCI V2.1是33Mhz的32 bit总线标准, PCI V2.2是66Mhz的64 bit总线标准。


1,通讯板PCI线长一般要求控制在2500mil以内, 主板为2.5~10英寸。

2,特性阻抗一般控制为50ohm+/-15%



CPCI接口(紧凑型PCI)

CPCI插座一般都是压接器件，布局时需注意其它器件离插座的间距：Top-3mm;Bottom -5mm时钟信号控制在 $2500 \pm 100\text{mil}$,其他信号 $\leq 2500\text{mi}$ 。插座位置要严格按照CPCI标准规范进行摆放。





Pcie(PCIExpress接口)

主要优势就是数据传输速率高，目前最高可达到10GB/s以上；有多种规格，从PCI Express 1X到PCI Express 16X,能满足现在和将来一定时间内出现的低速设备和高速设备的需求。

Layout注意事项：

- 1,差分信号特性阻抗控制标准一般为85欧姆；
- 2,走线长度控制在1inch-12inch,差分队内等长误差为5mil.
- 3,尽量不打过孔或将过孔数量控制在2个以内。
- 4,信号线需有完整的参考平面，尽量参考GND层走线。
- 5,两组差分线之间的间距 $\geq 15\text{mil}$,与其他信号或铜皮的间距也应保证 $\geq 15\text{mil}$.






SATA接口

SATA接口

串行ATA(Serial ATA,简称SATA),其接口非常小巧,排线很细,有利于机箱内部空气流动,强散热效果,也使机箱内部显得不太凌乱。与并行ATA相比,SATA还有一大优点就是支持热插拔发展阶段:

SATA/SATA II/SATAIII对应速率：1.5Gbps/3.0Gbps/6.0Gbps




Layout注意事项:

- 1,差分信号特性阻抗控制标准一般为 $100\text{ohm} \pm 10\%$ 。
- 2,走线长度控制在 0.8inch - 3.8inch ;速率越高,走线长度应越短。
- 3,尽量不打过孔或将过孔数量控制在3个以内。
- 4,同组差分线之间的长度误差需控制在 5mil 以内。
- 5,信号线需有完整的参考平面,尽量参考GND层走线。
- 6,两组差分线之间的间距 $\geq 15\text{mil}$,与其他信号或铜皮的间距也应保证 $\geq 15\text{mil}$
- 7,禁止将信号线布在晶体,晶振,时钟芯片等敏感器件下方。

以太网接口

终端接头：RJ45接口

RJ-45插头，俗称“水晶头”，专业术语为RJ-45连接器(RJ-45是一种网络接口规范，类似的还有RJ-11接口，就是我们平常所用的“电话接口”，用来连接电话线)。实物示意图：



- 1, 以太网接口和变压器之间的距离尽可能的缩短, 以太网转换芯片与变压器之间的距离一般应小于5inc
- 2, 变压器下面所有层挖空; 变压器其他信号线的线宽要 $\geq 20\text{mil}$
- 3, 外壳地与DGND之间的桥接电容要靠近外壳地管脚放置。
- 4, 变压器的外壳地(PGND)和DGND的隔离距离最小为80mil。
- 5, TX+, TX- 和RX+, RX- 走差分线, 两组差分对之间的间距为20mils距离其它信号需保持在30~50mils之间。
- 6, 信号线走线长度越短越好, 且须有完整的地参考平面。
- 7, 在每对信号线的换层处增加gnd回流地过孔。


5

USB接口

USB为通用序列汇流排的简称

	Logo	速 度	傳 輸	電源供應	纜線長度
USB1.1		Low-speed (1.5 Mbps) Full-speed (12 Mbps)	兩線差分傳輸	5V / 500mA	5M
USB2.0		Low-Speed (1.5 Mbps) Full-Speed (12 Mbps) High-Speed (480 Mbps)	兩線差分傳輸	5V / 500mA	5M
USB3.0		Low-Speed (1.5 Mbps) Full-Speed (12 Mbps) High-Speed (480 Mbps) Super-Speed (5.0 Gbps)	四線差分傳輸	5V / 900mA	5M

Pin Number	Signal Name	Description
1	VBUS	Power
2	D-	USB 2.0 differential pair
3	D+	
4	GND	Ground for power return
5	StdA_SSRX-	SuperSpeed receiver differential pair
6	StdA_SSRX+	
7	GND_DRAIN	Ground for signal return
8	StdA_SSTX-	SuperSpeed transmitter differential pair
9	StdA_SSTX+	
Shell	Shield	Connector metal shell




5

USB接口

Layout要求

- 1,ESD器件必须靠近USB摆放, 除电源和地管脚, 其他四个信号管脚可以根据走线需要调管脚。
- 2,差分线的特性阻抗一般为90欧(+/-15%)。
- 3,差分对之间的间距要保证在 $\geq 15\text{mils}$,距离其他高速信号 $\geq 20\text{mils}$,距离时钟信号 $\geq 50\text{mils}$.
- 4,信号换层控制在2个过孔(极限为4个过孔)。
- 5,信号线需有完整的参考平面, 尽量参考GND层。
- 6,禁止将信号线布在晶体, 晶振, 时钟芯片等器件下方。
- 7,USB1.1&USB2.0电流约为500mA,电源管脚走线宽度 $\geq 30\text{mil}$;USB3.0电流约为900mA $\geq 50\text{mil}$.





HDMI接口

HDMI(High-Definition Mult-media Interface高清多媒体接口)

HDMI接口可以提供高达5Gbps的数据传输带宽，可以传送无压缩的音频信号及高分辨率视频信号。同时无需在信号传送前进行数/模或者模/数转换，可以保证最高质量的影音信号传送。

PIN	Signal Assignment	PIN	Signal Assignment
1	TMDS Data2+	2	TMDS Data2 Shield
3	TMDS Data2-	4	TMDS Data1+
5	TMDS Data1 Shield	6	TMDS Data1-
7	TMDS Data0+	8	TMDS Data0 Shield
9	TMDS Data0-	10	TMDS Clock+
11	TMDS Clock Shield	12	TMDS Clock-
13	CEC	14	Reserved (N.C. on device)
15	SCL	16	SDA
17	DDC/CEC Ground	18	+5V Power
19	Hot Plug Detect		








- 1,差分线的特性阻抗标准一般为100欧(+/-10%)
- 2,ESD器件必须靠近HDMI接口器件放置。
- 3,信号线的匹配电阻起防ESD作用和微调阻抗用途，通常靠近插座放置，但是两个电阻必须是并排放置。
- 4,差分对之间的等长误差为10mils,差分之间的误差5mils。
- 5,差分信号之间的间距要保证在 $\geq 15\text{mil}$,距离其他信号(包括平面分割线)也应保持在15mil以上。空间允许的情况下作包地处理。
- 6,信号走线长度范围：接口->端子3000mils以内，接口->芯片8000mils以内。
- 7,信号线需有完整的参考平面，优先考虑参考GND层走线。
- 8,在换层处(距离换层VIA 150mil以内)加GND回流地过孔。

射频接口 (RF)



RF 射频端子--TV 接口: RF 射频端子是最早在电视机上出现的, 原意为无线电射频 (Radio Frequency)










Layout注意事项:

- 1,注意器件接收、发送分开; 光模块是用模块盒散热, 布局时要注意器件的散热方式(有的器件是通过PCB板导热)。
- 2,单端和差分信号都要注意接收和发送分开走线, 以减少干扰; 尽量走表层无需换层, 信号线周围要尽量多打到GND的过孔, 不同信号间要隔开。
- 3,信号要尽量短而粗(可采用隔层参考的方式, 这样既能加粗线宽又可控制阻抗)。
- 4,差分布线尽量不打VIA,打VIA必须在铁槽之外, 不可靠接口太近。





隔离用，使得输入和输出完全分开（两排管脚之间挖空处理）





SD/TF卡

- 1,所有信号线同层布线, 参考地平面走线
- 2,所有信号需与CLK等长, 误差 $\pm 300\text{mil}$.
- 3, SD_CLK与其他信号线的间距 $\geq 4W$.



- 1, 时钟信号需包地处理, 有完整的参考平面。
- 2, 信号线距离其他信号需保证3w原则。
- 3, SIM卡属于经常热插拔器件, 必须要有ESD防护措施





LCD 总线

LCD_DATA[17:0]	2	此组数字信号尽量保证完整的 GND 平面做参考回流路径。 所有信号与 LCD_PCLK 做等长处理，要求偏差$\pm 300\text{mil}$。 由于 LCD 连接器可能在 RF 布线区域附近，尤其是对于折叠手机。PCB 布线时，考虑 LCD 信号与其他敏感信号（如 RF 信号）的影响。建议根据布局布线情况在连接器侧或者 FPC 的入口侧增加 EMI 器件。 LCD 器件注意 ESD 防护，如果需要，在靠近 LCD 连接器侧放置 ESD 防护器件，推荐使用 ESD/EMI 集成器件。 该组信号安排在同一个走线区域，避免走线散乱。
LCD_PCLK	2	
LCD_HSYNC	2	
LCD_VSYNC	2	
LCD_DE	2	

Camera 总线

CAM_DATA[7:0]	2
CAM_PCLK	2
CAM_HSYNC	2
CAM_VHYN	2

此组数字信号尽量保证完整的 GND 平面做参考回流路径。


所有信号与 CAM_PCLK 做等长处理, 要求偏差 $\pm 300\text{mil}$ 。

由于 Camera 信号总线对于容性负载有要求, 所以, 信号线在设计可能的限度内, 尽可能短和少走过孔以减小走线的负载阻抗。

由于 Camera 连接器可能在 RF 布线区域附近, 尤其是对于折叠手机。PCB 布线时, 考虑 Camera 信号对其他敏感信号 (如 RF 信号) 的影响。建议根据布局布线情况在连接器侧或者 FPC 的入口侧增加 EMI 器件。注意 EMI 器件选择时考虑对于 EMI 总线的容性负载影响。

该组信号安排在同一个走线区域, 避免走线散乱。

CAMERA SENSOR



感谢观看

THANKS FOR WATCHIN