

模拟电路讲义

下册

华为公司传输业务部

第8章负反馈控制回路的稳定性设计方法	5
8.1背景	5
8.1.1简单负反馈放大器介绍	5
8.2负反馈放大器稳定性条件	6
8.3稳定性的波特图分析法	7
第9章功率放大器	10
9.1概述	10
9.2功率放大器的主要性能指标	10
9.2.1输出功率及安全工作条件	10
9.2.2效率 η	10
9.2.3失真	10
9.3功率放大器的分类	11
9.4推挽功率放大器	11
9.4.1乙类推挽功率放大器工作原理	11
9.4.2乙类推挽功率放大器的参数计算	12
9.4.3乙类推挽功率放大器的非线性失真	13
9.4.3.1推挽电路对偶次谐波的抑制	13
9.4.3.2交越失真与工作点的选择	13
9.4.3.3图9.3 交越失真示意图	14
第10章电接口知识	15
10.1电接口应用知识	15
10.2PDH电接口（欧洲、北美）	15
10.3ITU-T G.703中有关常用PDH电接口（T1/E1/E3/T3/E4）	17
10.4电接口设计中应该注意的问题	17
10.4.1灵敏度不高，抗干扰性能差	17
10.4.2反射特性差	17
10.4.3输出口脉冲模板	18
10.4.4抖动特性。	18
10.5常用器件及电路	18
10.5.1原理说明	19
10.5.2均衡器CLC014及其外围电路	20
10.5.3140M/155M收发芯片S3031B及其外围电路	22
10.5.4PCB布线说明	24
第11章电源变换器	25
11.1概述	25
11.2线性稳压电源	25
11.3开关稳压电源	26
11.3.1脉宽调制的几种形式	27
11.3.1.1buck变换器	27
11.3.1.1boost变换器	28
11.3.1.1buck-boost变换器	28
11.3.1.1Cuk变换器	29
11.3.1.1推挽变换器	30
11.3.1.1全桥变换器	30
11.3.1.1半桥变换器	31
11.3.2谐振型变换器	32
11.3.2.1零电流谐振开关	32

11.3.2.1零电压谐振开关	33
11.3.3ZVZCS（零电压零电流开关）PWM DC/DC变换器	34
11.4实际应用举例	43
11.4.1升压电路（LT1173应用于step-up模式）	43
11.4.2负电压产生电路（LT1173应用于step-down模式）	45
第12章光接收电路	48
12.1光接收器件简介	48
12.1.1PIN	48
12.1.2APD	49
12.1.3PIN-FET(PIN-TIA)	51
12.1.4APD-FET(APD-TIA)	51
12.2光接收器的噪声	52
12.3跨阻放大器	54
12.4主放大器	57
12.5均衡电路	57
12.6接收机灵敏度、动态范围	58
12.7时钟数据恢复CDR(Clock & Data Recovery)	58
12.8典型电路	59
12.8.1主放大器	59
12.8.2PON接收电路	61
第13章光发送电路	63
13.1激光器简介	63
13.2驱动电路原理及简介	64
13.2.1LED的驱动电路	64
13.2.2LD驱动电路	65
13.3激光器常用性能指标	67
13.3.1消光比	67
13.3.2色散容限:	68
13.3.3眼图模板	68
第14章直流电源EMI滤波器	69
14.1概述	69
14.2直流电源滤波器的基本结构形式	70
14.2.1基本电路形式	70
14.2.2等效电路	70
14.2.3滤波器的器件	71
14.2.3.1差模电容器	71
14.2.3.2共模电容器	71
14.2.3.3差模电感	71
14.2.3.4共模电感	72
14.2.4插入损耗的计算	72
14.2.5EMI滤波器的端接	74
14.2.6直流电源滤波器的安装	76
14.2.7直流电源滤波器的测试	76
第15章电气结构布局	77
15.1电气结构布局的概念与意义	77
15.2接地	77
15.2.1概述	77

15.2.2接地的分类	77
15.2.3接地环路	79
15.2.4接地设计	79
15.2.5接地设计的一般原则	80
15.3搭接	80
15.4关于接地方面的标准或规范	80
15.5电源设计	81
15.5.1电源设计的基本原则	81
15.5.2低压直流配电系统	81

第8章 负反馈控制回路的稳定性设计方法

8.1 背景

反馈是指将控制系统的输出量通过特定的途径返回到系统输入端，与原始输入量叠加，对系统的净输入量产生影响的过程。从反馈的作用来分，反馈有正反馈、负反馈两种。正反馈，（也可以称为再生），在控制系统中使用不多，它是产生自激振荡的必要条件。负反馈，（也可以称为衰减反馈）虽然会牺牲系统一定程度的控制增益，却可以稳定控制回路的诸多性能，用途比较广泛。在传输产品中的光信号处理端的光功率控制、波长控制、温度控制等部分，都使用了负反馈控制回路，下边将对负反馈放大器的稳定条件作简单分析。

8.1.1 简单负反馈放大器介绍




图8.1 负反馈回路基本组态

如图8.1，这是一个最简单的负反馈回路系统组态。图中的 Φ 表示信号，它可以是电压，也可以是电流。来自信号源的控制输入信号 Φ_s 在相加点与由反馈网络反馈回来的系统输出信号 Φ_f 相加,其代数和 Φ_a 送入放大器的输入端。 Φ_a 被放大后成为系统输出信号 Φ_o 。

可见，信号经基本放大器、反馈网络，又一次到输入点相加，组成了一个闭合环路。这里我们称这个环路为反馈环。只有一个环路关系的反馈叫做单环反馈。如果信号的传输只按照图中的箭头方向进行，即从输入端到输出端的正向信号只通过放大器实现，而不通过反馈网络；从输出端到输入端的反馈信号只通过反馈网络而不通过放大器，且反馈网络对放大器而言没有负载作用。这样的反馈环路可以称为理想反馈环。但实际应用中的反馈环路是不可能处于理想状态的，放大器内部的微小泄露反馈、回路间弱耦合等等原因可以破坏理想状态。但这些非理想因素往往比设计值小很多，以及他们往往可以等价折算到理想模型中去，实际的反馈放大器都可以等效成理想反馈环，这对于分析计算来说会比较方便。

实际中的反馈放大器的反馈途径可能不止一个，但都可以用数学方法来化简成单环模型去计算，下边只介绍单环负反馈回路。

在图一中的模型中，相加点处所标的“+”、“-”号表示输入信号与反馈信号的极性相反，因此实际上是相减。即： $|\Phi_a| = |\Phi_s| - |\Phi_f|$ 。现在介绍负反馈放大器的几个概念：

1：闭环增益，当反馈环路闭合时，反馈放大器输出信号与控制输入信号之比： $A_f = \Phi_o / \Phi_s$

2：开环增益，当不存在反馈时放大器输出信号与输入信号之比，用A表示： $A = \Phi_o / \Phi_a$

3：反馈系数，反馈信号与输出信号强度之比。 $B = \Phi_o / \Phi_f$ ，它表示反馈信号的大小。

因： $\Phi_s = \Phi_a + \Phi_f = \Phi_a + B \Phi_o = \Phi_a + AB \Phi_o$ $\Phi_a = \Phi_o / (1 + AB)$ ，所以他们有如下关系：

$A_f = A / (1 + AB) = 1 / (1/B + AB)$ ，这在环路的计算中可以发挥作用。

8.2 负反馈放大器稳定性条件

请看图8.2：




图8.2 反馈放大器

如图8.2示，在实际的电路系统中，开环增益 $A(j\omega)$ 、反馈系数 $B(j\omega)$ 都是频率的函数。且据反馈信号的引入引出方式（电压、电流、并联、串联等）， B 有不同的形式，在环路计算时应使 Φ_s 、 Φ_a 、 Φ_f 折算成相同的量纲。

在环路输入信号 $\Phi_s=0$ 的情况下，如果由于某种瞬时干扰（如电源的波动、热噪声等）使得输出端出现了输出信号 Φ_o ，则经过反馈输入端将会产生 $\Phi_a = -\Phi_f = -B(j\omega)\Phi_o$ 的净输入，这一信号再经过放大器放大将变成：

$$-A(j\omega)B(j\omega)\Phi_o$$

这时若满足 $-A(j\omega)B(j\omega)\Phi_o = \Phi_o$ ，那么虽然环路输入信号为零，但输出信号 Φ_o 却始终存在，显然在这样的条件下回路发生了自激振荡现象。由此可以看出，控制环路发生自激振荡的原因是，在特定频率下，环路满足了如下条件：

$$-A(j\omega)B(j\omega)=1, \text{ 即 } 1+A(j\omega)B(j\omega)=1+T(j\omega)=0$$

这可以成为负反馈回路的自激振荡条件，它可以同时用幅度和相位分别表示为：

条件一： $|T(j\omega)|=T(j\omega)=1$ -----幅度条件（闭环增益等于1）

条件二： $\Phi_{T(\omega)} = \pm \pi$ -----相位条件（反馈相移为 ± 180 度）

条件一是指闭环增益等于1，但若闭环增益大于1的时候，自激振荡不但能够维持，且其幅度还将不断增加，直至振荡信号受到器件或电路中非线性器件的动态范围制约，增长才会停止在一定的幅度上，且在这个幅度上，又满足了 $|T(j\omega)|=T(j\omega)=1$ ，这是电路的非线性以及有限的动态范围的共同贡献。

由此可以总结出负反馈回路的稳定条件：在任何频率下都满足如下条件：

$$1+T(j\omega)>0$$

或者是：

$$\{ \Phi_{T(\omega)} = \pm \pi \} \text{ AND } \{ T(j\omega) < 1 \}$$

不难断定：如果 $T(j\omega)$ 只有一个极点，则环路不可能发生自激，因为一个极点只能提供最大90度的相移，永远无法满足相位条件。若 $T(j\omega)$ 有两个以上极点，那么相移有可能达到180度或180度以上，若同时满足幅度条件，即闭环增益大于等于一，那么环路就有自激的机会。若环路中的极点个数越多，则发生自激振荡的可能越大。

8.3 稳定性的波特图分析法

在实际设计计算中，若 $T(j\omega)$ 表达式的极点个数多于两个，将 $T(j\omega)$ 画成幅频和相频波特图，可以更加直观方便地分析负反馈回路是否稳定，而且可以定量地描述其稳定程度。请看图8.3：




图8.3 幅频和相频波特图

这里将 $T(\omega)=1$ ，也即闭环增益为0dB时对应的信号角频率称为增益临界频率，以 ω_0 表示；将 $\Phi T(\omega)=-180$ 度时的角频率称为相位临界角频率用 ω_π 表示。图8.3表示了闭环的三种情况。

看图8.3中的[A]部分， $\omega_0=\omega_\pi$ ，这表明系统的闭环增益不小于1，同时反馈网络的附加相移达到了180度，对于整个反馈环来说，正好满足自激振荡条件，因此环路不稳，会自激。

看图8.3中的[B]部分， $\omega_0 > \omega_\pi$ ，这表明系统的闭环增益大于1，同时反馈网络的附加相移达到了180度，对于整个反馈环来说，满足自激振荡条件，同时自激振荡的幅度会不断增加，直至电路进入限幅或非线性区的“饱和”状态，自然环路也是不稳定的。

看图8.3中的[C]部分， $\omega_0 < \omega_\pi$ ，这表明当随着信号频率的增加，闭环附加相移达到了-180度时，闭环增益早已小于1。这说明自激振荡的条件无法满足，这也就是负反馈系统的稳定条件。

为了定量描述系统的稳定程度，将 $\omega = \omega_\pi$ （即 $\Phi_T = -180^\circ$ ）时的 $T(\omega_\pi)$ 值低于0dB的值定义成为增益余量（Gain margin）以 G_M 表示；

$$G_M = 20 \lg \{T(\omega_0)\} - 20 \lg \{T(\omega_\pi)\}$$

将 $T(\omega) = 0\text{dB}$ 时的环路附加相移 $\Phi_{T(\omega_0)}$ 高于-180度的度数定义成相位裕度（Phase Margin），以 P_m 表示：

$$P_M = \Phi_{T(\omega_0)} + 180 \quad (\text{度})$$

在实际电路设计中， G_m 最好大于10dB， P_M 最好大于45度。若反馈回路的反馈系数 B 与频率无关（电路中无电感、电容等等相移器件），那么闭环附加相移是由放大器中的相移器件引起的，分析放大器的开环相移特性即可得出稳定判据。若 B 与频率有关，则应分析完整的闭环相移特性。

在光模块的控制电路设计中，应尽量采用单回路负反馈组态，在反馈环的各个节点上慎加相移器件，由运放组成的积分器具有高直流增益以及最大90度相移的特点，在高增益控制回路中建议使用，它可以提供较小的控制误差，使被控制量非常稳定。这里附加早期的SS320TH稳定性分析供参考：



oth_analysis.lwp

第9章 功率放大器

9.1 概述

在电子设备中，放大器的末级通常要带动一定的负载。例如，使扬声器发出洪亮的声音，推动电动机旋转，将微弱的无线电信号发射出去等。为了达到以上要求，末级电路不但要求能输出较大幅度的电压，同时还要求输出较大幅度的电流，即要求放大器能向负载输出足够大的功率。这种放大器称为功率放大器。早期的功率放大器多以三极管构成，电路形式变化多样，设计调试也较复杂。随着半导体技术的飞速发展，近年来出现了很多功放集成电路和模块，功能更加完善，指标也更加出众，大大减少了设计、调试电路的工作量。虽然电路的形式大不相同，但都基于相同的原理。

9.2 功率放大器的主要性能指标

9.2.1 输出功率及安全工作条件

为了获得大的输出功率，加在功率晶体管上的电压、电流就很大，晶体管工作在大信号状态下。这样晶体管的安全工作就成为功率放大器的一个重要问题，一般以不超过管子的极限参数（ I_{CM} 、 BV_{CEO} 、 P_{CM} ）为限度。

9.2.2 效率 η

功率放大器输出了较大的功率，同时自身也消耗了一部分能量。放大器输出信号的功率与电源供给功率之比称为放大器的效率，用 η 表示，即

$$\eta = P_O/P_E \times 100\%$$

电源供给功率除了一部分变成有用的信号功率外，剩余部分变为晶体管的管耗 P_C （ $P_C = P_E - P_O$ ）。如果放大器的效率较低，不仅使电源供给功率增加，而且使晶体管管耗增加，甚至使其过热损坏。因此，提高效率也是功率放大器研究的一个重要问题。

9.2.3 失真

功率放大器中信号摆动幅度很大，往往超出晶体管的线性工作区，很小的饱和、截止失真都会带来较大的非线性失真。因此减小非线性失真就成为功率放大器研究的另一个问题。

9.3 功率放大器的分类

功率放大器可以根据工作状态的不同分为以下四种：

（1）甲类工作状态 在整个工作周期内晶体管的集电极电流始终是流通的，如图9.1（1）所示。甲类工作状态又称为A类工作状态。这种状态放大器的效率最低，但非线性失真相对较小。一般用于对失真比较敏感的场所，比如Hi-Fi音响。

（2）乙类工作状态 晶体管半个周期工作，另半个周期截止，如图9.1（2）所示。乙类工作状态又称为B类工作状态。这种放大器一般有两只互补的晶体管推挽工作，效率比甲类功放高，但存在交越失真的问题。一般功率放大器都采用这种形式。

（3）甲乙类工作状态 它是介于甲类和乙类之间的工作状态，即晶体管工作周期大于一般，如图9.1（3）所示。这种功放的特性介于甲类和乙类之间。

（4）丙类工作状态 在这种状态下，晶体管工作的时间小于半个周期，如图9.1（4）所示。丙类工作状态又称为C类工作状态。丙类功放一般用于高频的谐振功放。




图9.1 放大器的四种工作状态

(5) **D类功率放大器** 这种放大器中，输入信号先调制为PWM形式，晶体管工作在开关状态，输出端通过LC滤波恢复信号波形。这种功率放大器最大的特点就是效率很高，但是电路较为复杂、高频特性差。主要用于小型化、电池供电以及要求高效率的场合。

9.4 推挽功率放大器

9.4.1 乙类推挽功率放大器工作原理

根据前面的介绍，甲类功率放大器的静态工作电流很大，效率不会超过50%。而乙类功放静态电流为零，这样效率得以提高。但是由图9.1(2)可见，信号波形被削去一半，将产生严重的失真。如果使两只相同的晶体管交替工作，一只工作在信号正半周期，另一只工作在信号负半周期，这样两只晶体管犹如一推一挽，在负载上形成完整的波形。图9.2(a)为推挽放大器的工作原理图，图中Q1为NPN型晶体管，Q2为PNP型晶体管，电路采用正负两组电源供电。无信号时，两管都截止。当输入信号正半周时，Q1导通Q2截止，在负载 R_L 上输出正半周信号；当输入信号为负半周时，Q1截止Q2导通，在负载 R_L 上输出负半周信号。这样在一个周期内，Q1、Q2交替工作，在负载 R_L 上合成一个完整的输出波形，如图9.2(b)所示。




图9.2 (a) 功率放大器的原理图




图9.2 (b) 推挽放大器工作状态

9.4.2 乙类推挽功率放大器的参数计算

输出功率 P_O

整个放大器（两个晶体管）的输出功率为：

$$P_O = I_{cm} U_{cem} / 2, \text{ 式中 } U_{cem} \text{ 为输出电压, } I_{cm} \text{ 为输出电流。}$$

若不考虑晶体管的饱和压降，则输出功率的最大值为

$$P_{Omax} = V^2 / 2R_L$$

集电极最大功耗 P_{Cmax}

$$P_{Cmax} = V^2 / \pi^2 R_L = 2P_{Omax} / \pi^2 = \approx 0.2P_{Omax}$$

此公式可作为用来选择功率管的依据。

集电极效率 η

集电极效率是集电极输出功率与电源供给功率之比，它与晶体管的电压利用系数（晶体管输出电压与电源电压之比）有关，当电压利用系数为1时效率最高，即

$$\eta_{Cmax} = \pi / 4 = 78.5\%$$

晶体管的耐压

放大器工作时晶体管EC极可能承受的最大耐压为电源电压的两倍，即要求晶体管的耐压 $BV_{CEO} > 2E_C$ ，这也是选取晶体管的一条依据。

9.4.3 乙类推挽功率放大器的非线性失真


9.4.3.1 推挽电路对偶次谐波的抑制

在理想情况下，若推挽电路的两只晶体管电流、电压波形完全对称，则输出电流中将没有偶次谐波成分，及推挽电路由已知偶次谐波的作用。

实际上由于两管特性总有差异，电路也不可能完全对称，因此输出电流中还会有偶次谐波成分。为了减少非线性失真，应尽量精选配对管子。

9.4.3.2 交越失真与工作点的选择

由于晶体管的输入特性和输出特性，在电流趋于零时，都有一个非线性失真特别严重的区域，所以 i_C 在开始导通的一段时间里增长很慢，当 i_{C1} 与 i_{C2} 相互交替时，(i_{C1} 、 i_{C2})的波形和输入波形相差较大。这种乙类推挽放大器所特有的失真称为交越失真，其原理如图9.3所示。为消除交越失真，可分别给两只晶体管的发射结加很小的正偏压，让两只晶体管在静态时各有一个很小的 I_C 流过。这样，既可以消除交越失真，有不会对效率有很大影响。严格地将，此时晶体管已工作在甲乙类状态，但由于静态偏压较小，所以一般仍称它为乙类放大器，以区别静态电流较大的甲乙类放大器。



9.4.3.3 图9.3 交越失真示意图

第10章 电接口知识

10.1 电接口应用知识

电子设备之间的互连通常有几种方式：铜缆、无线、红外、光纤。同其他几种方式比起来，铜缆是一种性价比较高的方式，因而得到了最普遍应用。驱动电缆的接口可以统称为电接口。譬如，电话双绞线接口RJ-11，以太网物理接口RJ-45，CATV视频接口，串口，各种PDH接口如E1、T1、E3、T3等。

如果按照接口信号分类，电接口实际上有模拟接口和数字接口两大类。模拟接口如电话线（MODEM、ADSL输出到电话线上的信号是数字信号对模拟信号的调制），CATV视频，电缆中的信号是连续的模拟量；数字接口指用不连续的电平值代表逻辑意义上的“0”或“1”，其种类很多，最常见的是串口。

数字信号在电缆中传输，通常采用“基带传输”的方式，即不经过调制的传输方式。由于在单根电缆中传输信号时，接收端采样需要恢复定时，如果基带信号中有太长的连“0”或连“1”，接收端就不能保持与发送端的精确同步。解决办法是信号传输之前要经过编码，电接口信号的编码方式有HDB3、AMI、CMI、B3ZS等等。为提高传输效率，

可以采用多电平编码方式，一般常用的数字信号如E1，采用了二电平方法，抗干扰性能好，信号传输的波特率和比特率是相等的。

编码后的信号频谱相对集中在标称频率附近，但仍具有可观的谱宽。电缆衰减与频率相关，呈现近似的正比例的平方根关系，所以数字信号经过电缆传输之后，脉冲宽度就会被展宽，相邻脉冲之间就会形成码间干扰。这需要通过接收电路的频率补偿技术来解决，一般把带有频率补偿的接收放大电路称为均衡器（Equalizer）。

铜缆会暴露在户外，电磁环境差，易受干扰，接收电路在接地方面要求严格，通常还包含抗雷击的防护部件。由于铜缆很长，还要考虑信号的反射。

由于篇幅关系，我们将重点介绍PDH接口。

10.2 PDH电接口（欧洲、北美）

PDH电接口在欧洲和北美的应用方式是速率不同，欧洲主要系列有E1、E2、E3、E4；北美为DS1、DS2、DS3、DS4NA。北美系列有时简称为T1、T2、T3。ITU-T G.703/704 中对它们有详细的描述。北美系列的接口还可以参见ANSI T1.102-1993 以及GR-253-CORE。图10.1是这两种体系的复用等级。




图10.1 两种体系的复用等级

此处，介绍一下E1、T1的由来。程控交换机中的一路话音信号的速率为64kbit/s，将30路话音信号加上两路64kbit/s信号（同步和信令）就合成了一路G.704 E1信号。它的速率为 $64 \times 32 = 2048\text{kbit/s}$ ；

T1信号的结构与E1不同，它由24个话音时隙组成一帧，但是每帧要加上一个比特作为复帧的同步比特。它的速率可以简单求得：

由于话音时隙的帧频率为8000帧/秒，每帧含8个比特。所以一个T1帧的比特数为：

$24 \times 8 + 1 = 193$ 比特/帧，乘以帧频8000帧/秒，就得到T1的比特率为 $193 \times 8000 = 1544\text{ kbit/s}$ 。

欧洲标准和北美标准的区别还体现在测试方法上，欧洲标准测试点在接口的端口，而北美标准是在数字配线架上（DSX），如图10.2所示：




图10.2 两种标准关于测试点的区别

10.3 ITU-T G.703中有关常用PDH电接口（T1/E1/E3/T3/E4）

T1、E1广泛应用于交换设备中的中继接口，一些路由器也采用E1作为组建广域网的接口。E3、T3广泛应用于图象编解码设备。T3接口也常见于路由器中。E4接口使用范围日趋减少，基本已经不再应用。

为保证不同厂家的设备能够对接，G.703中定义了电接口规范中，有如下一些指标：

- 输入口允许衰减（即灵敏度）；
- 输入口允许抖动；
- 输入口允许频偏；
- 输入口反射衰减（北美标准定义为中心频率一半处的阻抗）；
- 输入口抗干扰；
- 输出口抖动；
- 输出口AIS信号速率；
- 输出口脉冲波形；
- 输出AIS功率（北美标准）；

输出口反射衰减（只适用于E4）；

10.4 电接口设计中应该注意的问题

10.4.1 灵敏度不高，抗干扰性能差

这种问题一般出现于输入电路设计中，由于PCB布线不当造成的。实践发现，如果输入端的同轴电缆外导体不接地，灵敏度将会下降，同时抗干扰性能下降。接收电路含有对干扰极其敏感的锁相环和高增益放大器，如果接收电路器件的电源滤波电容数量不足，或者离干扰源太近，也会影响灵敏度。一般要求，接口芯片工作区域要离开高速数字信号，特别要禁止这些高速翻转的信号穿越小信号布线区。

在高密度的场合下，由于收发信号挨在一起，很容易发生串扰，这在布线时要遵守3W原则，即相邻PCB走线的中心线间距要大于PCB线宽的3倍。在插卡设备中，接插件连接的位置，要有许多接地针，提供良好的射频回路。

10.4.2 反射特性差

反射会影响设备的正常工作，反射波和入射波叠加在一起，使得接收电路的输入信号畸变。用反射衰减衡量接口的反射性能。定义如下：

$$R = 20\log|(Z_0 - Z_R)/(Z_0 + Z_R)|$$

其中， Z_0 是传输线在接口处的阻抗，对PDH接口来说，一般是75欧姆， Z_R 是接口的阻抗。如果 Z_R 偏差过大，反射衰减就小，不能满足要求。

反射衰减差的主要原因是PCB上的布线阻抗没有控制在 Z_0 附近。在PCB设计时要区分单端微带线和差分微带线。如果差分线其中的一根线，只有一端接地，依然是差分，如果双端都接地，则变成了单端微带线。

反射衰减通常在高频情况下变差，这是因为带损耗的传输线反射同频率相关，这种情况下，尽量缩短PCB走线就显得异常重要。

在PCB上并联的器件对反射指标影响很大，如一些防护器件。这些器件过大的输入电容对于哪些速率较高的接口将会产生致命的影响。

反射衰减测试时通常采用矢量网络分析仪，使用该仪表时一定要做好校准。

10.4.3 输出口脉冲模板

如果输入口各项指标很好，而输出口指标不佳，那么通信质量依然达不到要求。输出口波形是一个很重要的指标。输出口波形采用套模板的方式测试，只有波形完全落在模板规定的区域之内，才符合要求。

模板脉冲内包含了几个信息：全“1”信号功率（电平）、宽度、周期、边沿特性。模板测试通常使用TEK公司的数字示波器，使用该示波器时要注意示波器端口的负载匹配，同时测量电缆最好不要超过1米，2M以下的速率可以长一些。

脉冲波形同PCB布线关系很大。由于PCB走线不能很好地控制在75欧姆，同时走线衰减比较明显，所以信号在通过PCB走线时，会发生畸变。经验表明，对于155M电接口信号，走线长度最好在15cm范围内，不能超过两个过孔，同时要做好阻抗控制。2M线的长度可以达到100cm。

10.4.4 抖动特性。

抖动特性绝大部分取决于输出芯片的特性。不过，如果PCB布线不当，电源滤波不够充分，时钟参考源过冲太大也会增加抖动成分。信号线的匹配对抖动产生直接影响。特别是芯片中含有倍频功能，本身相位噪声较大。

10.5 常用器件及电路

电接口电路的关键器件称为LIU（Line interface unit）。这些接口器件功能结构都是类似的，主要包含的功能块有：输入均衡电路、时钟恢复电路、解码电路、编码电路、驱动电路（变压器接口电路）。下面介绍一些常见接口芯片。

E1/T1：LUCENT产品T7688；LevelOne产品LXT384；有些芯片可以处理G.704帧结构的E1信号，如DALLAS产品DS2154。

E3/T3：早期的如LUCENT公司的T7295（接收）、T7296（发送），但是，T7296在45M场合，输出口波形不好。Connexant公司的CN8333（三路收发合一）、CN8332（两路收发合一）的芯片性能相当不错，各方面指标皆可满足建议需求。此外，EXAR也有类似规格的芯片730x系列。

E4/155M（E）：由于E4规格的电接口使用场合越来越少，所以E4/155M（E）电接口芯片厂家不多。能够找得到的是AMCC公司产品。早期如S3015、S3016，性能都有缺陷，后来推出的芯片是S3031B，性能较好，是E4接口的首选芯片。

以上这些器件的应用，公司都有优选电路。下面给出S3031B的应用示例。

10.5.1 原理说明

依照ITU-T G.703，对140M/155M接口来说，表10.1中列出的几项指标相对比较重要，实现起来也较难。

表10.1 140M/155M中几项常见的关键指标

指标	140M	155M
输入口允许衰减	70MHz处大于12dB	77MHz处大于12.7dB
输入口反射衰减	在7MHz至210MHz内大于15dB	在8MHz至240MHz内大于15dB
输出口脉冲形状	G.703 Fig19 & Fig20	G.703 Fig24 & Fig25
输出口抖动	B1: <0.4UIp-p; B2: <0.075UIp-p	B1: <0.4UIp-p; B2: <0.075UIp-p

传输线理论表明，电信号通过同轴电缆的传输按照近似 $f^{1/2}$ 的规律衰减。由于数字信号除基频分量外，包含有丰富的高次谐波，因此在经过同轴电缆衰减后会较大地损失高频分量，使波形边坏，表现为数字信号上升沿和下降沿变缓，脉冲信号被展宽。为此，在接口电路中通常设计有一种电缆信号均衡电路，用于对衰减了的高频分量进行补偿。以方便后续电路正确提取数据和时钟。

在实际应用中，为节省电缆和抗线路干扰及有利于数据与时钟恢复，电缆传输信号都要预先进行编码，如ITU-T规定，140M和155M电信号要转换为CMI格式。这种编码方式要求数据“0”对应在一个时钟周期内出现一个上升沿，数据“1”使用与时钟周期等宽的高低电平交替来表示，从而避免了在数据传输中长连“0”和长连“1”信息的出现，并有利于时钟的提取。这同时意味着编码后的数据含有更多的高频成分，更显出均衡电路的重要性，它直接影响到后续CMI解码电路乃至对整个单板系统的性能。图10.3是140M/155M电接口原理框图，它包括接口变压器、均衡电路和CMI编解码电路等几个部分。外部输入140/155M电信号经过接口变压器耦合，经均衡电路进行频率补偿，提取CMI数据和时钟后后送给CMI解码电路，得到NRZ数据及其时钟信号。反之，NRZ数据及其时钟信号由CMI编码电路进行编码，经过驱动电路后，由接口变压器输出。其中，均衡电路主要芯片为NS出品的CLC014，时钟提取及CMI编解码一体使用了AMCC公司出品的S3031B，其管脚分布分别见图10.4和图10.5，封装形式分别为SOP14和PQFP100。图中还示出了本电路具备的两种环回功能。图10.6是实际的电路图，下面将重点分为均衡电路和CMI编解码电路予以介绍。




图10.3 140/155M电接口电路原理框图。

10.5.2 均衡器CLC014及其外围电路

该电路的主要作用有：频率补偿、信号放大和归一化处理。在图10.6中，经过电缆衰减的信号连接到同轴头J1上，再经过1:1变压器耦合到次级，然后通过R4、C3耦合到CLC014的输入脚8脚。为了抑制共模干扰，9脚接了平衡的阻容电路，有时候，8、9脚可以采用差分输入的方式。为正确使用此电路，须注意以下几个方面：

(1) 变压器T1的选择。ITU-T对于电接口的定义有过压保护的要求，输入变压器不仅提供隔离作用，另一个关键作用是过压保护。因为过大的电压脉冲会导致接口电路的永久损坏，接口电路必须具有防冲击能力。由于这些电压脉冲的频率是比较低的，所以变压器的特性要选择可以滤掉低频成分的类型，推荐型号为MINI-CIRCUITS公司的TO-75型。

(2) R3的选择。该电阻提供输入阻抗，对输入反射衰减起关键作用，需要选用精度较高的型号。由于PCB上寄生电容的影响，电阻值可以在75欧姆到82欧姆之间变化。此外要特别注意R4和C3、R5和C4的顺序，与图中的顺序对调会严重影响输入反射衰减性能。

(3) 电阻R1、R2和电容C1、C2。为四个不可缺少的器件，R1和R2为14、13脚的输出提供负载。C2应该尽量靠近芯片的6、7管脚。




图10.4 CLC014管脚图。

- ◆ CMI信号可以是模拟输入或是差分输入；
- ◆ 解码后NRZ信号可以是串行差分PECL输出或是4位并行TTL输出；
- ◆ 编码前的NRZ数据可以是串行差分PECL输入或是4位并行TTL输入；
- ◆ 带有内置变压器驱动器，直接驱动变压器；
- ◆ 可以做环回测试；
- ◆ 信号丢失(LOS)告警输出；
- ◆ +5V供电。

图10.6给出了该芯片具体的电路连接，主要有：

(1) 数据速率的选择。芯片工作在140M或155M速率由6脚(REFCLK)输入的参考时钟频率决定，它可以是线路速率的4分频或8分频，由53脚(REFSEL)的电平决定，具体见表10.2。

表10.2 S3031B工作在140M或155M速率选择

	140M应用	155M应用
REFSEL=高电平	REFCLK=17408kHz	REFCLK=19440kHz
REFSEL=低电平	REFCLK=34816kHz	REFCLK=38880kHz

(2) CMI信号的输入。46脚(ANDATIN)是模拟信号的输入端，66和65脚(RSDATIP、RSDATIN)是差分PECL信号的输入端，两种输入方式由51脚(EQUASEL)控制，高电平选择模拟输入。图10.6中CLC014的13腿输出信号通过电容C5耦合到46脚，S3031B应该工作在模拟信号输入的方式下，所以51脚(EQUASEL)需置为高电平。

(3) LOS信号处理。48脚(LOSIN)是LOS监视信号输入端，当该引脚上的信号幅度太低时，74脚(/LOSOUT)输出低电平。49脚(LOSFER)是内部比较参考电平电平，由电阻R6和R7从电源分压设定，图中设置为约0.3V。

(4) 解码后NRZ信号输出。解码后的NRZ数据可以的4位TTL平行输出，也可以是串行PECL输出，具体见表10.2。

表10.3 S3031B对CMI解码后NRZ数据输出模式

引脚	管脚名	功能说明
79-82 78	POUT[3: 0] POCLK	4位并行TTL输出，POUT3最先移出； 并行输出时钟
68, 69 71, 72	RSDATON, RSDATOP RSCLKON, RSCLKOP	串行PECL输出数据； 串行PECL输出时钟

(5) 编码前NRZ信号输入。编码前的NRZ数据输入可以是串行PECL输入，也可以是4位并行TTL输入，它受96脚(SERDSEL)控制。当SELDSEL为高电平时，选择串行输入，差分PECL数据从管脚15和16(TSDATIP、TSDATIN)上输入；当SELDSEL为低电平时，选

择并行输入，4位TTL数据从98-100和1脚(PIN[3:0])输入，PIN3是最先移出位。需要注意的是，在这种情况下，只能选用4分频的参考时钟，即REFSEL设置为低电平。

(6)锁相环电源及外接元件。磁珠电感L1、L2、L3、L4为接收、发送内部锁相环的电源提供滤波功能。R4、R5、C6为接收锁相环外接电路，R9、R10、C7为发送锁相环外接电路。58脚、61脚(CGND)在芯片内部短接在一起。在PCB布线时，需要用铜箔连接起来，并象原理图示意的那样将滤波器外接元件包围在内侧，注意铜箔不能接地。20和23脚的原理与此雷同。

(7) 环回测试功能。S3031B提供了两种方式的环回测试(见图10.3)，称为“线路环回(Line loopback)”和“诊断环回(Diagnostic loopback)”。当82脚(LLEB)被置为高电平时，芯片处于线路环回状态，接收侧CMI数据直接反映在CMI数据输出端，用于在调试中错误定位时隔离CMI编解码电路。当85脚(DLEB)置为高电平时，芯片处于诊断环回状态，发送侧编码后的数据被环回到解码功能块的前端，这样编码前的数据就应该等同于解码后的数据，这样可以对芯片的编解码功能做诊断测试。

(8) 输出和监视端口。S3031B的89和91脚是变压器的驱动输出端口，一个用于正常输出，一个可以用于监视端口输出。

对S3031B芯片应用更详细的了解，可参考文献[2]。

10.5.4 PCB布线说明

因为本电路应用于140M/155M速率上，而且输入端要容忍信号经过12dB的衰减，这时候的信号幅度较小，极易受到干扰，所以在PCB设计时要考虑电源滤波，芯片工作电源要同数字信号工作电源通过电感隔离，整个电路占用的PCB面积要少，滤波电容以0.1 μ F的陶瓷电容为主，加上几只容量较大的钽电容。为了保证输入阻抗及输出信号波形满足ITU-T的要求，输入输出信号印制线阻抗要设计为75欧姆，且走线要尽量短，变压器T1引腿到R4最好小于15mm。

【参考文献】

[1]“Comlinear CL014 Adaptive Cable Equalizer for High-Speed data Recover”, National Semiconductor Corporation,1996.

[2] “E4/STM-1/OC-3 ATM Transceiver S3031B”, AMCC Device Specification.

[3] ITU-T G.703 10/1998

[4] ANSI T1.102-1993

[5] BellCore, Gr-253-CORE

第11章 电源变换器

11.1 概述

电子设备都需要供电，其电能来源于火力、水力、核子发电厂提供的交流电。这些交流电通过电源设备变换为直流电。但是，这种直流电源不符合需要，仍需变换，这称为DC/DC变换。常规的变换器是串联线性稳压电源，其调整元件工作于线性放大区，通过的电流是连续的，功耗很大，需要非常大的体积，变换效率通常只有30%。

70年代，随着功率晶体管的研制，隔离集成电路和磁性材料的研制、应用；随着功率电子学领域中技术的日新月异的发展，理论研究不断深化，功率变换拓扑及器件对偶理论的日趋完善，开关电源以其强大的生命力适应当今高效率、小型轻量化的要求。

开关电源去除了工频变压器，代之以几十kHz、几百kHz甚至数MHz的高频变压器。由于调整管工作于开关状态，功耗小，效率高，可达80%~95%。因此开关稳压电源体积小，重量轻。但由于电路负载，高频元器件价格高，因此成本较高，且输出纹波噪声电压较高，动态响应较差。

11.2 线性稳压电源

在功率开关晶体管问世以前，串联调整稳压器一直是最简单的、最常用的稳压技术。基本的串联稳压电路如图11.1：




图11.1 串联稳压电路示意图

图中， V_1 是调整管， V_i 是输入电压， V_o 是输出电压。 R_1 、 R_2 形成采样电阻，采样电压 V_f 同参考电压 V_r 进行比较，放大产生的电压经过直流电平位移后，作为调整管的基极输入，这样构成一个负反馈回路，负载 R_L 变化时，通过反馈回路调整以使 V_o 保持稳定。

这样的集成稳压器有固定输出的W78XX系列，其中XX的值即输出电压值，如7805，输出电压为5V。还有一些是输出可以调节的LM117、317，这也是我们经常使用的。

线性稳压电源的功耗同输入、输出电压之间的差有关系，压差越大，功耗越大。决定输入、输出电压之间的差与输出级的调整管的饱和压降有关系。在低饱和方式中，输出级采用PNP功率晶体管，此外还开发了用CMOS管作为输出级的大功率电路，而BiCMOS则结合了低压降大电流的优点，这对于提高稳压电源的效率起到了很好的作用。下图是几种不同方式的输出级电路，其饱和压降是不同的：




图11.2 三种输出方式下的饱和压降

11.3 开关稳压电源

在开关稳压电源中，直流变换器中的功率晶体管工作在开关状态。目前开关电源的工作频率在几百kHz，有些甚至已经到了MHz量级。

图11.3是DC-DC开关变换器的原理框图：




图11.3 DC-DC开关变换器的原理框图

开关电源的实现方式有很多种，如最传统的脉宽调制（PWM）技术，目前流行的为提高变换效率的零电压（ZV）、零电流（ZC）技术、相移脉宽调制零电压谐振变换等。每一种技术之下，又有很多种拓扑结构。开关电源设计需要丰富的模拟电路知识，涉及到功率器件选取、电源滤波、驱动电路、控制环路、高频磁芯变压器、EMC等多个方面，具体设计细节已经超出了本文的范围。本文将从原理的角度介绍脉宽调制的几种类型、全桥变换技术，最后将介绍最新的ZVZCS PWM DC/DC变换器。

11.3.1 脉宽调制的几种形式

脉宽调制是开关电源设计中最成熟的技术。脉宽调制是一种功率控制方式，不同占空比的脉冲具有不同的直流分量，所以负载变化时，根据调整输出脉冲的占空比达到稳定输出电压的目的。脉宽调制易于实现，因为驱动脉冲具有固定的频率，与负载特性无关，因而应用最为广泛。

11.3.1.1 buck变换器

buck变换器由电压源、串联开关和电流负载组成，也称它为串联开关变换器。图11.4是它的基本拓扑形式。




图11.4 buck变换器

图11.5是晶体管开关变换器（buck）电路，其中晶体管Q为开关器件，L为滤波电感，C为滤波电容，D为续流二极管。




图11.5 晶体管开关变换器（buck）电路

t_{on} 为晶体管的导通时间，在此时间段， L 内的电流逐渐增加，当导通结束后，进入晶体管截止时间段 t_{off} ，这时候由于 L 内的电流到达最大值 I_{Lmax} ，电感中的电流不能突变，所以，继续有电流流过，二极管 D 充当截止期间的续流元件。当截止时间结束后，电感中的电流到达最小值 I_{Lmin} ，重新开始新的周期。

在buck变换器开关与负载时间插入隔离变压器，这种隔离型buck变换器叫做Forward单端正激变换器。如图11.6:




图11.6 Forward单端正激变换器

简单分析可知，滤波电感 L 在开关管关断期间，通过续流二极管为负载提供电流。 $D3$ 的作用是钳位，其功能是完成磁心的复位。当开关管关断时，能量通过 $D3$ 泄放到电源端，保证磁心的磁通回到零。

11.3.1.1 boost变换器

boost变换器是从buck变换器进行对偶变换后得到的，其原理如图11.7所示：




图11.7 boost变换器

boost变换器称为串联开关变换器。与buck变换器其不同的是，boost型电感在输入端（开关），buck型电感在输出端。

boost型变换器的输出电压 V_o 总是大于输入电压 V_i 。解释比较简单，当开关管导通时，二极管 D 关闭，电感 L 与开关管的节点电压为0。当开关管关闭时，电感 L 两端的电势翻转，所以电感 L 与开关管的节点电压大于输入电压 V_i ，电感电流通过二极管 D 续流，使得 V_o 大于 V_i 。可以证明， $V_o = V_i \times [T / (T - T_{on})]$ ， T 是开关脉冲周期， T_{on} 是导通时间。

11.3.1.1 buck-boost变换器

将buck、boost两种形式的变换器结合起来，产生一种新的变换器，叫做buck-boost变换器，其结构如图11.8：




图11.8 buck-boost变换器

这种形式的变换器输出电压同输入电压是反相的。在buck型和boost型变换器中，存在一个能量直接从电源流向负载的时间，而在buck-boost变换器中，能量先存储在电感中，然后再流向负载，这是它们的主要区别。

如果将中间段的电感，改为隔离变压器，就得到了常用的反激变换器（Flyback变换器）。图11.9是单端反激式变换器的电路图：




图11.9 单端反激式变换器

由变压器的同名端可见，在开关管的导通期间，变压器储存能量，当晶体管关闭时，二极管导通，能量传递给负载。

11.3.1.1 Cuk变换器

将buck-boost变换器进行对偶变换，可以得到cuk变换器。其电路形式如图11.10:




图11.10 cuk变换器

其中C是传递能量的耦合电容。原理分析是这样的：当三极管导通时，电容C的能量通过L2、C2、R回路释放，同时向C2、L2储能，同时电源向L1储存能量。在三极管关闭时，L1上的电流通过二极管D续流，同时向C充电。

当要求不同极性不同电压的输出时，需要加入隔离变压器，这样就形成了隔离Cuk变压器，如图11.11:




图11.11 隔离Cuk变压器

其工作原理同Cuk型变换器原理是一样的。C0、C1的作用是变压器初、次级绕组均无直流流过。磁心在两个方向磁化，不需要加气隙，体积可以做得很小。

11.3.1.1 推挽变换器

图11.12是推挽变换器原理图。推挽变换器有两个三极管在交替开关，以达到比单管工作电路高的输出功率。由于初级线圈的中心抽头接在输入电源的正级，这样当一边三极管导通时，另外一边的三极管要承受的耐压为两倍的电源电压，这对晶体管的要求较高。




图11.12 推挽变换器原理图

11.3.1.1 全桥变换器

前文已经说过，推挽变换器要求晶体管的耐压比较高，从安全的角度看，实际应用中常常要考虑为电源电压的3.3倍。如果输入电源直接从市电（我国是220VAC）整流而得，那么晶体管的耐压要求1000V。这样的晶体管不是很多，所以在我国，一次电源中基本不采用推挽设计的开关电源。

解决晶体管耐压的方法是采用桥式电路。这样做增加了成本，用四个晶体管代替了两个晶体管，但是可靠性弥补了这些缺点。图11.13是全桥变换器的原理电路：




图11.13 全桥变换器的原理电路

这种设计降低了晶体管的电压，所以提高可靠性。需要指出的是，串联在一起的两个晶体管同时导通时，晶体管将损坏。解决这个问题的技术将在后面讲述。

11.3.1.1 半桥变换器

如果将全桥变换器的一个桥臂的两只晶体管用两个电容代替，可以节省两个晶体管，比较经济。但是通常两个电容体积比晶体管还大。这样的电路称为半桥变换器，如图11.14所示：




图11.14 半桥变换器

以上是一些PWM形式变换器的种类。在设计这些开关电源时候，经常会碰到如下问题，如果解决不好，将严重影响开关电源的工作：

晶体管同时导通：在双端变换器（如推挽、桥式），有可能产生晶体管同时导通的现象，这将导致晶体管在瞬间损坏。

容性负载：变换器的功耗取决于电压电流在时间轴上的重叠部分。在瞬间关断和导通，晶体管将对容性负载充电，如果容性负载很大，晶体管的功耗将变得很大，甚至损坏。

集电极尖峰电压：电源主变压器的漏感，就象在集电极上串联的一个小电感，当晶体管电流关断时，这个漏感将在集电极上产生尖峰电压。如果尖峰电压不被抑制，会击穿晶体管。

变压器工作点沿磁滞回线垂直漂移：变压器磁滞回线工作点应该保持在中心，如果电路使之偏离中心点，磁芯将进入饱和区。磁芯进入饱和区是，变压器失去阻抗变换的作用，阻抗值急剧下降，这样晶体管的电流将会瞬间急剧扩大而导致器件损坏。

电源机壳上的开关噪声电压：通常在开关管集电极上出现高峰值的方波，或变压器次级输出接地端同机壳之间出现噪声电压。

11.3.2 谐振型变换器

下面介绍功率变换的第二种形式，即谐振型变换器。前面介绍的脉宽调制型通过控制开关管的导通占空比来调节输出电源功率，而谐振型变换器以正弦形式处理功率开关管，使得开关管在零电流或者在零电压的情况下实现导通和关闭，从而降低开关功耗，提高变换效率。

在20世纪70年代到80年代期间，20~50kHz的开关频率是非常普遍的。到了90年代，随着MOSFET的高电压器件的出现，为了进一步提高功率密度，开关频率提高到了几百kHz乃至几MHz，随着频率升高，开关损耗增加，加上变压器存在的漏感，开关管存在的结电容，使得开关管承受感性关断、容性导通的恶劣条件。关断时，由 $L di/dt$ 感应电势产生电压尖刺和噪声，同时关断时结电容储存 $CV^2/2$ 的能量；当开关导通时，电容上的能量损耗在器件内部，造成严重的开关噪声，并且通过开关密勒电容耦合到驱动电路，使得驱动电路产生噪声和不稳定的因素。为了改善晶体管的工作条件，提出零电流开关（ZCS）和零电压（ZVS）开关技术，并且引入谐振的概念。

11.3.2.1 零电流谐振开关

零电流谐振开关由开关 S_1 、电感 L_r 、电容 C_r 构成，其中电感同开关串联。如图11.15：



图11.15 零电流谐振开关

按照开关中电流允许单向还是双向流动，可以分为半波型和全波型，如图11.16:




图11.16 晶体管组成的零电流开关

图（b）中，采用了二极管使得电流可以双向流动，所以是全波型的。

谐振开关的原理是：当LC回路经过开关管谐振，电流缓慢上升，在电流上升之前，晶体管经过驱动进入饱和区，由于LC的谐振作用，开关中的电流将震荡，使开关能够自动换流。由于谐振开关没有瞬态的大电压和大电流同时流过，因此开关管的损耗是很低的，离开关管的安全工作区(SOA)很远，保证了开关管可靠地工作。

11.3.2.1 零电压谐振开关

将开关S1同电容C1并联，就构成了零电压（ZVS）开关。原理框图如图11.17:



图11.17 零电压（ZVS）开关

同样，依据开关中电流的流向分为半波型和全波型。

谐振型开关技术解决了常规的PWM开关电路在开关切换时开关管损耗过大的问题。谐振型开关在零电流和零电压时进行切换，大大减小了切换损耗。但是在提高工作效率方面也碰到了新的问题。

谐振型开关转换技术分为谐振、准谐振、多谐振三种，这里不一一举例，感兴趣的读者可以查看相关技术书籍。谐振型开关转换技术特点是不需要增加额外功率开关管实现单管变换器开关管零电压开关（ZVS）或零电流开关（ZCS）。这类变换器不同于脉宽调制（PWM）技术，有器件应力高、循环能量大和变频控制等缺点。

此外，由于谐振电源中传输的是正弦波，PWM电路中传输的是方波，正弦波包含的能量没有方波高。经过谐振型开关电源减低了开关损耗，可是传递的能量也下降了，所以整体转换效率并不比PWM电路高多少。

人们希望将两种拓扑结构结合起来。首先利用脉宽调制提供方波电压、电流，对于同样的电流，不仅提供更多的功率，同时开关管保持较低的导通损耗。其次，利用零电压谐振技术，在开关管上的电压达到零以后再转换。然后再改变两组方波之间的相移进行控制，电路工作在恒定的开关频率上，这种相移零电压技术，采用全桥变换器很容易实现。

全桥变换的好处是利用4个晶体管可以方便地实现ZVT或ZCT，同时可输出大的功率，这是多管隔离型直流变换器得到广泛应用的原因。

11.3.3 ZVZCS（零电压零电流开关）PWM DC/DC变换器

从技术的角度分析（主要是相移方式的不同，可参见有关书籍），全桥变换技术种类很多。但是，主要有两种，一种是ZVS PWM DC/DC 变换器，另一种是ZVZCS PWM DC/DC变换器。这里，仅仅简单介绍后一种电路的工作原理。

ZVZCS PWM DC/DC变换器的方式也有好几种，这里给出一种原理图，它在滞后桥臂中串入两个二极管。如图11.18：




图11.18 一种ZVZCS PWM DC/DC变换器

Q_1 、 Q_2 、 Q_3 、 Q_4 是四只开关管； D_1 、 D_2 是续流二极管； D_3 、 D_4 是桥臂滞后二极管； C_b 是阻断电容，通常容量很大；变压器的原、副线圈匝比为 K ； L_{lk} 为线圈的等效漏感；以下是分析条件：

- ◆ 假定二极管和三极管的开关是理想的；
- ◆ 电感、电容是理想元件；
- ◆ 阻断电容 C_b 足够大；
- ◆ $C_1 = C_3 = C_r$ ；
- ◆ $K^2 L_f \gg L_{lk}$ ；

图11.19是该电路的主要参考点的波形。




图11.19 电路主要参考点波形

在一个开关周期中，变换器有10种开关模态（状态），其等效电路在下面逐一画出，其中，粗线条代表电流流过的路径。各个开关模态的描述如下：

（a）开关模态0

等效电路如图11.20，其中 $\dot{i}_p$ 为初级线圈中的电流方向。





图11.20 开关模态0下的电流流向（粗线部分为电流路径）

在 t_0 时刻之前， Q_1 、 Q_4 导通。原边电流 i_p 给阻断电容 C_b 充电。假定输出滤波电感足够大，可以将它当成是一个电流源。此时，原边电流 $I_{p0} = I_0/K$ ， I_0 是输出电流， K 为变压器原副边线匝比。阻断电容 C_b 上的电压为 $V_{cb}(t_0)$ 。

(b) 开关模态1

电流流向如图11.21，其中 i_p 为初级线圈中的电流方向。



(b) $[t_0, t_1]$ 时刻

图11.21 开关模式1下的电流流向（粗线部分为电流路径）

在 t_0 时刻关断 Q_1 ，原边电流从 Q_1 中转移到 C_3 、 C_1 支路中，给 C_1 充电，同时 C_3 被放电。由于 C_3 和 C_1 ， Q_1 是零电压关断。在这个时段内，变压器原边漏感 L_{lk} 和滤波电感 L_f 是串联的，而且 L_f 很大，因此可以认为原边电流 i_p 近似不变，类似于恒流源，其大小为 $I_{p0} = I_o/K$ 。原边电流 i_p 继续给阻断电容 C_b 充电。 C_1 的电压线性上升， C_3 的电压线性下降。

$$V_{cb}(t) = V_{cb}(t_0) + I_{p0} \times (t - t_0) / C_b ;$$

$$V_{C1}(t) = I_{p0} \times (t - t_0) / 2C_r ;$$

$$V_{C3}(t) = V_{in} - I_{p0} \times (t - t_0) / 2C_r ;$$

在 t_1 时刻， C_3 的电压降为零， Q_3 的反并二极管 D_3 自然导通，从而结束开关模式1。


该模式的时间为： $t_{01} = 2C_r V_{in} / I_{p0}$ ；

在 t_1 时刻，阻断电容 C_b 上的电压为：

$$V_{cb}(t_1) = V_{cb}(t_0) + 2C_r V_{in} / C_b ;$$

(c) 开关模式2

对应于 $[t_1, t_2]$ 时刻，电流流向如图11.22，其中 i_p 为初级线圈中的电流方向。



(c) [t₁, t₂]时刻

图11.22 开关模式2下的电流流向（粗线部分为电流路径）

D₃导通后，开通Q₃，Q₃是零电压开通。Q₃与Q₁驱动信号之间的死区时间 $t_{d(lead)} > t_{01}$ ，即：

$$t_{d(lead)} > 2C_r V_{in} / I_{p0}$$

在这段时间内，D₃和Q₄导通，A、B两点电压 V_{ab} 等于零。此时加载变压器原边绕组和漏感上的电压为阻断电容电压 V_{ab} ，原边电流开始减小，同时使变压器原边电压极性改变，副变感应电势为下正上负。变压器副边的整流二极管DR1、DR2同时导通。因此变压器原、副边绕组电压均为零。此时阻断电容 C_b 上的电压全部加在漏感 L_{lk} 上，原边电流减小，阻断电压上升。由于漏感极小，而阻断电容较大，因此可以认为在这个开关模式中，阻断电容电压基本不变，原边电流基本是线性减小，即：

$$V_{cb}(t) = V_{cb}(t_1) = V_{cbp}$$


$$i_p(t) = I_{p0} - V_{cbp} \times (t - t_1) / L_{lk};$$

在她时刻，原边电流下降到零。该开关模式的时间为：

$$t_{12} = L_{lk} \times I_{p0} / V_{cbp}$$

(d) 开关模式3

对应于 $[t_2, t_3]$ ，电流流向如图11.23，其中 i_p 为初级线圈中的电流方向。




(d) $[t_2, t_3]$ 时刻

图11.23 开关模式3下的电流流向（粗线部分为电流路径）

在这个开关模式中，原边电流为 $i_p = 0$ ；A点对应电压为 $V_a = 0$ ，B点对应电压为 $V_b = -V_{cbp}$ 。副变两个整流管同时导通均分负载电流。

(e) 开关模式3

对应于 $[t_3, t_4]$ ，电流流向如图11.24，其中 i_p 为初级线圈中的电流方向。



(d) [t₃, t₄]时刻

图11.24 开关模式4下的电流流向（粗线部分为电流路径）

[t₃, t₄]时刻，关断Q₄，此时Q₄中没有电流流过，所以是零电流关断。在很短的延时之后，开通Q₂，由于漏感的存在，原边电流不能突变，Q₂是零电流开通。

由于原边电流不足以提供负载电流，副变两个整流管依然同时导通，变压器的原、副边绕组被箝在零电压。此时加在漏感两端的电压为 $-(V_{in} + V_{cbp})$ ，原边电流从零开始反方向线性增加。


$$i_p(t) = -(V_{in} + V_{cbp}) \times (t - t_3) / L_{lk};$$

在t₄时刻，原边电流反方向增加到负载电流。该开关模式的时间为：

$$t_{34} = L_{lk} \times I_{p0} / (V_{in} + V_{cbp}) ;$$

(f) 开关模式5

对应于[t₄, t₅]，电流流向如图11.25，其中i_p为初级线圈中的电流方向。



(e) [t₄, t₅]时刻

图11.25 开关模态5下的电流流向（粗线部分为电流路径）

从t₄时刻开始，原边为负载提供能量，同时给阻断电容反向充电。输出整流管DR1自然关闭，所有负载电流均流过DR2。在这个开关模态中，

$$V_{cb}(t) = V_{cbp} - I_{cp0} \times (t - t_4) / C_b;$$

在t₅时刻，

$$V_{cb}(t_5) = V_{cbp} - I_{cp0} \times t_{45} / C_b;$$

阻断电容上的电压为下一次Q₂零电流关断和Q₄零电流开通做准备。在t₅时刻，关断Q₃，开始[t₅, t₁₀]的另一个办周期，其工作情况类似于前面描述的[t₀, t₅]。

阻断电容C_b上的电压在t₆时刻达到负的最大值 -V_{cbp}，而[t₅, t₆]时段与[t₀, t₁]时段是类似的，因此有：

$$V_{cb}(t_6) = V_{cb}(t_5) - 2C_r V_{in} / C_b = V_{cbp} - I_{p0} \times t_{45} / C_b - 2C_r V_{in} / C_b = -V_{cbp};$$

一般，C_r << C_b，那么上式可以简化为：

$$V_{cbp} = 2I_{p0} \times t_{45} / C_b;$$

以上是ZVZCS典型电路的各个开关过程的分析过程。实际设计中，还要确定若干技术参数，详细细节请参见专业书籍。

现在流行的集成式电容开关转换器，具有体积小（一般是SOP封装），输出功率小的特点，特别适合于低功耗应用场合。由于没有相关资料，以后再做补充。

11.4 实际应用举例

在实际应用中，经常需要多种供电电源，但是需要的电流通常在几百毫安以内。这样的电源采用体积庞大的DC-DC变换模块是不合适的，一方面成本较高，另外需要较大的PCB面积。

体积很小的集成化开关电源变换器就应运而生。这些变换器内置控制电路和开关管，配合外围电感、二极管，应用方式比较灵活，根据需要，既可产生正电源，又可以产生负电源，电压的幅度也可以通过外置的反馈电阻控制。这类器件输出功率不大，可靠性很高。本节将介绍应用广泛的芯片LT1173。

11.4.1 升压电路（LT1173应用于step-up模式）

这里举一应用实例，即应用于APD接收电路中的二极管反向偏置电压产生电路。该电路采用了DC-DC专用电路LT1173，LT1173内部包含脉冲产生器、输出开关管（其集电极SW1和发射极SW2引到片外）、以及比较放大电路。电路图如图11.26所示。




图11.26 APD高压产生电路

LT1173稳压原理不同于PWM电路，它控制的是开关脉冲的数目（称为门控振荡技术），当输出电压过大时，内部振荡器停止工作，停止功率变换，输出电压就会下降；当输出电压过低时，内部振荡器恢复振荡，开始功率变换，输出电压就会上升。PWM技术控制的是连续开关脉冲的占空比，实际上两种方式最终控制了脉冲序列的直流分量（功率）。所以说，在实际测试中，在LT1173的3脚（SW1：内部开关管的集电极）会看到周期脉冲的断续现象，这就是内部稳压机制在起作用。

LT1173既可以工作在boost（亦称step-up）模式，亦可工作在buck（亦称step-down）模式。图11.26电路在结构上等效于boost型电路，这在11.3.1.2节中已经有介绍，此处再给出其结构图如图11.27。从11.3.1.2节可以得知，输出电压 V_O 是大于输入电压 V_i 的，这就是step-up的由来。




图11.27 boost型PWM电路结构。

下面介绍图11.26的工作原理：

在图11.26中，LT1173的3脚（SW1）为内部开关管的集电极，L4为储能电感，当开关管打开时，电感上将有线性增加的电流流过（注意，此时由于SW1引脚的电位为开关管的包含压降，所以电容C49存有的电荷将通过二极管D2向电容C36充电），当开关管关闭时，电感上产生反电动势，导致二极管D4导通，向电容C49充电，同时，二极管D1也会导通，向电容C37、C38、C39、C49、C40充电（此时，C36放电）。L3为抑制高频噪声的磁珠滤波电感，C32、R12构成RC滤波器，最终得到输出电压。

由上分析可知，整流部分有点特殊，由二极管D1、D2、D4和电容C36、C37、C38、C39、C49、C40、C49构成，这是一个三倍压整流电路，每个二极管阴极对地电压是不等的。下面介绍一下倍压电路的工作原理。




图11.28 倍压整流电路示意图

图11.28是六倍压整流电路示意图，输入交流信号 V_i 经过该电路整流之后，在不同的二极管阴极输出不同的电压，串联的二极管越多，最终得到的输出电压就越大。与单管整流电路相比，倍压电路广泛应用于需要得到数千伏特以上直流电压的变换器中（如达几万伏特的CRT第二阳极加速电压），这是因为，采用单管整流时，次级线圈上感应电压的峰值必需达到输出电压值的幅度，所以次级线圈匝数会很多，这样就必须分许多层缠绕，由于线圈上感应电势很大，如果绝缘措施不当，紧密挨在一起的线圈极易产生击穿放电现象，从而将线圈和开关管烧毁。通过分析图11.28可以得知，输出电压是分摊在每个电容和二极管上的，尽管输出电压随着二极管串联的数目增加而增加，但是每个器件的应力参数却不需要很高，这也是倍压电路的优点。

重新回到电路图11.26。电阻R26、R27、R28构成分压采样电路，得到反馈电压送至LT1173的反馈比较端口FB（8脚），根据LT1173的资料可知，内部参考电压为1.245V，所以FB上的电压会在这个值附近波动，如果FB端子的电压值偏在一侧，说明电路参数设置不当，没有正常工作。

电感值的计算较复杂，所有开关电源变换器都是如此。一般的思路是：根据输出功率要求推算出电感电流平均值；然后根据电感电流是线性变化的关系，推算出电感的峰值电流；再根据导通脉冲宽度时间，根据电感电压、电流与电感量的积分方程式计算出电感量；然后根据磁心的磁导率、最大饱和磁通量决定线圈的匝数。LT1173的手册中，给出输出电感L4如何选取的详细计算方法。

11.4.2 负电压产生电路（LT1173应用于step-down模式）

在介绍PWM电路结构的时候，有一种形式称为buck型，我们再看一下它的结构：




图11.29 晶体管开关变换器（buck）电路

由于LT1173提供了内置开关管的集电极和发射极管脚，所以，只要按照图11.29对电感、二极管、电容进行连接就可以了，图11.30是LT1173应用于buck（step-down）模式的原理图，SW1是内置开关管的集电极，SW2是内置开关管的发射极，FB是采样反馈输入端。由于在这种情况下，输出电压与输入电压同相，且比输入电压低。




图11.30 LT1173应用于buck（step-down）模式

如果将图11.30中的 V_{OUT} 、GND进行参考电位平移，即可以得到负电压输出，如图11.31所示：




图11.31 LT1173应用于buck（step-down）模式，产生负电压

与图11.30相比，电感L1的电流输出端固定在参考地电位上，续流二极管的阳极就可以得到负电压 V_{OUT} ，注意此时LT1173的“GND”端子要同该负电压相连接，保证反馈端FB相对于“GND”端有1.245V的电势差，此时输出电压按照下式计算：

$$V_{OUT} = V_{FB} \times (1 + R_1/R_2) = 1.245V \times (1 + R_1/R_2)$$

如果需要产生-5V，D1的推荐型号是1N5818；电感L1的推荐值为47uH。

【参考数目】

<<新颖开关稳压电源>>，叶慧贞 杨兴洲 编著

<<脉宽调制DC/DC全桥变换器的软开关技术>> 阮新波 严仰光 编著

<<datasheet: Micropower DC-DC convertor ADT1173>>，ANALOG DEVICE Co.

<<datasheet: Micropower DC-DC convertor LT1173>>，Linear Co.

第12章 光接收电路

12.1 光接收器件简介

光接收器件即光检测器，作用是将光纤输出的光信号转换为电信号。对光检测器要求：① 在工作波长范围光电转换效率高；② 检测过程引入的附加噪声尽可能小；③ 响应速度快、线性好、频带宽；④ 高可靠性，长寿命，尺寸与光纤直径相配，工作电压低。

常见的光检测器有PIN光电二极管和雪崩光电二极管APD（avalanche photodiode）以及由二者为核心派生出来的组件。

12.1.1 PIN

PIN光电二极管是在PN结的P型层和N型层之间夹了一层本征半导体（intrinsic semiconductor），形成P-I-N结构而得名，如图12.1所示：




图12.1 PIN光电二极管结构




图12.2 PIN等效电路

如图12.1所示，处于反偏状态的器件，电源在PN结形成的电场 E 与内建电场 E_i 同方向，使耗尽区加宽。当光波注入时，能在较宽的范围内激发出载流子，由于 i 区有电场，光生载流子以较快的漂移速度向电极移动，形成外部电流：

$$I_p = e/(h\gamma) \times P_0(1 - e^{-a(\lambda)W})(1 - r_f) \quad (12.1)$$

其中 P_0 为入射光功率， $a(\lambda)$ 为材料的吸收系数， W 为耗尽区宽度， r_f 为材料界面的菲涅尔反射系数。常见的材料有Si, Ge, InGaAs, InP, InGaAsP。

12.1.2 APD

当耗尽区中的场强达到足够大（ $\sim 3 \times 10^5 \text{V/cm}$ ）时，光生载流子将被加速到很高的速度，在运动过程中与晶格中的原子碰撞时会使之电离，产生额外的电子空穴对。这些新生电子和空穴也被加速，发生新的碰撞和电离，产生更多的电子-空穴对。这个物理过

程称为雪崩效应，它倍增了一次光电流，使之得到放大。由于倍增过程是随机产生的，倍增增益就取统计平均值。 $\langle g \rangle = G$ 。倍增增益与许多因素有关，如载流子电离系数，雪崩区的宽度以及反向偏压的高低等。




图12.3 达通型APD

图12.3所示为达通（reach-through）型APD或RAPD，它由 $p^+-\pi-p-n^+$ 几层构成， p^+ 、 n^+ 为高掺杂低阻压， π 为接近本征的低掺杂区（很宽），大部分入射光子在此被吸收并产生光生载流子。倍增的高电场区集中在 pn^+ 结附近的窄区。随着电压的增加， p 区将逐渐成为耗尽区并继续扩大到整个 π 区。这样入射光子在 π 区吸收建立一次电子空穴对（ π 区电离系数 k 很小，可获得低的倍增噪声），一次电子向 pn^+ 结漂移并在 pn^+ 结区产生雪崩倍增，一次空穴则直接被 p^+ 吸收。

偏压较小时， p 区只有部分耗尽层，APD基本没有增益。随偏压增加，耗尽区扩大到 π 区，并使 p 区与 π 区电场增加，增益连续增大。当偏压增大到一定值时， $G \rightarrow \infty$ ，这时的偏压称为击穿电压。因此，可以通过改变偏压的大小来控制APD的增益。

APD增益与偏压的关系为

$$G = \{1 - [(V - I_M R_i)/V_b]^a\}^{-1} = [1 - (V/V_b)^a]^{-1} \quad (G \text{ 很小时}) \quad (12.2)$$

V_b 为APD击穿电压， R_i 为APD内阻， a 为与APD材料、掺杂特性及波长有关的参数。 V 接近 V_b 时， $G=V_b/(aI_M R_i)$ ， I_M 为倍增输出流的平均值。由于 $G=I_M/I_P$ ， I_P 为一次光电流（可按式12.1计算），最大增益为：

$$G_{\max} = [V_b/(aR_i I_P)]^{1/2} \quad (12.3)$$

可见击穿电压 V_b 大，入射光功率小时，APD的增益高。

APD的增益会随温度变化，这是因为电子和空穴的电离率与温度有关造成的，使用时要注意。除了RAPD外，还有一种台面型的SAM-APD。

12.1.3 PIN-FET(PIN-TIA)

单个光电二极管作为接收器件使用常常很难实现高灵敏度，在要求高的场合经常将其与前端放大器集成在一个单片电路上用金属屏蔽体密封。在高阻抗设计中，由于场效应管FET输入阻抗高，常被选为前端晶体管，与PIN管构成所谓的PIN-FET器件。图12.4是一种常见PIN-FET组件电路，其中 R_f 引入了电压并联负反馈——这是跨阻放大器所需要的。




图12.4 常见PIN-FET电路

图12.5所示的另一种电路没有负反馈。两种电路都使用了共源-共基结构，提供足够的放大器带宽。输出级采用射级跟随器，提高带负载能力。




图12.5 另一种PIN-FET电路

与输入级不采用FET时，相应的组件就称为PIN—TIA(Trans-impedance Amplifier)。有一些厂家提供单独的TIA放大器，则必须配单独的PIN管使用，在电路设计时要考虑如何抗干扰。

12.1.4 APD-FET(APD-TIA)

APD-FET和PIN-FET类似，只不过APD所需偏置电压较高，所以一般不宜采用图12.4那样的电路，宜采用图12.6那样的电路，或者带反馈的如Lasertron公司的QDAX-500，如图12.6所示。在深度负反馈（电压并联）条件下，放大器U1的增益即为反馈电阻值 $4k\Omega$ 。




图12.6 APD-FET

APD-TIA的应用与PIN-TIA应用类似，由于APD的击穿电压会随温度而变化，在实际应用中对APD的偏压要进行温度补偿，多数APD组件都集成了温敏元件以便进行补偿。

12.2 光接收器的噪声

在光接收器中，可能存在多种噪声源，如图12.7 所示。




图12.7 光接收器前端噪声源

光信号入射到光检测器上时的随机起伏及光电子产生和收集过程的统计特性，使得信号光电流中不仅有信号成份，还有噪声成份，这种噪声称为量子噪声（或散弹噪声），它与信号电平成正比，与接收器滤波器带宽成正比。倍增噪声则是由于APD的倍增过程的

统计特征而产生的附加散弹噪声，它随倍增增益的增加而增加。暗电流噪声指没有光入射时由pn结内热效应产生的电子-空穴对形成的电流，影响暗电流大小的因素有器件材料、偏置电压及工作温度。在APD器件中，暗电流能被倍增，影响更大。漏电流噪声是由于器件表面的物理特性不完善（缺陷及污染）所致，它与表面积大小及偏置电压有关，但不会被倍增。背景噪声指光信号中的背景热噪声。

关于接收器噪声的定量分析相当复杂，可参考相关文献进行学习。图12.8示出在给定信噪比（SNR）时的某模拟基带接收器接收光功率的变化，亦示出了APD的最佳倍增增益 M_{opt} 大小，可见随SNR增大， M_{opt} 减小。当SNR> 40dB时，采用APD已没有意义。




图12.8 接收灵敏度与SNR的关系。

有两种接收状态需进行讨论。接收光功率小时，电路噪声成为主要噪声源，其限制接收光功率为：

$$\eta P_{av} = 2^{1/2} h_f (SNR)^{1/2} \langle ic^2 \rangle^{1/2} / (emG) \quad (12.4)$$

m 为模拟幅度调制的调制指数， G 为APD平均增益， $\langle ic^2 \rangle$ 为放大器电路噪声均方值， η 为量子效率。可见接收光功率与SNR的平方根成正比，光功率增大10dB时，SNR仅增加5dB。接收光功率较大时，主要噪声是散弹噪声，而电路噪声可略去不计，这时

$$\eta P_{av} = 4hfB_{eq}/m^2 \times (SNR) \quad (12.5)$$

上述为模拟接收器的情形，对于理解数字接收器也有指导意义。对于场效应管放大器和双极晶体管放大器，输出噪声功率有效值分别为

$$N_F = [2k\theta/R_b + 2k\theta \Gamma / (g_m R_b^2)] \times I_2 / f_b + (2\pi C_T)^2 \times 2k\theta \Gamma / g_m \times f_b I_3 \quad (12.6)$$

$$N_B = [2k\theta/R_b + k\theta/R_{in} + k\theta/(\beta_0 R_{in})] I_2 / f_b + (2\pi C_T)^2 \times k\theta R_{in} / \beta_0 \times f_b I_3 \quad (12.7)$$

式中 Γ 为与器件材料有关的常数, R_b 为前置放大器偏置电阻的并联等效电阻, $R_{in} = kT/(eI_b) = kT\beta_0/(eI_c)$ 为双极晶体管BJT输入电阻。不难看出带宽 f_b 存在一个最佳点使 N 最小。对二式经分析得知, 低速率工作时, 应选择跨导大的FET 作为前置放大器, 高速率工作应选择 β_0 大的BJT 作为前放第一级。

对于图12.6所示的互阻抗放大器, 经过式 (12.6) 和 (12.7) 分析发现, 反馈电阻 R_f 所产生的热噪声在低频有些影响, 在高速率工作条件可忽略不计。因此在高速应用中常用互阻放大器作为前放, 它增加了带宽, 因而减少了对数字光接收均衡器的要求。

12.3 跨阻放大器

光电接收器的前端电路种类很多, 而跨阻放大器是高阻抗前端的低噪声特性和低阻值反馈电阻的大带宽、宽动态范围特性的一个很好的折衷, 在光纤数字通信中应用非常广泛。




图12.9 跨阻放大器及其频响

图12.9 典型的跨阻放大器及其频响，其传递函数为

$$V_o(\omega)/I_s(\omega) = -R_f / [1 + R_f/(AR_b) + j\omega R_f(C_f + C/A)] \quad (12.8)$$

实际上 $R_b \gg R_f$, $A \gg 1$, 则3dB带宽为

$$\omega_2 = A / [R_f(C + C_f A)] \quad (12.9)$$

若杂散电容很小, $C_f A \ll C$, 则 $\omega_2 = A/(R_f C)$ 。可见跨阻放大器的带宽比一般高阻抗放大器的带宽至少展宽了A倍。正因为如此, 接收机可以不用均衡或者少用均衡, 理论计算表明动态范围也大约增大了A倍。实际上, A不能无限制增加, 图为: ①随A增大, 式(12.9)中杂散电容 C_f 影响增加, 限制了带宽; ②为增加A, 须增加放大器级数, 这会引入附加相移, 引起不稳定。因此, 反馈环内放大器, 放大器级数限于3级以下(>100MHz)或仅一级(>1GHz)。随着 R_f 的引入, 增加了一个热噪声源, 其谱密度为

$$S_{Rf} = 4kT/R_f \quad (12.10)$$

不难看出, 放大器的噪声和带宽两者在 R_f 的选取上是矛盾的, 图12.10反映了这种影响。




图12.10 动态范围、灵敏度与反馈电阻 R_f 的关系。

对高增益放大器 ($A \rightarrow \infty$)，为了补偿杂散电容 C_f 的影响, 可以选用T型网络作为反馈网络, 如图12.11所示。





图12.11 T型反馈网络

其中：

$$W_p = 1/(R_f C_f) \quad , \quad W_z = 1/(R_3 C_2) \quad , \quad W_b = 1/(R_2 C_2) \quad , \quad \text{假定} \\ R_f \gg R_3 \gg R_2 C_2 \gg C_f$$

总之，跨阻放大器有许多优点，归纳如下：

- ①放大器总电阻小，时间常数小，减小了失真，减小了对均衡的要求；
- ②动态范围大；
- ③输出电阻小，放大器不易感应噪声；
- ④负反馈使放大器稳定性提高。

图12.12 是一个45Mb/s光通信系统接收机前端电路实例。可以发现，在低噪声




图12.12 跨阻放大器实例

放大器中常用RC电路进行电源滤波，以便去除低频干扰。 R_f 和Q1、Q2共同组成一个电压并联负反馈电路。

12.4 主放大器

经过前置放大器的输出信号，幅度还不一定满足后级电路的要求。前面已经介绍，前置级的增益与动态范围是矛盾的，因此常通过带AGC的主放大器来保证信号幅度与动态范围。

主放大器一般采用多级电压放大器级联实现，其中的放大单元是增益可调的，如差分放大器、双栅FET构成的放大器，以根据信号幅度的大小动态调整放大器增益，信号幅度的大小可用峰值检波电路来检测。此外还可以用可变衰减器（如二极管）来改变放大器的增益，图12.13是自动增益控制原理框图，这里AGC




图12.13 自动增益控制原理框图

电压不仅作用于主放大器改变其增益，还改变APD的偏压，即改变倍增因子，实现增益自动控制。12.8节将介绍一种典型的主放大器。

现在随着电路技术的发展，主放+均衡的方式仅在低速系统中应用，在高速系统中由于动态范围小，常用限幅放大器来代替。

12.5 均衡电路

在数字光纤通信系统中，光脉冲信号经过光纤传输后，由于色散和前放带宽影响，脉冲被展宽，这时若接收放大器的传递函数为理想LPF，输出波形将产生码间干扰，影响接收灵敏度。为了解决这个问题，需要使用均衡电路。

均衡电路的目的是改变整个接收器电路传递函数的滚降特性，以获得有利于判决的输出波形。图12.14是几种典型的均衡电路，通过微分电路补偿高频分量的滚降，改善输出脉冲波形。




图12.14 典型均衡电路

12.6 接收机灵敏度、动态范围

根据前面的分析，数字光接收机在对光脉冲信号的变换、放大和均衡过程中会产生各种噪声，这些噪声会影响对信号的判决，造成误码。为减少误码率，要么加大输入光功率，要么减少接收机的输出噪声。研究表明，输入光功率与误码率二者是互相矛盾的，一般对BER作一个人为规定，在这个条件下接收机所接收到的最小光功率称为接收灵敏度。在G.957 建议中，定义 10^{-10} 误码率条件下的最小接收光功率为灵敏度（STM-1，4，16），而G.691和（STM-64和带光放的STM-4，16）和G.692定义的BER条件为 10^{-12} 。

影响灵敏度的因素有光源消光比、暗电流、放大器噪声、均衡条件、光源波长等，灵敏度的极限为量子极限，由量子噪声决定。实际接收机灵敏度要比之低10~20dB。

接收机过载定义为与灵敏度相同BER条件下的最大输入光功率。过载与灵敏度之差的dB数称为接收机动态范围。

12.7 时钟数据恢复CDR(Clock & Data Recovery)

在数字光纤通信接收机中常听到2R、3R的概念，3R指的是Reamplifying、Reshaping、Retiming，2R则没有Retiming环节。2R将光信号恢复为数字电信号，Retiming则通过恢复出来的时钟对恢复的数字信号再定时。一般经过3R电路后，数字信号的眼图得到极大的改善，抖动相应减小。

典型的定时提取电路(clock recovery)如图12.15所示。对于0、1等概率分布的




图12.15 定时提取电路原理

NRZ码，功率谱中没有离散谱，必须进行非线性变换，才能获得时钟分量。微分、整流电路即是进行非线性变换用的，当然也可以用其它非线性变换形式，如平方电路、延迟-异或电路等。PLL或高Q电路的作用相当于窄带滤波器，取出时钟信号分量，经过整形，获得时钟和数字信号。高Q电路常见的有LC谐振电路、SAW等。

由于集成电路的发展，直接用PLL从数据恢复时钟越来越普遍。PLL中的重要环节鉴相器，常用Alexander型或Bang Bang型实现，多数CDR需输入参考时钟。

12.8 典型电路

12.8.1 主放大器




图12.16 主放大器实例

来自前置放大器（如PIN-FET）的输出信号，经过Q1组成的起反相和隔离作用的放大器，放大器增益为 $-R_4/R_5 = -1$ 。D1、D2组成可变衰减器，对大信号进行衰减，其利用二极管的非线性，即在不同静态工作点的交流等效阻抗不同的特性，静态工作点由AGC电压AGC1来控制。随后是两级差分放大器，Q4、Q7分别为这两级差放提供恒流，恒流量受

AGC电压AGC2的控制，从而使放大器增益可变。由于对大信号进行衰减，小信号进行放大，该放大器的动态范围很宽，可达35dB左右。Q8组成一个射级跟随器，根据实际情况可带均衡电路。Q9构成的放大器把信号分为两部分， V_{out} 输出给后级电路（如史密特触发器、限幅放大器等）， V_{out} 则送至AGC环路。

D3、D4构成一个包络平均值检波电路，经过滤波和U1构成的积分电路，获得信号幅度的平均值信息，经过D5电平移位后产生AGC电压AGC2。U2反相放大后的信号作为AGC1去控制可变衰减器。信号幅度大时，AGC2减小，造成差放增益减小；同时，AGC2加大，使得D1、D2工作在高偏压区，等效交流阻抗减小，从而在Q2基极得到的信号幅度减小。信号幅度较小时，对应的控制过程正好相反。经过上述自动增益控制过程，可以保证输出信号的幅度基本不变。

12.8.2 PON接收电路




图12.17 PON接收电路

图12.17为PON(passive optical network)接收部分的电路框图，IC1为跨阻放大器，它主要将光探测器送来的微弱电流信号转化为相应的电压信号，它是光接收机的关键部分，要求它有足够小的噪声，适当的带宽和一定的增益。适合突发模式的跨阻放大器要求其跨阻足够大，噪声足够小，3dB带宽能从DC到信号速率。为防止噪声影响判决后的数据，通常将跨阻放大器输出的数据经滤波电路后再送入下一级电路，为防止滤波电路本身在滤波的过程中引入噪声，滤波电路通常采用无源滤波器，由于 π 型滤波器对信号间的匹配要求较高，为解决这一问题，图中采用RC滤波器。RC滤波电路的时间常数即 $4RC$ 应小于所允许的保护比特时间。微分网络主要是提升信号的高频分量，消除突发信号中的直流分量，形成判决电路所需的边缘。同理，为防止微分网络本身在微分的过程中引入噪声，微分网络通常采用无源微分网络。判决电路由高增益，宽带宽的限幅放大器通过正反馈电路构成施密特触发器。该施密特触发器可根据微分网络形成的边缘来判决数据。即上升沿判决

为“1”数据，下降沿判决为“0”数据。由于边缘判决法对噪声尤为敏感，故判决前，应对信号充分的进行滤波，以防止判决电路误判和乱判。图中，R9为跨阻放大器的跨阻，它主要决定跨阻放大器的增益，直接影响接收电路的接收灵敏度。R10，R11为跨阻放大器的输出阻抗，通常R10=R11=50Ω，C2为滤波电容，滤波器的截止频率为 $f=1/(2\pi RC)$ ，该值在设计时应小于信号的带宽。C3，C4，R12，R13为微分网络，IC2为高增益的限幅放大器，R14，R15为正反馈电阻。R16，R17为施密特触发器的负载。d点和e点的判决电平可由叠加定理推导而出：

$$V_d = R/R_{12} / (R/R_{12} + R_{14}) \times V_{0+} + R_{14} / (R/R_{12} + R_{14}) \times V_{i+} \quad (12.10)$$

$$V_e = R/R_{12} / (R/R_{13} + R_{15}) \times V_{0-} + R_{15} / (R/R_{13} + R_{15}) \times V_{i-} \quad (12.11)$$

上式中 V_{i+} 和 V_{i-} 为微分网络的输出的一对差分信号，R为微分网络的输出阻抗，当 $V_d > V_e$ 时，判决电路输出为高电平，当 $V_d < V_e$ 时，判决电路输出为低电平。构成正反馈电路的电阻值应合理选取，电阻值太大，容易将噪声误判为数据，电阻值太小，影响接收灵敏度。

【参考文献】

- 1、张明德，孙小菡，《光纤通信原理与系统》，东南大学出版社，1998
- 2、Stephen B. Alexander (Ciena Corporation), "Optical Communication Receiver Design", SPIE Optical Engineering Press, 1997
- 3、赵梓森，《光纤通信工程》，人民邮电出版社，
- 4、杨同友，杨邦湘，《光纤通信技术》，人民邮电出版社，1996

第13章 光发送电路

13.1 激光器简介

在光纤通信系统中，光发送机的作用是将电信号转变为光信号，并有效地把光信号送入传输光纤。光发送机的核心是光源及其驱动电路。光纤通信系统对光源的要求主要有：

- (1) 调制容易、线性好、带宽大；
- (2) 输出谱窄，以降低光纤色散的影响；
- (3) 辐射角小，与光纤的耦合效率高；

能满足上述要求且已广泛应用于光纤通信系统中的有两种半导体光源：发光二极管（LED）和激光二极管（LD）。这两种光源的主要区别在于LED输出为非相干光，其谱宽宽，入纤功率小，调制速率低；而LD是相干光输出，谱宽窄，入纤功率大，调制速率高。因此，前者适用于短距离低速系统，后者适用于长距离高速率系统。

发光二极管LED和激光二极管LD的主要特性有

(1) P-I特性

输出光功率P与偏置电流I的关系。LED是非阈值器件，发光功率随工作电流增大而增大，并在大电流时逐渐饱和。




图13.1 LED P-I特性

LD的P-I特性由A，B两段组成，B线的延长线与横轴的交点对应的电流为阈值电流 I_{th} ，当工作电流大于 I_{th} 时产生激光输出。LD的 I_{th} 对工作温度是十分敏感的，随着工作温度的提高，P-I特性曲线向右移动，阈值电流增大，斜率减小。




图13.2 LD的P-I特性

在光纤通信系统中，信息由LED或LD发出的光波所携带，光波就是载波。把信息加载到光波上的过程就是调制。按调制方式与光源关系来分，有直接调制和外调制两种。前者指直接用电调制信号来控制半导体光源的振荡参数（光强，频率等），这种方式又称为内调制；后者是让光源输出的幅值与频率恒定的光通过光调制器，光信号通过调制器实现对光载波的幅度、频率及相位等进行调制。光源直接调制的优点是简单，但调制速率受到载流子寿命及高速率下的性能退化的限制（如频率啁啾等）。外调制需要调制器，结构复杂，但可获得优良的调制性能，尤其适用于高速率。

13.2 驱动电路原理及简介

13.2.1 LED的驱动电路

在光纤通信系统中，用LED做光源时大都采用直接强度调制的方法，通过改变注入电流就可调制输出光功率。LED用作数字光纤通信系统光源时，驱动电路应能提供几十到几百毫安的“开”、“关”电流。一般LED不加偏置或只有小量的正向偏置电流。LED对温度不是很敏感，因此驱动电路中一般不采用复杂的自动功率控制（APC）和自动温度控制（ATC）。

典型的LED数字驱动电路如图13.3所示。




图13.3 共发射极驱动电路

图13.3中是共发射极驱动电路，通过LED的电流由VCC及R2决定，调节R1使之在50~300mA变化，R3可提供少量的预偏置，以提高开关速率，C1为加速电容，也为了提高速率。

13.2.2 LD驱动电路

由于LD一般用于高速系统，且是阈值器件，必须进行预偏置，偏置电流 I_b 大小与阈值电流接近，这样可减小电光延迟时间与张弛振荡。LD的温度稳定性较差，因此LD的驱动电路就要复杂的多。激光器（LD）数字调制的原理如图13.4所示。




图13.4 激光器（LD）数字调制的原理

直流偏置电路的选择，应使其逼近激光器的阈值电流，这样，可以减小电光延迟时间和避免张弛振荡。电光延迟时间 t_d 的存在妨碍了调制速率的提高。因此，应当设法减小 t_d 。方法就是使偏置电流密度逼近阈值电流密度，此时电光延迟时间 t_d 趋于零。

瞬态过程中的另一个现象是张弛振荡的产生。张弛振荡不仅使信号图形失真，也使LD的光谱变宽，如图13.5所示。这样，必然就限制调制速率的提高。如果给LD足够的预偏置电流，那么在调制电流较小的情况下，LD便可有足够的光功率输出，其张弛振荡程度便可大大减小或消失，从而光谱变窄。




图13.5 张弛振荡

由于温度和老化都会影响输出光功率，所以在驱动电路中要采取稳定补偿措施，这就是自动功率控制。自动功率控制就是根据输出光功率的变化，自动调节激光器的偏置电流，使激光器输出功率恒定。

自动功率控制电路是依靠激光器内部的PIN管来检测LD的输出光功率作为反馈的，电路图如图13.6所示。其中D1是激光器内部的背光检测二极管，由采样电阻将电流转换电压，再由差动放大器放大，经比例积分控制器来调节激光器偏置电流。




图13.6 自动功率控制电路

对于有制冷器的激光器，还要进行温度控制，特别是用于波分复用的激光器，要求波长稳定，所以必须要有自动温度控制电路。温控电路如图13.7所示：




图13.7 自动温度控制电路

在图13.7中R2是热敏电阻，R1是制冷器，制冷器中电流正向流是加热，反向流是制冷。

13.3 激光器常用性能指标

13.3.1 消光比

是指激光器在二进制编码调制下，全“0”码时发出的光功率 P_{au0} 与全“1”码时发出的光功率 P_{au1} 之比，即

$$\text{EXT} = P_{\text{au0}} / P_{\text{au1}}$$

直调激光器的消光比通常在8.2~10dB之间，电吸收激光器的消光比通常大于10dB。

13.3.2 色散容限：

实际上是色散所允许激光器传输的最远距离。

13.3.3 眼图模板

符合G.957和G.691模板。

激光器的传送距离由激光器的色散容限决定，这个指标在激光器出厂时就决定了，所以在购买激光器时就要决定它的最远传输距离。

【参考文献】

- 1、张明德，孙小菡，《光纤通信原理与系统》，东南大学出版社，1998
- 2、李玲，黄永清，《光纤通信基础》，国防工业出版社，1999
- 3、王延恒，《光纤通信技术基础》，天津大学出版社，，1996

第14章 直流电源EMI滤波器

14.1 概述

直流电源EMI滤波器用于抑制通过传导方式进出设备的噪声。

电源EMI滤波器包括有以下几个方面的性能：

- ◆ 插入损耗

插入损耗的定义为

$$L(\text{dB}) = 20\lg(U_1/U_2)$$

式中 U_1 ——信号源不接滤波器时直接加在负载上的电压；

U_2 ——信号源通过滤波器后加在负载上的电压。

由于电源滤波器既能抑制共模EMI信号，又能抑制差模EMI信号，所以有两种插入损耗：共模（不对称）插入损耗和差模（对称）插入损耗。

插入损耗是衡量滤波器的主要性能指标，滤波器滤波性能的好坏主要由插入损耗决定。滤波器的插入损耗值与信号频率、源阻抗、负载阻抗、工作电流、环境温度、体积和重量等因素有关。

- ◆ 频率特性

根据滤波器插入损耗与频率的相互关系可以将滤波器分为低通、高通、带通、带阻等类型。电源EMI滤波器属于低通滤波器。

- ◆ 阻抗特性

滤波器的输入输出阻抗直接影响滤波器的插入损耗特性，在设计电源EMI滤波器时应该遵循输入输出端最大限度失配的原则，以获得最佳抑制效果。

- ◆ 额定电压

电源滤波器的额定电压主要由滤波器中电容的耐压水平决定。一般电容器应该降额使用，如设计-48V直流电源滤波器时，应该最好选用额定电压200V以上的电容器。

- ◆ 额定电流

额定电流是指滤波器在工作时，不降低插入损耗特性时的最大使用电流。一般情况下，额定电流越大，滤波器的体积和重量越大，成本也相应增高。

- ◆ 外形尺寸

滤波器的外形尺寸主要根据使用场合决定。

- ◆ 使用温度范围

温度变化影响共模电感的导磁率和磁链饱和密度，从而影响滤波器的性能。选用滤波器时，其正常工作温度范围应该大于等于系统的正常工作温度范围。

- ◆ 安全性能

滤波器件的安全性能如耐压、漏电流、绝缘、温升等性能应满足相应的国家标准的要求。对于-48V直流电源滤波器，对上述性能没有明确要求。

- ◆ 可靠性

电源滤波器的要求具有很高的可靠性。

- ◆ 体积和重量

滤波器的体积与重量与额定电流、插入损耗等指标相关。一般情况下，额定电流越大、体积重量增加；插入损耗要求越高，造成滤波器级数增加，亦会增加滤波器的体积与重量。

14.2 直流电源滤波器的基本结构形式

14.2.1 基本电路形式

基本电路形式如图14.1所示。




图14.1 直流电源EMI滤波器的典型电路形式

其中 C_{x1} 和 C_{x2} 为差模电容，典型的取值范围为 $0.047\mu\text{F}\sim 0.47\mu\text{F}$ ，有一定的耐压值的要求。 $L1$ 和 $L2$ 为差模电感，对称地取值，设其电感值为 L_d 。 $L3$ 是共模电感，设其电感值为 L_c ，取值范围一般为 $1\sim 10\text{mH}$ ；对于差模信号，共模电感有一个泄露电感 $L_{\text{lk}g}$ 。 C_{y1} 和

C_{y2} 为共模电容，总是对称取值，取值范围低于4000pF，典型值是1000pF，有一定的耐压值的要求。

14.2.2 等效电路

等效电路如图14.2所示。




图14.2 EMI滤波器的等效电路

14.2.3 滤波器的器件

14.2.3.1 差模电容器

差模电容器又称为X电容器。在EMI滤波器的实际应用中，X电容器接在直流电源的正、负极之间，它上面除了加有电源的额定电压之外，还会叠加上正负极之间的各种EMI信号的峰值电压。对于交流的场所，有明确的安全等级的要求。而在低压直流的情况下，尤其是DC 60V以下的直流供电电源，本身就属于安全极低电压的范围，因此对X电容没有安全等级的要求；但从设备稳定运行的角度看，应该选用耐压值高的电容器。

14.2.3.2 共模电容器

共模电容器又称Y电容器。对于Y电容，除了耐压值的要求外，还有漏电流的要求。各种安全标准对于交流供电设备中的Y电容器产生的漏电流的大小都有明确规定，最大不能超过3.5mA；对于直流供电设备，则没有说明。在进行容值的选择时，为了有一定的高频特性，容值不应很大。

14.2.3.3 差模电感

差模电感可以更好地损耗差模噪声。但对于一定电感的差模电感器，为了避免磁芯饱和，必须使用低磁导率的磁芯，体积和重量都作得比同干值的共模电感要大。对于额定电流值10A以上的EMI滤波器，差模电感的体积会很大，在很多场合是没有办法使用的。差模电感器电感值的选择根据要求的插入损耗特性而定。

14.2.3.4 共模电感

共模电感串联在供电线路上，同时抑制每根导线对地的共模高频噪声，而对于差模电流则没有影响。通常是把两个相同的线圈绕在同一个铁氧体环上，铁氧体磁损较小，绕制的方法使得两线圈在流过共模电流时磁芯中的磁通相互叠加，从而具有相当大的电感量，对共模电流起到抑制作用，而当两线圈流过差模电流时磁环中的磁通相互抵消，几乎没有电感量，所以差模电流可以无衰减地通过，对差模电流没有损耗。

在共模电感的制作与选择中，磁芯是最重要的。

磁芯的材料最常用的是铁氧体材料，又分为两组：锰锌和镍锌。锰锌材料在低频时具有很高的导磁率，特别适合抑制频率范围为10kHz~50MHz的噪声。镍锌材料的初始磁导率较低，最常用在噪声频率范围大于10MHz或20MHz的场合。DC/DC开关电源的工作频率一般在10kHz~100kHz，所以直流电源EMI滤波器的磁芯材料通常是锰锌铁氧体材料。

磁芯的形状有环型、E型、I型等，其中以环型的磁芯最便宜、有效磁导率也最高。但环型共模电感的绕制成本是最高的。环型共模电感是应用范围最广的。

由于泄露电感的影响，共模电感的磁芯也会饱和，尤其是当磁芯使用在超出其额定电流的场合时。一旦发现磁芯出现饱和，最有效的解决办法是更换磁芯。

14.2.4 插入损耗的计算

假设某电源EMI滤波器的参数设计如下图14.3所示。




图14.3 某电源EMI滤波器的参数

C1、C2等距放置在接插件和共模电感之间，C3、C4是Y电容，和T1一起抑制共模干扰。因为电源的干扰主要是以共模形式存在，所以在此只分析共模等效电路。对差模等效电路的分析可以参照进行。

因为电感和电容在高频时并不是理想的，它们的特性分别如图14.4所示。




图14.4 电感和电容的频率特性

电感和电容的等效原理图如图14.5所示。



图14.5 电感和电容的等效原理图

各自有自谐振频率 f_0 ，本设计中使用的共模电感是15A，0.6mH的共模电感，自谐振频率约为5MHz；共模电容使用的是1000pF，NPO材料，自谐振频率为100MHz。因为ESR很小，在我们关心的频段占总阻抗的成分极小，可以忽略不计。

根据公式： $f_0 = 1 / [2\pi (LC)^{1/2}]$

可以得出共模滤波电路的实际电路如图14.6：




图14.6 共模等效部分的实际等效电路

其中 R_s 和 R_l 分别是信号源内阻和负载阻抗，按EMI滤波器的测量标准取值为50欧姆。

滤波器插损为：

$$20\lg (U_l/U_s) = 20\lg [T / (T + V)];$$

其中：

$$T = R_l (1 - \omega^2 C_1 L_1) / (1 - \omega^2 C_1 L_1 + j\omega R_l C_1)$$

$$V = [j\omega L_2 + R_s (1 - \omega^2 C_2 L_2)] / (1 - \omega^2 C_2 L_2)$$

可以计算出插损如下表：

表14.1 滤波器的插入损耗

频率f (MHz)	角频率 ω (MHz)	插损 (dB)
0.16	1	21.7
0.32	2	27.6
0.77	5	39.4
1.59	10	42.5
3.18	20	50.6
4.78	30	56.3
6.37	40	62.6
7.96	50	60.2
9.55	60	58.7
11.14	70	57.8
12.7	80	56.9
14.3	90	57.3
15.9	100	56.3
31.8	200	55.7
47.8	300	55.6
63.7	400	55.5
79.6	500	57.5
95.5	600	69.2
111.5	700	68.6
127.4	800	62.5
143.3	900	55.3
159.2	1,000	51.5
238.8	1,500	42.5
318.5	2,000	36.6
477.7	3,000	29.3

注：

- 1、在f=5MHz时，因为电感处于谐振点，阻抗很大，此时出现第一个插损峰值；
- 2、当f=100MHz时，因为电容处于谐振点，阻抗很小，此时出现第二个插损峰值。
- 3、因为在实际情况下，源内阻和负载阻抗不可能都是纯电阻50欧姆，所以上表的计算仅具有理论参考价值，对于实际的指导意义有限。EMI滤波器的插入损耗特性一般以实际测量为准。

14.2.5 EMI滤波器的端接

电源EMI滤波器是无源网络，具有互易性，即无论把负载接在电源端，还是负载端，都是可以的。在实际应用中，要达到有效地抑制EMI信号的目的，必须根据滤波器两端将要连接的EMI信号的源阻抗和负载阻抗来合理连接。电源EMI滤波器应该遵循输入输出端最大限度失配的原则，以获得最佳抑制效果。

对各种各样的电源EMI滤波器，都可以把它的共模和差模滤波网络等效于图7所示的低通滤波网络。按图14.7（a）所示的组合，来选择滤波器的网络结构和参数，才能得到满意的抑制效果，图14.7（b）说明了EMI滤波器正确与错误的阻抗搭配组合，这是使用电源EMI滤波器要遵循的原则，也是选用合适的EMI滤波器的依据。




图14.7 电源EMI滤波器的等效网络与连接方法

将EMI滤波器视为一双端口网络，源阻抗 Z_S ，负载阻抗 Z_L ，滤波器的输入阻抗 Z_{IN} ，输出阻抗 Z_{OUT} ，则源端滤波网络的反射系数 Γ_1 和负载端滤波网络的反射系数 Γ_2 分别为

$$\Gamma_1 = (Z_{IN} - Z_S) / (Z_{IN} + Z_S), \quad \Gamma_2 = (Z_{OUT} - Z_L) / (Z_{OUT} + Z_L)$$

分三种情况讨论：

(1) 对直流电源或频率较低的交流信号而言，要求滤波网络无损耗传送，此时，

$$\Gamma_1 = \Gamma_2 = 0, \quad Z_S = Z_{IN}, \quad Z_L = Z_{OUT}$$

(2) 为了清除电网传来的EMI信号，要求：

$$\Gamma_1 = 0, \quad Z_S = Z_{IN}, \quad \text{电网上的干扰传入网络；}$$

$$\Gamma_2 = 1, \quad Z_L \gg Z_{OUT}, \quad \text{滤波网络全部吸收干扰（从负载全反射）。}$$

(3) 为抑制电子设备内产生的EMI信号，要求滤波网络：

$$\Gamma_2 = 0, \quad Z_L = Z_{OUT}, \quad \text{电子设备中的干扰传入网络；}$$

$$\Gamma_1 = 1, \quad Z_S \gg Z_{IN}, \quad \text{网络全部吸收电子设备中的干扰。}$$

实际上，由于电源系统阻抗值和干扰源的阻抗值随时间、场合和频率在大范围内变化，难以找到一个滤波网络，同时满足上述三种要求，但是对EMI信号的反射，会增加对EMI信号的衰耗。反射和衰减之间的关系如下式所示。

$$A_r = -10 \lg (1 - |\Gamma|^2)$$

反射损耗加上滤波器固有的插入损耗，可以实现对EMI信号更加有效的抑制。

14.2.6 直流电源滤波器的安装

设计制造的好的EMI滤波器也可能因为安装不妥而降低它的性能。直流电源EMI滤波器应该紧挨电源入口放置，如果有金属外壳，金属外壳应该与系统的机架紧密接触，直流接触电阻小于 $2.5\text{m}\Omega$ 。当有防护和保护电路时，防护和保护电路应该放在滤波器之前，但未滤波线路的物理长度应该尽可能小，且在系统内受控布置，当物理长度无法减小时，则应该考虑将防护电路、保护电路和滤波器一起集中放置在一个金属盒体内部，达到将源端与负载端隔离的目的。

14.2.7 直流电源滤波器的测试

直流电源滤波器的测试至少包括以下两项：

1、试验电压

在电源、电源地和保护地两两之间加试验电压，以考察X、Y电容的安全性能。

2、加载测试

要在加载额定电流的条件下评价滤波器的插入损耗。

第15章 电气结构布局

15.1 电气结构布局的概念与意义

电气结构布局含义很广泛，包括：系统的电源设计；系统接地设计；各功能单板在系统中的位置；关键器件如开关、保险丝、继电器、电源模块、EMI滤波器等的选型设计以及在系统中的安装位置；线缆的选型、捆扎和排布。是一个完整的系统工程设计，需要兼顾系统的功能、EMC性能、散热等多方面的性能。

下文将就以上项目中的接地设计和电源设计进行阐述。接地设计是系统设计的基础，良好的接地是一个系统安全、稳定工作的前提。电源设计则包括了电源的分配形式和保护方式。

15.2 接地

15.2.1 概述

接地是指将一个电路、设备乃至分系统与一个基准“地”电位连接的电气要求，目的在于提供一个等电位点或等电位面。接地可以接真正的大地，也可以不接，例如飞机上的电子电气设备接飞机机壳就是接地。

接地必须有接地导体和接地平面才能够完成。

接地平面的含义是广泛的，对于接大地的系统，大地就是接地平面；对于飞机、船舶，则飞机、船舶的机壳就是接地平面；对于机柜设备，机柜柜体在某些场合也可以被认为是接地平面；PCB板上的地平面也是某种意义上的接地平面。理想的接地平面是一个零电位、零阻抗的物理体，它可以作为有关电路中所有信号电平的参考点，任何干扰信号通

过它都不会产生电压降。实际上，这种理想的接地平面是不存在的，即使电阻率接近于零的超导体，其表面两点之间的渡越时间的延迟也会呈现某种电抗效应。

接地导体则是电路、设备或分系统的接地点与接地平面的连接体。对于接地导体有长宽比或截面积的要求。

15.2.2 接地的分类

对接地进行分类主要是为了选择接地导体及其连接方式。

接地电流的幅值和频率是两项关键的参数。根据接地电流的不同特性，将接地分为以下几类，见表15.1。

表15.1 接地的分类

接地分类	接地电流的幅值范围	接地电流的频率范围	典型的波头时间
功能电路接地	直流~GHz	几mA~几A	---
电源接地	<50/60Hz	10A~1000A	秒或分
安全接地	<50/60Hz	10A~1000A	秒或分
防雷接地	200KHz~500MHz	<240KA	1~5us
EMI接地	直流~微波	uuA~A	---

EMI接地是为EMI电流提供一个受控通道。关键是在极宽的频率范围内保持低阻抗。大电流容量并不是EMI接地的主要问题。

防雷接地是提供一条将雷电电流通到大地的受控通道。防雷接地的主要问题是同时维持低电阻和低电感并且提供充分的瞬态电流容量。

安全接地主要是为了保护人身安全，保护设备安全并不是安全接地的主要目的。通常将设备的外壳金属件直接接地，当设备一旦出现故障时以确保故障电流流入大地。

电源接地的主要问题是维持低电阻并提供足够的电流容量。大多数电源接地不要求低电感。电源接地又分为交流电源接地和直流电源接地。关于交流电源的接地有特殊的考虑，在交流配电系统中有专门的研究。直流电源接地则可以适用信号接地的有关原则。

功能电路接地为信号提供一个返回通道。主要目的是限制任何接地通道上出现的多余的电压降；两个关键策略是：在宽频带范围内减少接地阻抗或者限制通过预先确定的接地通道的接地电流。

按照接地方式又可以分为浮地、单点接地、多点接地和混合接地。

浮地的目的是将电路或设备与公共地或可能引起环流的公共导线隔离开来。这种接地方式的缺点是设备不与直接相连，容易产生静电积累，并最终发生具有强大放电电流的静电击穿现象。通常在设备与大地之间接进一个阻值很大的电阻，以消除静电积累。

单点接地是指在一个线路中，只有一个物理点被定义为接地参考点。它只适用于工作频率范围在300kHz以下的低频设备系统中。如果系统的工作频率很高，使接地引线的长度可以与 $\lambda/4$ （ λ 为工作波长）相比拟，此时接地引线就成为一个终端短路的传输线（反射系数为-1，终端发生全反射，且相位相反）；同时，频率升高使地线的阻抗增大，增加了共阻抗耦合。

多点接地是指某一个系统中，各个接地点都接到距离它最近的接地平面上，以使接地引线长度最短。它是高频信号电路唯一实用的接地方式。但是采用多点接地后，设备内部就存在许多地线回路，此时提高接地系统的质量十分重要。

混合接地就是单点接地和多点接地的组合。适用的工作频率范围一般为500kHz~30MHz。

15.2.3 接地环路

接地环路包含两个方面的含义：

一是地线本身构成的环路。封闭环在外界电磁场的作用下会产生感应电动势，从而产生电流，是地线上各点的电位都不相同，容易导致共阻抗干扰。在布置地线时，一定不能布置成封闭的环路，一定要留有开口。

二是电路多点接地并且电路间有信号联系时构成的地环路。示意图如图15.1所示。




图15.1 地环路的构成

(a) 单根信号线的接地环路 (b) 双信号的接地环路

通常所讲的接地环路是指的第二种。

图15.1中，当A、B之间存在电位差时，就会产生差模干扰（图（a））或由共模干扰转化而来的差模干扰（图15.1（b）），从而影响电路的正常工作。电位差是很容易产生的，当有外界强磁场时会产生感生电动势；而当来自其它电路的不受欢迎的返回电流共享电路地线时，也会产生电位差。

抑制地环路干扰的方法是切断地环路。

在低频低速的电路中，常用措施可以有：

- ◆ 隔离变压器
- ◆ 共模扼流圈
- ◆ 光电耦合器

高频高速电路中，多点接地方式必然会产生地环路。此时消除地环路的最有效的方法是采用接地平面降低地阻抗，以减少接地电压。

15.2.4 接地设计

接地设计内容十分丰富。对于传输设备，至少可以分为机柜接地设计、子架接地设计、背板接地设计和单板接地设计等多项内容，每一类都包含丰富的内容。由于篇幅的限制，下文将只讲述一些关于接地的一般设计要求与原则。

15.2.5 接地设计的一般原则

- 1、模拟电路采用单点接地，以防止共阻抗干扰；
- 2、数字电路采用多点接地和接地平面，主要目的是通过强制方法降低接地路径的阻抗；
- 3、单板上模拟电路的地与数字电路的地单点连接；
- 4、对于可能出现较大突变电流的电路，要有单独的接地系统，或者单独的接地回路，以减少对其它电路的瞬态耦合；
- 5、所有I/O接口的滤波、防护电路的地应该是连接到系统的屏蔽体，即结构件，并尽可能靠近I/O连接器；
- 6、系统内部的独立模块，如电源盒、显示模块等，应该安装在系统的接地平面（即结构件）上，并与接地平面保持良好搭接；
- 7、接地设计的一般方法是首先划分系统内部的地种类，给出各自的要求；其次确定相互之间的连接关系和连接方式与要求；最后画出系统的接地拓扑图，逐一进行分析与详细设计。

15.3 搭接

接地设计与搭接是密不可分的。机柜、子架与背板的接地质量在很大程度上取决于搭接的质量。对搭接的设计要求如下：

- 1、搭接条设计必须考虑搭接条使用的场合、目的等要求，具有一定的刚度、抗疲劳性和耐蚀性；

文档编号:	文档名称:	
文档作者:	文档完成时间:	项目经理:
所属单板名称:		
1、可读性评价: ☐很好 ☐较好 ☐一般 ☐较差 说明: 文档是否表达清晰, 逻辑条理分明, 表达形式通用, 使具有一定技术背景的工程师容易读懂。如: 在难懂的地方增加注释, 在适当时采用图文并茂的方式等。选择认可的项打叉或打勾。 2、准确性评价: ☐很好 ☐较好 ☐一般 ☐较差 说明: 指文档是否对其中的技术内容能表达准确, 对其中设计的测试方法有其操作性, 并且准确有实效, 不应该有关键技术表达错误等。选择认可的项打叉或打勾。 3、规范性评价: ☐很好 ☐较好 ☐一般 ☐较差 说明: 指文档的内容和形式是否是规范的, 如: 文档是否按模板来写; 在特殊的情况下不使用模板而写的文档其封面格式、字体、主要内容顺序是否和相应的文档模板类型的要求是否一致等。选择认可的项打叉或打勾。 4、完备性评价 完备性总评: ☐很好 ☐较好 ☐一般 ☐较差 说明: 指文档包含的测试项目是否完整(即: 没有漏测现象等), 本次测试总体上对测试指导书的遵从程度和测试深度。可对照附录的内容进行判断。 总评: 说明: 概括总结该文档的优点、缺点及改进建议		
评审人签字:	评审日期:	联系电话:

附单板设计审查项目列表:

请参照此表，审查过的项目请打（✓），未审查的项目请打（x），单板无此审查项目可不填。

1.单元电路审查:

1.1滤波电路审查

- | | |
|---|--------|
| 1.审查电路中是否有设计电源滤波器。 | 有无审查（） |
| 2.审查电路中电源滤波器的形式是否有效，是否为单电容型或单电感型，而未采用Π形电源滤波器。 | 有无审查（） |
| 3.对单板的Π形电源滤波器参数进行审查。 | 有无审查（） |

1.2ID电路审查

- | | |
|-----------------------------------|--------|
| 1.审查ID电路的形式是否符合规范电路的要求。 | 有无审查（） |
| 2.审查ID电路的参数是否正确。 | 有无审查（） |
| 3.审查ID电路是否有隔离电阻或隔离芯片。 | 有无审查（） |
| 4.在沿用未能提供正确ID处理的旧母板时，单板是否进行相应的处理。 | 有无审查（） |

1.3主备倒换电路审查

- | | |
|---|--------|
| 1.审查主备倒换电路是否为主倒备型电路。 | 有无审查（） |
| 2.主备电路设计中是否考虑到单板复位后一段时间内该板一直设为备用，以更有效防止备抢主。 | 有无审查（） |
| 3.电路中是否考虑在主板复位时，自动转为备板，两块板同时复位时，自动将0号板设为主用，1号板设为备用。 | 有无审查（） |
| 4.在备板插拔时，由于插针接触或脱离的次序先后有别，会否导致备抢主现象。 | 有无审查（） |
| 5.备板在插入的过程中，会否有可能导致主板的状态不正常。 | 有无审查（） |
| 6.是否未将/Reset信号引入主备倒换电路，可否存在隐患。 | 有无审查（） |
| 7.主备倒换电路能否在单板所有的故障状态下均能进行正常的倒换，包括主板通讯中断时的自动倒换，CPU故障时的自动倒换等情况。 | 有无审查（） |
| 8.主备倒换电路与系统的时序配合能否满足系统实时倒换的要求。 | 有无审查（） |
| 9.若单板有一一对应关系，有否考虑到相关单板的联动倒换。 | 有无审查（） |
| 10.设计中是否考虑到本板通过光纤，双绞线输入的重要信号丢失时的自动倒换。 | 有无审查（） |

1.4复位、WDT电路审查

- | | |
|---------------------------------|--|
| 1.硬件设计中不推荐使用可关闭的WDT系统，即计数器清零电路应 | |
|---------------------------------|--|

- 是单稳电路而非锁存电路。如果设计为可关闭的WDT，刷新时应是关闭后立即开启，不可使watchdog处于长期关闭的状态。 有无审查（）
- 2.WDT设计中，坚决不可使用分离元件依靠电容充电实现WDT电路。 有无审查（）
- 3.在WDT设计中，计数时钟应尽量取用本板时钟。防止因为其他单板倒换，插拔导致时钟不正常时，本板WDT电路工作失常。 有无审查（）
- 4.上电时WDT计数器应可清零。 有无审查（）
5. 单板设计中有无手动复位开关。 有无审查（）
- 6.设计中有无为重要芯片设计供软件单独操作的复位口。 有无审查（）
- 7.复位电路中消抖电容的容值是否过大。 有无审查（）
- 8.审查WDT输出的复位信号是否接在MAX708的输入，通过MAX708的输出对单板进行复位，而不是用WDT输出的信号直接对单板进行复位。 有无审查（）

1.5匹配电路审查

- 1.审查高速信号长线传输中有无加入匹配。 有无审查（）
- 2.审查匹配形式的正确性，有效性。 有无审查（）
- 3.审查匹配参数的正确性。 有无审查（）
- 4.不可在同一信号线上同时进行终端并接与始端串接匹配。 有无审查（）
- 5.审查终端匹配时，信号输出芯片的驱动能力是否满足。 有无审查（）
- 6.审查时要结合PCB布线图进行审查。 有无审查（）

1.6信号时序审查

- 1.在不考虑延时的情况下，分析单板的输出信号之间的时序关系是否满足整机时序指标，最好是符合理想的时序要求。 有无审查（）
- 2.不考虑延时的情况下，单板对输入时钟的利用是否合理，所用芯片的输入信号的时序关系是满足专用芯片对输入信号时序的要求。 有无审查（）
- 3.CPU与外围芯片的时序是否能可靠配合。包括外围芯片是否能很好支持CPU的读写时序和采用高速CPU时RAM、ROM等存储器件的速度是否与CPU匹配。 有无审查（）
- 4.可编程逻辑器件接口逻辑设计是否能使输入信号可靠读入以及其输出信号是否能满足其它芯片的时序要求。在可编程器件选用上，其速度是否与其他芯片匹配。 有无审查（）
- 5.总线三态时序设计时是否考虑到各控制信号之间有充分的裕度，以防止总线冲突。 有无审查（）

1.7器件应用审查

- 1.审查所有芯片的外围电路的接法正确性 有无审查（）
- 2.审查对芯片无用脚的处理 有无审查（）

3.对芯片工作方式的审查 有无审查 ()

1.8CPU应用审查

1.8.1MCS51系列

- 1.时钟审查 有无审查 ()
- 2.控制信号审查 有无审查 ()
- 3.I/O口用法审查 有无审查 ()
- 4.外接存储器的速度匹配 有无审查 ()
- 5.不用输入端的处理审查 有无审查 ()

1.8.2186、188系列

- 1.与外围电路接法的正确性。 有无审查 ()
- 2.对输入时钟的审查。 有无审查 ()

1.8.3 386审查

- 1.审查与外围器件的接法是否依照器件手册推荐。 有无审查 ()
- 2.BS8#：输入，总线宽度，表明当前正寻址一个16位/ 8位设备，审查该端是否有上拉（16位）或下拉（8位）电阻。 有无审查 ()
- 3.CTS1#：清除发送SIO1，防止数据送到串口RXD1。与EOP#复用，需要外部上拉电阻。 有无审查 ()
- 4.中断输入口：NMI（不可屏蔽中断请求）、SMI#（系统管理中断请求）等中断输入口，不管使用与否都应有上拉或下拉电阻。 有无审查 ()
- 5.FLT#：浮空（强迫除TDO 以外所有的双向信号及输出信号为高阻），如果不用应接上拉电阻。 有无审查 ()
- 6.并行I/O 口：386有三个8 位的通用的I/O 端口，审查I/O口的驱动能力。P1口和P2口提供8mA的驱动能力，P3口提供16mA。 有无审查 ()
- 7.TAP（测试访问端口）：审查所有的TAP输入端口（TCK / TDI / TMS ）是否有上拉电阻，/ TRST#是否接下拉电阻或悬空。 有无审查 ()
- 8.WDT：如果用WDT信号作为中断源，应将中断触发方式设为边沿触发查与外围器件的接法是否依照器件手册推荐。 有无审查 ()

1.8.4DSP审查

- 1.与外围接口器件的连接 有无审查 ()
- 2.与外围接口器件的速度匹配 有无审查 ()
- 3.MP/ $\overline{\text{MC}}$ ：Microprocessor/ microcomputer 方式选择端，当采用外部存储器时，应通过上拉电阻接VCC；当采用内部存储器或BOOT时，应通过下拉电阻接地。 有无审查 ()

- 4.BOOT实现：DSP程序引导共有多种方式，如果采用BOOT，审查实现程序引导的接口方法是否正确。 有无审查（）
- 5.HOLD：总线占用请求，不用时应接上拉电阻。 有无审查（）
- 6.中断输入端： $\overline{\text{INT1}}$ 、 $\overline{\text{INT2}}$ 、 $\overline{\text{INT3}}$ 、 $\overline{\text{INT4}}$ 、 $\overline{\text{NMI}}$ ，不用时应接上拉电阻。 有无审查（）
- 7.测试/仿真端口：审查EMU0、EMU1是否接上拉电阻，TAP输入端口（TCK / TDI / TMS ）是否有上拉电阻；TRST#（内部有下拉电阻）是否接下拉或悬空。 有无审查（）
- 8.其它无用输入端是否有上拉电阻或下拉电阻/ 接地。 有无审查（）

1.8.5 MC68360审查

- 1.审查MC68360的电源系统 有无审查（）
- 2.审查MC68360的时钟 有无审查（）
- 3.审查MC68360中断体系 有无审查（）
- 4.审查内存控制器的时序 有无审查（）
5. 审查通信控制处理模块 有无审查（）

1.8.6 MPC860审查

- 1.电源和地的审查。 有无审查（）
- 2.审查MPC860的时钟模式引脚及配置字。 有无审查（）
- 3.审查MPC860的时钟。 有无审查（）
- 4.注意MPC860总线的排列顺序正好与X86的相反。 有无审查（）
- 5.审查MPC860中断体系。 有无审查（）
- 6.审查内存控制器的时序。 有无审查（）
- 7 审查通信控制处理模块。 有无审查（）

1.9系统常用接口审查

1.9.1差分接口电路

1. 如果是远距离点对点通讯，接口的保护非常重要，应是审查的重点。 有无审查（）
2. .近距离点对点接口方式，审查接口电路的参数。 有无审查（）
3. 一点对多点接口方式，审查接口电路的参数。 有无审查（）

1.9.2光电耦合电路

1. 直流电气参数审查。 有无审查（）
2. 审查光耦的反向电压和驱动能力是否满足要求。 有无审查（）
3. 对于单向输入的光电耦合器件，应在输入端并接反向二极管。 有无审查（）
- 4.光电耦合器件的电流传输比离散性很大，电路应保证在这个参数范围内的所有光耦器件可正常的导通及截止。 有无审查（）

5. 对于大多数光电耦合器件，输出端提供了输出三极管的基极，应将它通过一个1MΩ左右的电阻接地。

有无审查（）
- 6.交流电气参数审查。

有无审查（）
- 7.审查光耦合器件接口电路的响应速度是否满足系统要求。

有无审查（）

1.9.3变压器隔离电路

- 1.变压器的主要作用是电压、电流变换，原副边的变化比（线圈匝数比）必须满足接口电路的要求。

有无审查（）
- 2.审查输入输出端的阻抗是否匹配。

有无审查（）
- 3.电路中应有隔直电容，电容的大小应保证既能很好的隔离直流分量，有不对有用信号产生较大的衰减，也不因此而带来阻抗的失配。

有无审查（）
- 4.变压器接口电路通常用于传输远距离信号，审查时应留意电路中是否有保护电路，保护电路是否合理

有无审查（）

1.10分立元件参数审查

1.10.1电阻器审查

- 1.电阻器的阻值参数是否符合电路要求，通常使用电阻的数值与电路理想的数值有偏差，审查在此偏差范围内能否保证电路功能正常实现。

有无审查（）
- 2.电阻器的精度等级是否符合要求。在使用中，应考虑电阻的阻值的偏差是否符合电路要求，在精度要求特别高或较高的地方，如测量电路、倒相电路，应使用阻值偏差为2%以下的电阻器，一般的电路可使用允许偏差为10%的电阻器。

有无审查（）
- 3.电阻器的额定功率是否符合要求。为满足可靠性的要求，应根据具体的电路计算电阻实际消耗功率，选用电阻器的额定功率为实际消耗功率的1.5~2倍。

有无审查（）
- 4.电阻器的最高工作电压是否符合要求。允许加在电阻两端的最高电压可由下式求得：工作电压=（电阻的额定功率*电阻值）平方根值。当电阻器两端的电压超过规定值时，电阻器内部会产生火花、引起噪声、甚至损坏。

有无审查（）

1.10.2电容器审查

- 1.电容器的容量。审查电容器的容量数值是否合适。

有无审查（）
- 2.耐压及工作电压。在实际使用中工作电压应小于标称的耐压数值，一般为工作电压为耐压的一半，以降低电容的故障率。

有无审查（）
- 3.极性审查。审查中考虑即使电压的平均值的极性符合要求，也还必须叠加交流交流和尖峰电压的负峰值后是否会出现反极性的现象。

有无审查（）

4.精度。中频变压器用的调谐电容，本机振荡用的垫整电容器，应选用 I 级精度的电容，作耦合、旁路的电容器可任意选用。	有无审查（）
1.10.3稳压二极管	
1.审查稳压管的稳定电压的值能否保证单元电路功能的正常实现。	有无审查（）
2.稳定电压随工作电流和温度的不同而有所改变，同一型号的稳压管，其稳定电压的数值也不是固定的数值，审查误差为电路带来的影响。	有无审查（）
1.11单板附加功能审查	
1.单板有无自检功能。	有无审查（）
2.设备升级是否方便。	有无审查（）
3.单板维护是否方便。	有无审查（）
4.单板的可测试性。	有无审查（）
1.12插槽审查	
1.HEADER使用接插件是否符合公司标准，应尽量选用 64PIN或96PIN欧式连接器。	有无审查（）
2.有两个HEADER接插件，上HEADER下边沿与下HEADER上边沿垂直间距是否为 1975mil，是否关于母板水平中轴线对称。	有无审查（）
3.HEADER上未用管脚是否集中。	有无审查（）
4.业务线是否尽量集中且放在上HEADER的上部和下HEADER的下部。	有无审查（）
5.电源和地、电源和电源之间是否相邻，电源与地线引脚数是否考虑单板用电量。	有无审查（）
6.调试串口是否占用HEADER管脚；	有无审查（）
7.引脚安排有没有考虑误插时可能导致的单板或器件损坏问题。	有无审查（）
1.13负载驱动能力的审查	
1.审查各类集成电路的扇出能力是否满足电路的要求。	有无审查（）
2.审查开路门的上拉电阻是否满足相应驱动条件。	有无审查（）
3.审查各类不同集成电路间相互驱动时电流，电压驱动能力。	有无审查（）
4.可编程逻辑器件使用时须审查输出端和接口器件的电平配合。	有无审查（）
5.审查并行总线，串行总线的驱动能力。	有无审查（）
6.使用的超小型TQ继电器，应采用ULN2003（MC1413）驱动。	有无审查（）
7.其它专用器件必须使前级输出电流、电压极差值满足后级输入电流、电压要求的极差值。	有无审查（）
1.14保护电路审查	

1.14.1差分接口电路：

- 1.对不同机柜，不同电源系统和接地系统，或接地线之间的距离较长的接口电路，必须具有保护措施。

有无审查（）
- 2.审查保护电路是否合理，保护元件的参数和布局是否正确。

有无审查（）
- 3.高速信号传输电路中，还要注意保护器件的电容特性是否满足高速信号传输的要求。

有无审查（）

1.14.2变压器接口电路

- 1.PGND与GND一定要隔离，并有一定的距离；而且，变压器的输入、输出端之间应保证电气上隔离，以使系统有很好的抗共模干扰能力，也避免因雷击、高压碰线等带来的输入端高压串入逻辑电路中。

有无审查（）
- 2.热敏电阻必须安放在压敏电阻和防雷芯片的前面，才能能实现其保护功能。

有无审查（）
- 3.压敏电阻应对传输线对地过高的电压进行嵌位保护，以消除接口线上的共模电压。

有无审查（）
- 4.对大多数的接口电路来说，阻抗匹配是很重要的。由于PTC电阻一般有5~30欧姆的冷态电阻，它的接入可能会影响接口电路的阻抗匹配。审查时应把热敏电阻的冷态电阻计算进去。

有无审查（）

1.14.3触点开关电路

- 1.审查触点开关电路是否有保护电路，方法是否正确。

有无审查（）
- 2.对大电流情况，即使连接导线很短，但如果我们不清楚负载的具体阻抗特性，开关两端都应该加保护电路。

有无审查（）
- 3.提倡对大电流开关，无论是触点开关还是无触点开关，都加上限压保护电路。

有无审查（）
- 4.对已有保护电路的，审查时还应当注意保护器件的参数选择和接入位置是否正确，是否靠近被保护器件，连线是否尽量短。

有无审查（）
- 5.在具有感性的电路开关时，如继电器控制线圈的电路中，有否考虑到瞬间过压保护。

有无审查（）
- 6.审查保护器件尽量靠近被保护器件，保护电路的走线尽量短，这也应是审查的重点。

有无审查（）

1.14.4电源保护电路：

- 1.确定单板和单元电路是否需要过流过压保护，以及保护电路的类型，多电源系统是否需要自动同时掉电保护等。

有无审查（）
- 2.审查电路是否正确使用保护电路，保护电路的设计和器件参数的选择是否满足上述要求。

有无审查（）

3.过压保护电路的位置，必须在保险管的后面。 有无审查（）

1.15其他审查项

- 1.审查单板设计时是否考虑易发热器件的散热问题。 有无审查（）
- 2.审查有无过流过压保护。 有无审查（）
- 3.审查单板是否做到输出口断电为高阻。 有无审查（）
- 4.审查单板复位时公用信号接口能否保持三态。 有无审查（）
- 5.审查单板中设计有两脚晶振，是否有镀锡铜线固定。 有无审查（）

2.逻辑审查

2.1设计中是否有意利用时延实现电路功能

- 1.设计原理图中是否明显存在用于时延的元件，如MAXPLUSII中的LCELL、MCELL、Foundation中的BUF等，注意SOFT、BUF在编译时可能会优化掉，要对这点进行确认。 有无审查（）
- 2.分析底层设计实现，看是否存在有意利用LE或连线调节时延的地方。 有无审查（）

2.2设计中是否存在组合逻辑输出作时钟、异步清0、置位信号

- 1.分析设计中是否存在逻辑冒险或功能冒险，存在冒险的信号是否作为了触发器的时钟、异步清0、置位信号。 有无审查（）
- 2.输出给外部的等效于时钟的信号，如读写信号，是否由组合逻辑产生，是否存在毛刺。 有无审查（）
- 3.触发器的异步置位、清0是否会存在同时有效的情况。 有无审查（）

2.3设计时序是否可靠

- 1.对于局部同步电路要分析主时钟的布线情况，分析最大时钟偏差的大小，从而判断是否存在建立_保持时间问题。 有无审查（）
- 2.对于异步电路接口，要对其时序进行验证，看看触发器的建立_保持时间是否满足器件要求。 有无审查（）

2.4设计实现与设计意图的一致性

- 1.审查有无设计失误造成某一方面的功能不能实现，要根据电路实际工作情况设计各种输入测试向量，通过仿真工具来对某个具体电路实现的功能进行仿真测试，看它的输出功能是否正常，是否达到了设计的目的。 有无审查（）
- 2.审查开发工具编译优化造成最终结果与设计意图不符。要分析开发工具编译完成后给出的报告文件（如.RPT文件），分析开发工具在编译时作了哪些优化，优化后的结果是否仍与设计意图一致，是否会导致电路功能变化。 有无审查（）

3.如设计原理或器件选择不适当造成关键路径时延理论或实际上大于该部分时序电路的时钟周期，电路在极限工作条件下可能不能可靠工作。可通过分析同步电路设计中的最长延时路径，通过时延分析工具确定它的时延大小，看最大时延是否超过了一个时钟周期。若超过了一个时钟周期，则该部分电路的工作可靠性无法保证。

有无审查 ()

3.PCB审查

3.1整体布局是否合理

- 1.模拟电路与数字电路占不同的区域，同一类数字器件尽可能分布在一起，模数电路位于两者的交界处，使模拟部分的管脚位于模拟地上方，数字部分的管脚位于数字地上方。在数模混合的单板上，AD芯片的摆放位置应尽量先满足模拟部分的需求。
- 2.把电路板分为不同的直流电压区域，如5VDC区、12VDC区等等；同时使用多种电源的器件应该位于区域的交界处；
- 3.接口器件靠近HEAD布置。
- 4.时钟远离I/O电路，同时输入、输出回路应该尽量远离；特别是模拟高频信号的发送和接收部分尽量分开，不宜交叉，最好将这两部分的地线层分开，相应的信号在各自地线层上方走线。
- 5.电压调整器这类器件应离易受干扰的模拟信号较远，以减少干扰。
- 6.器件放置的方向应便于散热；高热器件均衡分布；温度敏感器件如光模块远离高热器件。
- 7.布局应该尽可能做到使关键的高速信号走线最短。

有无审查 ()

有无审查 ()

有无审查 ()

有无审查 ()

有无审查 ()

有无审查 ()

有无审查 ()

3.2电源布线审查

- 1.几种不同类型的电源分开。
- 2.模拟电路电源与数字电路电源分开。
- 3.不同类型的数字电路（如TTL与PECL）电源分开。
- 4.高频线路接口的收电路和发电路电源分开。
- 5.HEAD头上的电源插针数应该满足最大电流的要求。
- 6.电源引脚的物理位置定义，应注意安全性，不同种类的电源引脚要分开一定间隔，特别是与地脚应有一定距离。
- 7.不允许有任何电气上浮空的金属。
- 8.不同种类电路的地最好分开，如果无法提供不同的地平面的话,可以在同一地平面上分割地,成为一个个”地岛”,但是地岛的分割不能过多，尽量不要出现条状的地岛，若不得以，则可以将条状地放在PCB板的边缘。
- 9.数字地和模拟地的开槽不宜过小，需严格做到单点接地。数字地网和模拟地网本身应以网状连接，尽可能减小信号环路面积。

有无审查 ()

有无审查 ()

有无审查 ()

有无审查 ()

有无审查 ()

有无审查 ()

有无审查 ()

有无审查 ()

有无审查 ()

- 10.防雷地和工作地在板上严格分开，防雷器件的接地应接PGND，不能接GND。在隔离变压器内边的防护器件不应再接PGND，不然将通过PGND将雷击信号反串电路，使隔离变压器失效。有无审查（）

3.3附属器件的位置

- 1.去藕电容的位置应尽量靠近芯片电源引脚。有无审查（）
- 2.终端匹配电阻接在最后一个负载处，且应尽可能靠近终端器件。有无审查（）
- 3.某个集成芯片的外围器件应该紧靠该芯片，如锁相环外围鉴相电容、电阻CPU的晶振等尽可能靠近相应的芯片。有无审查（）
- 4.每个电源的滤波电路应该紧靠应用该电源的集成芯片处。有无审查（）
- 5.I/O信号线的去耦器件应尽可能在接口处。有无审查（）

3.4信号线的审查

3.4.1不同种类的信号线的分布应该分开：

- 1.高电压、大电流信号与低电压、小电流信号分开；有无审查（）
- 2.模拟信号与数字信号分开；有无审查（）
- 3.高频信号与低频信号分开；有无审查（）
- 4.他们的地线也应该互相分开；有无审查（）

3.4.2线的形状应该满足：

- 1.转折线(转折处用弧线)，少走过孔，线宽尽量保证一致；有无审查（）
- 2.印制线的粗细应该能够承受最大电流；有无审查（）
- 3.芯片的电源引线、地线引线，滤波电容接地和接电源引线应尽量短且粗；有无审查（）
- 4.高速差分线的两根走线尽可能一致(在长度上和位置上)；有无审查（）

3.4.3线的走向应该满足：

- 1.重要信号线不要走插座脚间穿过；有无审查（）
- 2.相邻层的走线方向应尽可能互相垂直，使串扰减至最小；有无审查（）
- 3.动态信号线不能穿过滤波电路或位于其下方；有无审查（）
- 4.尽可能把线走在同一层；有无审查（）
- 5.并联匹配的信号线其分支长度必须短于1/4驱动器上升时间代表的长度；即尽可能避免T型走线。有无审查（）
- 6.高频信号与其回路构成的环路尽可能的小，多个环路不能相互重叠；有无审查（）
- 7.板间信号线与其回流地也应遵循前一条原则；有无审查（）
- 8.平行走线的高频数字信号的间隔要拉开距离，减少串扰；必要时用示波器实测验证。有无审查（）

9.重要的信号线与数据线、地址线、时钟线最好不要共享返回通路（对TTL和ECL是地线，对PECL是+5V电源线）； 有无审查（）

3.4.4是否采取其它提高布线质量的措施及其合理性

1.重要信号间，可采用地线隔离。该地线每75mm应与地层连接。差分线的两线间不要隔地线，应该布在同一层，并且互相紧邻平行走线； 有无审查（）

2.当地平面必须断开时，应在重要信号的走线下面设置一根短而粗的地线。另外设置一条地线不容易时，最好使信号线也沿着未断开的地平面走线，这样同样可以减小信号回路面积。 有无审查（）

3.4.5专用芯片的特定布线要求

1.专用芯片的布线要求在其应用手册中都会给出。审查时只要参考手册给出的特定布线要求，检验实际单板布线是否严格与之相符。 有无审查（）

4.EMC审查

4.1电路审查

4.1.1滤波审查

1.计算截止频率，作为低通滤波器而言截止频率一般需大于等于信号最高频率分量，不然就会带来信号分量丢失引起的信号失真。信号最高频率分量可按 $1/\pi Tr$ 来估算，截止频率可按 $f_0=1/2\pi\sqrt{LC}$ 来计算。 有无审查（）

2.滤波电路的选择与电路的源阻抗和负载阻抗有关。 有无审查（）

4.1.2去耦审查

4.1.2.1高速数字电路的去耦

1.每个数字电路的电源脚都应加去耦电容 有无审查（）

2.要计算去耦电容的大小，一般情况下最小去耦电容可按下式来计算：

$$C_{min} = \Delta I * \Delta t / \Delta V$$

其中： ΔI 是电流的变化量

Δt 是脉冲时间

ΔV 是允许的电压变化量

去耦电容也不宜过大，一般取值在470pf 到1000pf之间。 有无审查（）

4.1.2.2 I/O线的去耦

1.I/O线是否有去耦电容，包括输入和输出。 有无审查（）

2.去耦电容的容量需要与信号匹配。 有无审查（）

3.去耦电容的位置要紧靠接口处。 有无审查（）

4.1.2.3接口引线的分配原则

- | | |
|---------------------------------------|----------|
| 1.检查敏感信号是否紧靠干扰源。 | 有无审查 () |
| 2.检查信号分配是否存在磁耦合，如 S S S S ...S G 的方式。 | 有无审查 () |

4.1.2.4滤波电容的选取

- | | |
|---|----------|
| 1.电容的类型选择要正确，不同的电容有不同的用途。 | 有无审查 () |
| 2.电解电容一般都有极性要求，不可反接。 | 有无审查 () |
| 3.选取电容要注意电容的耐压与工作电压匹配，一般不超过
额定值的1/2到2/3。 | 有无审查 () |

4.1.2.5磁环、磁珠的应用

- | | |
|---|----------|
| 1.磁珠是否加在靠近干扰源处。 | 有无审查 () |
| 2.磁珠是否紧扣在导线、电缆上。 | 有无审查 () |
| 3.穿过磁珠的电流和是否为零。 | 有无审查 () |
| 4.磁环的 μ 值随频率变化，应根据不同频段的 μ 值计算电感量。 | 有无审查 () |

4.1.3器件速度的选择及高速时钟的驱动

- | | |
|--|----------|
| 1.器件的速度应适当，板级信号沿变不能太快或太慢。对EPLD或
FPGA电路应注意必要的SLEW RATE 控制。 | 有无审查 () |
| 2.对于高速时钟信号，应避免使用一带多的驱动现象。其主要原因
是在一带多的情况下，高速时钟很难匹配，造成信号质量下降；就
算是在初始匹配良好的情况下，一旦某一路负载发生变化，则整个
匹配情况就可能劣化。 | 有无审查 () |

4.2结构审查

4.2.1电源滤波器的位置

- | | |
|--------------------------------|----------|
| 1. 滤波器要放置在最靠近电源输入的位置，输入引线最短。 | 有无审查 () |
| 2. 滤波器的输入输出引线不可并行走线。 | 有无审查 () |
| 3. 滤波器的接地非常重要，应在安装滤波器的地方就近接机箱。 | 有无审查 () |

4.2.2屏蔽体的结构

- | | |
|----------------------------------|----------|
| 1.屏蔽体上开槽应不切断涡流，具体方向应根据实际情况做具体分析。 | 有无审查 () |
| 2.线圈应立装，以便保证良好的磁屏蔽效能。 | 有无审查 () |
| 3.屏蔽盒螺钉之间的距离不应超过 $\Lambda/20$ 。 | 有无审查 () |

2: TTL信号和LVDS信号线之间是否相距一定距离（至少应该大于3~5倍差分线间距），减小直接串扰。

☐是 ☐否 ☐无

4: 对于使用TTL和LVDS的系统，其电源之间是否用合适电感进行处理，以减小TTL噪声进入LVDS系统。

☐是 ☐否 ☐无

5: 对不用输入管脚是否按规范进行了处理。

☐是 ☐否 ☐无

6: 对不用输出管脚，是否按规范进行了处理。

☐是 ☐否 ☐无

7: 对高速LVDS器件使用，是否考虑了信号阻抗的匹配。

☐是 ☐否 ☐无

8: 终端匹配元件是否要放在最靠近传输线末端的地方。

☐是 ☐否 ☐无

9: LVDS器件的电源管脚是否充分去藕，滤波电容的位置是否靠近电源和地管脚。

☐是 ☐否 ☐无

10: LVDS高速信号线上是否尽量避免了过孔。

☐是 ☐否 ☐无

11: LVDS高速信号线上是否避免了90度转折。

☐是 ☐否 ☐无

12: LVDS差分信号线是否做到电气等长和平衡。

☐是 ☐否 ☐无

13: LVDS信号是否有完整的参考地平面，保证有合理的回流路径。

☐是 ☐否 ☐无

14: 电缆连接的情况下，电缆两端是否合理接地。

☐是 ☐否 ☐无

15: 接插件中的LVDS信号的排布是否满足符合规范的原则。

☐是 ☐否 ☐无