

华为 2024 届校园招聘-硬件通用/单板开发

1、非固体铝电容存在寿命问题，主要原因是

- A、氧化膜老化
- B、橡胶塞老化
- C、电解液挥发
- D、铝箔老化

2、采用负反馈形式连接后，则

- A、一定能使干扰引起的误差逐渐减小，最后完全消除
- B、一定能使闭环系统稳定
- C、需要调整系统的结构参数，才能改善系统性能
- D、系统动态性能一定会提高

3、LDO 电源 V_{in} 为 5V， V_{out} 为 3V，电源效率是

- A、不知电流，无法计算
- B、0.5
- C、0.4
- D、0.6

4、以下哪种二极管，适合小电压大电流整流

- A、肖特基
- B、超快速恢复
- C、快速恢复
- D、普通

5、磁珠是一种储能元件，常用于吸收高频信号、抑制电磁辐射干扰，以及模拟地和数字地连接元件。

- A、正确
- B、错误

6、微型计算机存储系统中，PROM 是

- A、动态随机存取存储器
- B、可读写存储器
- C、只读存储器
- D、可编程只读存储器

7、同为 10uF 的陶瓷电容，下面哪种封装时谐振点频率最低

- A、0805
- B、1210
- C、0603
- D、1812

8、在 TTL 和 CMOS 电路设计中，需要保证合格的噪声容限，即 $V_{ohmin} - V_{ihmin}$ 和 V_{ilmax}

- Volmax 满足

A、0.4V

B、0.2V

C、1.0V

D、0V

9、磁珠在低频下表现为电感特性，因此，在滤波电路中存在振荡的可能。

A、正确

B、错误

解析：在低频下，磁珠通常表现出电感特性，具有较高的阻抗。这使得磁珠可以用于滤波电路中作为一个有效的元件来抑制高频噪声或干扰信号。

然而，如果在设计滤波电路时没有考虑到合适的阻尼和衰减，也可能导致磁珠产生振荡。振荡往往发生在滤波电路的共振频率附近，当信号频率与磁珠的谐振频率相近时，磁珠可能会出现过度振荡的现象。

为了避免磁珠在滤波电路中产生振荡，可以采取以下几种措施：

1. 增加适当的阻尼：通过引入合适的耗散元件或阻尼网络来增加滤波电路的阻尼，以消除潜在的振荡。

2. 使用合适的频率衰减：确保滤波器的截止频率设置得足够低，超出磁珠的谐振频率范围，以避免在共振频率附近的振荡。

3. 调整电路布局 and 连接：注意滤波器的布局 and 连接，避免过于接近其他电感元件或共振电路，以减少相互干扰。

总之，在设计滤波电路时，需要综合考虑磁珠的特性和各种参数，并采取适当的措施来避免振荡现象的发生。

10、LDO 及线性稳压电路的功耗如何计算？

A、最小输出电流×（最大输入电压-输出电压）

B、最大输出电流×最大输入电压

C、最大输出电流×输出电压

D、最大输出电流×（最大输入电压-输出电压）

解析：

这个公式基于以下几个假设和计算原理：

- LDO 是一个线性稳压器，将过剩的电压转化为热量。
- 最大输入电压是指 LDO 能够承受的最大输入电压。
- 最大输出电流是指 LDO 能够提供的最大输出电流。
- 输出电压是指 LDO 稳定地输出的电压值。

由于线性稳压器中存在电压降压及电流传递的过程，功耗等于输入功率减去输出功率。输入功率可以通过最大输入电压乘以最大输入电流来计算，而输出功率可以通过最大输出电流乘以输出电压来计算。因此，最大输出电流乘以（最大输入电压减去输出电压）可以得到 LDO 及线性稳压电路的功耗估计。

请注意，这只是一个简化的计算公式，实际的功耗可能还会受到其他因素的影响，如负载特性、LDO 自身的效率等，因此在实际应用中还需要进一步的测试和验证。

11、在纯电感电路中，已知端电压为正弦交流，则电压与流过该电感的电流相位差为

A、0

- B、-90
- C、+90
- D、+180

12、下面有关 CPU 的“中断”的详细叙述，错误的是（）

- A、一旦有中断请求出现，CPU 立即停止当前指令的执行，转而去受理中断请求
- B、中断方式一般适用于随机出现的服务
- C、为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行断点现场保存操作
- D、CPU 响应中断时暂停运行当前程序，自动转移到中断服务程序

13、非固体铝电容存在寿命问题，主要原因是

- A、氧化膜老化
- B、橡胶塞老化
- C、电解液挥发
- D、铝箔老化

14、关于 PCB 布局，说法错误的是

- A、把受热影响大的元器件放置在离进风口近的区域
- B、数字电路器件与模拟电路器件分开放置
- C、钽电容应该放在铝电解电容的前面，因为钽电解电容的抗浪涌的能力较强
- D、晶体、晶振、高速芯片、开关电源等强辐射器件或敏感器件距单板拉手条、连接器的边缘尽量远

15、电阻体标志为“105”的电阻阻值为

- A、100k Ω
- B、1M Ω
- C、10 Ω
- D、105 Ω

16、以下哪种电阻的温度系数最大？

- A、厚膜电阻
- B、金属箔电阻
- C、薄膜电阻

17、下列应用场景中，线性电源适用的是

- A、5V 转 3.3V1A
- B、5V 转 3.3V5A
- C、3.3V 转 5V1A
- D、12V 转 5V1A

18、几种电容容量范围大小依次是

- A、超级电容>铝电容>钽电容>陶瓷电容
- B、铝电容>钽电容>陶瓷电容>超级电容

- C、超级电容>钽电容>铝电容>陶瓷电容
D、超级电容>铝电容>陶瓷电容>钽电容

19、在进行同步设计时，只要时钟频率相同就可以认为是同步处理。

A、正确

B、错误

解析：不正确。在同步设计中，时钟频率的一致性是一个重要因素，但远非唯一的条件。除了时钟频率相同之外，还需要考虑以下几点：

时钟相位：各个时钟信号的相位关系是否保持一致，这对于确保数据在正确的时间点被采样至关重要。

时钟延迟：各个时钟信号的传播延迟是否一致，否则会导致数据到达时机的差异。

时钟抖动：时钟信号的抖动（由噪声等因素引起的时钟信号偏移）是否在可接受范围内，以保证数据的稳定性和准确性。

同步电路：同步设计中常用的锁存器、触发器等电路元件必须能够正确响应时钟信号，确保数据在稳定的时钟边沿进行更新。

综上所述，时钟频率的一致性只是同步设计的一个方面，其他条件也同样重要。仅仅依靠时钟频率相同并不能保证同步处理的正确性。

20、I²C 总线的“START”信号是：

A. SCL 电平为低，SDA 电平由低变高

B. SCL 电平为低，SDA 电平由高到低

C. SCL 电平为高，SDA 电平有低变高

D. SCL 电平为高，SDA 电平由高到低

答案：D

解析：I²C 属于两线式串行总线，由飞利浦公司开发用于微控制器(MCU)和外围设备(从设备)进行通信的一种总线，属于一主多从(一个主设备(Master)，多个从设备(Slave))的总线结构，总线上的每个设备都有一个特定的设备地址，以区分同一 I²C 总线上的其他设备。物理 I²C 接口有两根双向线，串行时钟线 (SCL) 和串行数据线 (SDA) 组成，可用于发送和接收数据，但是通信都是由主设备发起，从设备被动响应，实现数据的传输。

I²C 总线协议无非就是几样东西：起始信号、停止信号、应答信号、以及数据有效性。

空闲状态：SCL 和 SDA 接上拉电阻，默认高电平

从设备地址来区分总线上不同的从设备，一般会在最低位加上读/写信号，一般对应 0/1

起始 START 信号：起始信号由主设备发起，SCL 保持高电平，SDA 由高到低

停止 STOP 信号：也由主设备终止，SCL 为高，SDA 由低到高

数据有效性：I²C 总线进行数据传送时，在 SCL 的每个时钟脉冲期间传输一个数据位，时钟信号 SCL 为高电平期间，数据线 SDA 上的数据必须保持稳定，只有在时钟线 SCL 上的信号为低电平期间，数据线 SDA 上的高电平或低电平状态才允许变化，因为当 SCL 是高电平时，数据线 SDA 的变化被规定为控制命令 (START 或 STOP，也就是前面的起始信号和停止信号)。

应答信号：接收端收到有效数据后向对方响应的信号，发送端每发送一个字节(8 位)数据，在第 9 个时钟周期释放数据线去接收对方的应答。当 SDA 是低电平为有效应答(ACK)，表示对方接收成功；当 SDA 是高电平为无效应答(NACK)，表示对方没有接收成功。

21、增强型和耗尽型 MOSFET 的主要区别是()

A、增强型晶体管的沟道掺杂与源极和漏极的类型相反，而耗尽型晶体管的沟道掺杂与源极和漏极的类型相同。

B、增强型晶体管和耗尽型晶体管都被看做常闭型。

C、增强型晶体管的沟道掺杂与源极和漏极的类型相同，而耗尽型晶体管的沟道掺杂与源极和漏极的类型相反

D、增强型晶体管开启不需要加栅压，而耗尽型晶体管的开启需要加栅压。

22、下面几个选型的原则，哪个是错误的？

A、优先满足环保要求的无铅器件，不选有铅型号器件

B、在充分考虑功能需求，以后可能的功能扩展的情况下，选用最高规格的器件

C、选主流厂家的器件，不选非主流厂家的器件

D、选择有直接或板级替代的器件，尽可能不选独家供货的器件

23、关于信号采样，正确的是

A、采样频率只要大于被测频率即可

B、采样频率过低会发生混叠现象

C、采样频率越高越好

D、采样频率要设为被测信号频率的整数倍

24、在实际应用中，有时需要在某些逻辑电平的器件之间进行互连。在不同逻辑电平器件之间互连需要考虑

A、驱动能力，必须根据器件的特性参数仔细考虑，计算和试验，否则很可能造成隐患

B、延时特性，在高速信号进行逻辑电平转换时，会带来较大的延时，设计时一定要充分考虑其容限

C、电平关系，必须保证在各自的电平范围内工作

D、以上都需要考虑

25、晶振负载能力通常用()表征

A、CL

B、Cs

C、C0

26、GPIO 一般要求给定态，不要随意配置为 NP，但是以下哪种场景一般都是不能配置为 PD 的？

A、用作输入

B、用作输出，负载端有下拉电阻，且默认时使能的

C、用作输出，负载端默认是高阻态

D、用作输出，负载端有上拉电阻，且默认时使能的

解析：D

GPIO, general purpose input output 具有多种模式，每个 GPIO 都有单独的时钟开关，每使用到一个 GPIO 都要对其时钟使能，而且 STM32 的 GPIO 的输入输出必须单独配置。

GPIO 配置一般分为：高阻抗 (Hi-Z)，上拉 (PULL-UP)，下拉 (PULL-DOWN)。

在 pull-up resistor(pull-up 外接高电压，pull-down 通常会接地)的作用之下，让 port 的维持在明确的高电压状态(pull-down 则是让 port 维持在低电压状态)。

输入上拉 (Pull up)：即输入端口配置一个电阻接到电源 (Power) 端，该电阻可以使用芯片内置，也可以是外部电阻。

输入下拉 (Pull down)：即输入端口配置一个电阻到地 (Ground)，该电阻可以使用芯片内置，也可以是外部电阻。

上拉 (Pull Up) 是对器件注入电流，下拉 (Pull down) 是输出电流。因此在 GPIO 配置为 PD 时，已经默认电位为 0，如果再接上有上拉电阻的负载端，那么将形成回路无法正确的识别信号。

多选

27、抖动产生的原因都有哪些？

- A、地弹导致的逻辑判决门限的变化等
- B、热噪声及半导体随机振动
- C、电源线、AC 线所产生的辐射
- D、2 根临近的走线串扰

28、影响 BUCK 电源输出质量的因素有哪些？

- A、电感感值
- B、电感封装
- C、输入电容
- D、工作模式

解析：影响 BUCK 电源输出质量的因素有以下几个：

A、电感感值：电感感值的选择会影响 BUCK 电源的输出质量。较大的电感感值可以提供更好的电流响应能力和抑制高频噪声的能力，从而改善输出质量。

B、电感封装：电感的封装类型也对输出质量有影响。不同的封装类型会导致不同的电感特性，例如电感的串联电阻和自谐振频率等。合适的电感封装能够降低损耗以及噪声。

C、输入电容：适当选择和配置输入电容可以帮助稳定输入电压并过滤传输线上的噪声。输入电容的选择应该考虑负载变化和频率响应等因素，这可以提高输出质量和稳定性。

D、工作模式：BUCK 电源可采用不同的工作模式，如连续导通模式和脉宽调制模式等。工作模式的选择会影响转换效率和输出纹波等方面的性能，因此需要根据具体要求进行合理的选择。

除了以上因素外，还应该考虑输入电压范围、负载变化对输出质量的影响，以及优化反馈控制回路等方面的因素。在进行 BUCK 电源设计时，需要综合考虑这些因素，以满足输出质量的要求。

29、影响接触可靠性的要素

- A、使用环境
- B、工作温度
- C、接触力
- D、镀层（厚度）及材料

解析：影响接触可靠性的要素包括：

A、使用环境：使用环境的温度、湿度、震动、腐蚀和污染物等因素会影响接触点的稳定性和寿命。恶劣的使用环境可能导致接触腐蚀、氧化、间隙放电或诱导电磁干扰，从而降低接触的可靠性。

B、工作温度：高温会引发材料热胀冷缩、松动或粘连等问题，进而导致接触不良或断开。恰当的选择和设计材料，以及适当的散热措施，可以提高接触在高温环境下的可靠性。

C、接触力：合适的接触力能够确保接触点保持良好的接触状态，减少接触电阻和接触间隙。过高或过低的接触力都可能导致接触不良、断开或热失控等问题。

D、镀层（厚度）及材料：表面镀层能够提供保护和减少氧化的作用，从而提高接触的可靠性。适当选择和设计镀层材料和厚度，以满足特定的应用环境的要求，可以减少接触电阻、提高耐磨性和耐蚀性，增强接触的可靠性。

除了以上因素，还应该考虑接头的结构设计、接触材料的选择、插拔次数等因素对接触可靠性的影响。综合考虑这些要素，并采取适当的设计和措施，可以提高接触的可靠性和寿命。

30、传输线跨分割会产生什么影响

A、容易产生串扰

B、回流路径增大

C、阻抗失配

D、容易产生 EMC 问题

31、下面关于计数器的描述，正确的是

A、同步置数需要在计数脉冲到来时进行

B、异步清零功能又称异步复位功能

C、异步清零需要在计数脉冲到来时进行

D、如果同步置数输入 $D_n=0$ ，则它的功能和异步清零完全一样

32、信号边沿不单调会影响（）

A.产生错误采样

B.降低时序容限

C.产生电磁辐射

D.器件寿命

解析：

于一个沿有效的时钟来说，信号沿上的回钩和台阶是致命的。因为一个非单调性的时钟沿，可能被接收端认作多个有效沿，或在器件内部产生亚稳态，导致时序逻辑的功能错误。对于数据来说，非单调性的危害主要是造成时间裕量的减少，这也是复杂的总线系统往往需要进行时序仿真的原因之一。

因此，选项 A 和 B 是正确的。选项 C 和 D 也有可能受到影响，但是不是边沿不单调的主要问题。边沿不单调可能会导致信号的频谱发生变化，从而对电磁兼容性造成影响（选项 C），但是这并不是边沿不单调的主要问题。边沿不单调也可能会加速器件的老化和损坏，从而影响器件的寿命（选项 D），但是这是由于信号的高频成分引起的，与边沿不单调本身并没有直接关系。

33、下列关于 PN 结二极管描述正确的是

A、二极管正向偏置开启电压必须势垒电压同向

B、N 型硅中空穴为多数载流子，电子为少数载流子

C、二极管正向偏置开启电压必须势垒电压反向

D、P 型硅中空穴为多数载流子，电子为少数载流子

34、以下措施中属于过流保护的是

A、电流检测装置

B、断路器

C、空气开关

D、快速熔断器

35、关于 LPDDR 的结构，下说法正确的是

A、基本存储结构由一个 MOS 管和一个存储电容组成，每一个存储体代表两位存储信息(2 bits)

B、MOS 管主要起地址选择作用，其栅极接行（字）选择线，源极接列数据读出放大和写入驱动(位) 线

C、基本存储结构由一个 MOS 管和一个存储电容组成，每一个存储体代表一位存储信息(1 bit)

D、MOS 管主要起地址选择作用，其栅极接列数据读出放大和写入驱动(位) 线，源极接行（字）

解析：

LPDDR（低功耗双数据率随机存取存储器）使用了一种特殊的存储单元，由一个 MOS（金属-氧化物-半导体）管和一个存储电容组成。每个存储单元可以存储一位二进制信息（1 bit），而不是两位信息。

关于 MOS 管的作用，选项 B 的描述是不正确的。在 LPDDR 中，MOS 管主要用于地址选择作用，它的栅极通常连接到列选择线，源极则连接到字线（行）。读操作时，通过选择特定的列和行可以将存储单元的内容读取出来；写操作时，也同样需要通过特定的列和行来写入数据。

所以，正确的说法应该是：

基本存储结构由一个 MOS 管和一个存储电容组成，每一个存储体代表一位存储信息(1 bit)。

MOS 管主要起地址选择作用，其栅极接列数据读出放大和写入驱动(位)线，源极接行（字）。

36、在生产过程中某电感发生裂纹不良，可能的原因有

A、机械撞击

B、生产过程中炉温过高

C、线包与磁芯之间点胶过多导致膨胀撑裂磁芯

D、磁芯内腔和线包干涉

37、环形计数器是将单向移位寄存器的串行输入端和串行输出端相连，构成一个闭合的环。

A、正确

B、错误

解析：环形计数器是一种特殊的移位寄存器，将其串行输入端和串行输出端相连，形成一个闭合的环。这样设计的环形结构使得数据可以在寄存器中循环传递，实现计数功能。当计数器的时钟信号驱动时，每个时钟周期输入数据会按照顺序循环地从一个寄存器单元传递到下一个寄存器单元，最后回到起始位置。

由于具有环形结构，环形计数器可以无限循环计数，而不需要外部控制信号。这种结构特点使得环形计数器在数字逻辑电路和通信系统中广泛应用于频率分频、时钟同步、序列生成等场景。

38、电源 PDN 设计中，将 1 个 10uF 替换为 10 个 1uF，由于并联减小 ESR 的作用，一定有利于纹波的抑制。

A.正确

B.错误

解析：

电容并联，其各个等效电阻相当于并联，可以降低等效电阻 ESR

但是，并联多个电容并不一定能够有效地减小纹波幅度，这取决于纹波的频率。如果纹波频率很高，那么多个电容并联的总等效电容量可能会下降，从而使得纹波抑制效果不佳。此外，多个电容并联的做法还会增加 PCB 的复杂性和成本，需要更多的空间和元器件，同时也会增加布局 and 走线的难度。

39、以下说法是否正确：在主从通信中，可以有多个 I²C 总线器件同时接到 I²C 总线上，通过地址区分。

A、正确

B、错误

40、反射的原因是阻抗不连续

A、正确

B、错误