

华为 2024 届校园招聘-硬件通用/单板开发 (第 14 套)

1、设 $A=186$ ， $B=273O$ ， $C=0xBB$ ，它们之间的大小关系是

- A、 $A < C < B$
- B、 $A < B = C$
- C、 $A > B > C$
- D、 $A < B < C$

解析： $B=273O$ 是八进制数，转化为十进制 $B=187$ ，十六进制 $C=0xBB$ 转换成十进制 $C=187$ 。

2、可靠性是指在规定时间规定条件下完成规定功能的能力。两个单元串联后的可靠性，相比其中任何一个组成单元的可靠性，其值

- A. 更低
- B. 持平
- C. 不一定
- D. 更高

解析：可靠性是指在规定的时间、规定的条件和规定的用途下完成规定功能的能力。当两个单元串联时，整个系统的可靠性将受到每个单元可靠性的影响。对于串联系统，只有当两个单元都正常工作时，系统才能正常运行。因此，串联系统的可靠性是两个单元可靠性的乘积。

3、如下放大电路中哪一个电流增益最小

- A. 不能确定
- B. 共基放大电路
- C. 共射放大电路
- D. 共集放大电路

解析：

B. 共基放大电路：在共基配置中，输入信号是施加在基极和发射极之间，而输出信号是取自发射极和集电极之间。共基放大电路具有最高的电流增益（大约 β 或 h_{FE} 的值），因为输入和输出电流之间的相位差为 0 度，即输入电流直接通过晶体管到输出电流。

C. 共射放大电路：共射配置是最常见的晶体管放大电路类型。在这种配置中，输入信号施加在基极和发射极之间，输出信号取自集电极和发射极之间。共射放大电路的电流增益大约是 $\beta/(\beta+1)$ ，这比共基配置要小，因为存在一个电流的反馈路径。

D. 共集放大电路：在共集配置中，输入信号施加在发射极和基极之间，而输出信号是取自基极和集电极之间。共集放大电路的电流增益接近 1 ，因为输出电流与输入电流之间存在 180 度的相位差，导致输出电流几乎与输入电流相同，只是相位相反。

记忆：

在共射、共集、共基三种放大电路中，

__共基__ 电流增益最大；

__共集__ 电压增益最小；

__共射__ 功率增益最高；

__共集__输出端上承受最高反向电压。

频带最宽的是__共基__。

4、采用虚拟存储器的目的是()

- A . 提高辅存访问速度
- B . 提高内存利用率
- C . 扩大主存容量
- D . 扩大辅存容量

5、以下哪种方式可以有效提高 BUCK 开关电源的转换效率:

- A.选择更低 Coss、Rdson、Qg 参数的 MOS 管
- B.提升开关频率
- C.减小电感感量
- D.降低 MOS 管的开关速度

解析:

A.选择具有较低输入电容（Coss）、导通电阻（Rdson）和栅极电荷（Qg）的 MOS 管可以减少开关损耗，因为这些参数直接影响 MOS 管在开关过程中的损耗。低 Rdson 可以减少导通损耗，而低 Coss 和 Qg 有助于减少开关时的充电和放电损耗。

B.提升开关频率可以减小电感和电容的尺寸，从而可能降低整个电源模块的成本和体积。然而，提升频率也可能增加开关损耗。

C.减小电感感量可以减少电感的直流损耗（DCR 损耗），但电感的感量也不能过小，否则在大电流时可能无法提供足够的电流，导致电压转换效率下降。

D.降低 MOS 管的开关速度可以减少由快速开关引起的 EMI 问题，同时减少开关时的损耗。但是，这可能会增加开关周期内的导通损耗，因此需要综合考虑开关速度对整体效率的影响。

6、在同时采用源端匹配和终端匹配的情况下，若驱动信号摆幅为 1V，则接收端的信号摆幅为()

- A.2V
- B.0V
- C.0.5V
- D.1V

解析：在同时采用源端匹配和终端匹配的情况下，理论上，如果匹配得当，信号在传输线上的反射会被最小化，大部分信号能量将会传递到接收端。因此，在没有其他损耗（如电阻损耗、电感和电容的寄生效应、信号衰减等）的情况下，接收端的信号摆幅应该接近源端的信号摆幅。

7、PN 结加正向电压时，其正向电流是

- A.少子漂移而成
- B 多子扩散而成
- C 多子漂移而成
- D 少子扩散而成

8、为了降低寄生电容在高频信号下对示波器的输入阻抗的影响，所以在测试高频信号时，示波器的输入阻抗设置为

- A、10M 欧姆
- B、100 欧姆
- C、1M 欧姆
- D、50 欧姆

9、二输入与非门当输入变化为——时，输出可能有竞争冒险。

- A、01→10
- B、00→10
- C、10→00
- D、11→01

解析：竞争冒险（race condition）是指在数字电路中，由于信号传播延迟或操作的执行顺序不一致，导致输出结果不稳定或不确定的现象。在二输入与非门的情况下，竞争冒险可能发生在输入信号同时或几乎同时改变状态时。

10、通常运放的输入级采用哪种电路能有效减小零飘。

- A、差动放大电路
- B、阻容耦合电路
- C、直接耦合电路
- D、反馈放大电路

11、网络分析仪的哪种测量误差是不可以被校准掉的：

- A.随机误差
- B. 漂移误差
- C.系统误差

解析：网络分析仪的测量误差中，随机误差是不可以被校准掉的。

- A. 随机误差：这种误差是不可预知的，因为它以随机形式存在，会随时间变化，因此不能通过校准消除。随机误差的主要来源包括仪表内部噪声，例如激励源的相位噪声、采样噪声、中频接收机本底噪声、开关动作重复性等。
- B. 漂移误差：漂移误差是仪表校准后测试装置性能的漂移，主要是由于温度变化造成，可以通过进一步校准消除。
- C. 系统误差：系统误差是由矢量网络分析仪和测试装置中的不完善性所引起，是可预测的并且可以重复出现，一般情况下是不随时间变化的，可以通过校准消除。

12、有两个放大器，空载时的输出电压均为 3V，当它们接入相同的负载时，甲放大器的输出电压为 1.5V，乙放大器的输出电压为 2.5V

- A.输入电阻大
- B.输入电阻小
- C.输出电阻大
- D.输出电阻小

13、开关电源的纹波与噪声是指电源模块直流输出上叠加的与电源开关频率同频的波动，主要由模块输出滤波电容的充放电、PWM 调节和干扰，纹波与噪声的测试方法分别为：示

波器设置为(), 带宽设置选为()和()两个档位分别测试。

- A、交流档, 20MHz, 500MHZ
- B、直流档, 20MHz, 500MHz
- C、交流档, 500MHZ, 20MHz
- D、直流档, 500MHZ, 20MHz

14、正常工作的系统或芯片的数字电路随着环境温度升高, 功耗会:

- A 功耗下降
- B.功耗不变
- C.功耗也会上升

解析:

随着环境温度的升高, 正常工作的系统或芯片的数字电路的功耗通常会上升。这是因为:

- 1.) 温度升高可能导致半导体器件的漏电流增加, 这会增加静态功耗。
- 2.) 在较高的温度下, 器件可能会进入热运行状态, 其中一些电路可能会降低效率以减少热量产生, 但这通常需要更多的能量来完成相同的工作。
- 3.) 热效应还可能导致一些保护机制启动, 如降频或增加风扇转速等, 这些都会增加功耗。

15、某 10bit 的 AD 转换芯片, 在参考电压 $V_{ref}=2.048V$ 时, 该 AD 芯片的最小分辨率为?

- A、200mV
- B、2mV
- C、20mV
- D、0.2mV

解析: 最小分辨率= $V_{ref}/2^{10}$

16、关于 PCB 布线基本要求, 说法错误的是

- A.关键信号线如果需要过孔换层, 为了减少阻抗突变次数, 建议盲孔直接打在信号焊盘上
- B.不同种信号(如数字信号、模拟信号、射频信号)在同层和相邻层都考虑分区布置
- C.相邻层布线尽量平行, 投影区完全重叠
- D.信号线优先选择内层布线, 器件短距离 PIN 脚连线可以表层实现, 避免打孔换层

解析: 相邻层的布线应该避免形成平行和投影区重叠, 因为这样会增加层间的串扰。

正确的做法是让相邻层的布线方向形成正交结构, 以此来减少层间串扰。

17、变压器原副边线圈匝数比为 K, 原边电压 u_1 与副边电压 u_2 满足如下哪种关系

- A. $u_1/u_2=K$
- B. $u_1/u_2=1/K^2$
- C. $u_1/u_2=1/K$
- D. $u_1/u_2=K^2$

18、对于支持"三态"输出的门器件, 输出使能 OE 关闭时, 器件的输出状态应该是:

- A.高电平
- B.不确定
- C.低电平
- D.高阻态

解析: 在三态逻辑中, 输出使能 (OE) 信号用于控制门器件的输出是处于活动状态 (可

以是高电平或低电平)还是高阻态。当 OE 为高电平时，门器件的输出可以是高电平或低电平，具体取决于输入信号。而当 OE 为低电平时，无论输入信号如何，输出都会进入高阻态，即输出对外部电路来说既不是高电平也不是低电平，而是相当于开路。

19、在时钟电路中，关于晶体下列哪种说法错误

- A.精度比晶振高
- B.无源器件
- C.价格相比晶振便宜
- D.需配置外围电路

20、关于串扰，以下哪个说法是错误的?()

- A.减小入侵信号和受害信号之间的距离，容性串扰与感性串扰大小都会增加
- B.远端串扰也称前向串扰
- C.近端串扰也称后向串扰
- D.无论是近端还是远端，容性串扰与感性串扰都是同向叠加

解析：实际上，减小入侵信号和受害信号之间的距离会减少容性串扰，因为容性耦合与距离的平方成反比。而感性串扰通常与距离无关，主要与信号的上升时间和边缘速率有关。因此，减小信号线之间的距离可能会减少容性串扰，但对感性串扰的影响较小。

21、下列哪些不属于常见的电磁屏蔽材料 (此题存疑)

- A.塑料面板
- B.导电布
- C.金属波导板
- D.簧片

22、某 CPU 的字长是 16 位，存储器容量是 32KB，若按字编址则 CPU 的最大寻址范围是()

- A.4K 字
- B.32K 字
- C.16K 字
- D.8K 字

解析： $32KB / 2 \text{ 字节/字} = 16K \text{ 字}$

23、禁止对极性电容器施加反向电压，下列不属于极性电容器的是：

- A.电解质钽电解电容
- B.聚合物钽电解电容
- C.薄膜电容
- D.液体铝电解电容

24、某计算机字长 64 位，存储容量是 4MB，按字编址，它的寻址范围是

- A.4M
- B.1M
- C.512K

D.2M

25、示波器的带宽是指正弦波输入信号衰减到其实际幅度 70.7%时的频率值，也称()点

- A. -9dB
- B. -3dB
- C. -1dB
- D. -6dB

26、处理器的启动代码 BIOS 通常存放在？

- A. Norflash
- B. 硬盘
- C. Nandflash
- D. 内存 (ROM)

27、关于不同匹配方式的特点描述正确有？

- A. 戴维南匹配需要使用多个电阻，电路相对复杂，但非常适用于有偏置电压要求的匹配场景
- B. 末端并联匹配的直流功耗大，对 IO 的驱动能力有较高要求
- C. 末端交流匹配的静态功耗最低
- D. 源端串联匹配适用于一对多的应用场景

28、示波器触发方式包括()

- A. 信号下降沿触发
- B. 边沿转换时间触发
- C. 信号脉冲宽度触发
- D. 信号上升沿触发

29、时钟信号布线时，可考虑以下手段减少 SI 问题

- A. 若时钟线有过孔，在过孔相邻位置加旁路电容，确保换层后，参考层的高频电流回路连续
- B. 避免几种信号平行布线，必要时采用 GND 屏蔽层包裹隔离
- C. 3W 设计
- D. 时钟信号尽量采用跨分割平面

30、选择一个高速连接器时主要需要考虑以下哪几个指标

- A. 插损
- B. 回损
- C. 抖动
- D. 串扰

解析：

- A. 插损 (Insertion Loss)：插损是指信号通过连接器时的功率损耗，通常以分贝 (dB) 表示。较低的插损意味着信号在通过连接器时损失较小，对于保持信号质量至关重要。
- B. 回损 (Return Loss)：回损是指信号在连接器接口处被反射回来的功率与原始信号功率的比值，同样以分贝 (dB) 表示。较高的回损意味着较少的信号反射，有助于减少信号失真和提高信号的传输质量。
- C. 抖动 (Jitter)：抖动是指信号时序的短期不稳定性和不精确性，它可以是由多种因素引起

的，如电源噪声、温度变化等。高速连接器的抖动性能对于高速数据传输的准确性和可靠性非常重要。

D. 串扰 (Crosstalk)：串扰是指一个信号路径上的信号干扰相邻信号路径的现象。在高速连接器中，串扰会导致信号质量下降，因此需要通过设计来最小化。特别是在高密度连接器中，控制串扰尤为重要。

综上所述，选择高速连接器时，需要考虑的指标包括插损 (A)、回损 (B)、抖动 (C) 和串扰 (D)。这些指标共同决定了连接器在高速数据传输中的性能和可靠性。

31、在管脚的互连线上串联电阻的影响可能有()

A.影响信号高低电平幅度

B.减小信号过冲幅度

C.使信号上升沿变陡

解析：串联电阻并不会使信号上升沿变陡，相反，它会使信号的上升沿和下降沿变得更加平缓。因为电阻限制了电流的变化速率，信号在达到目标电平的过程中会花费更多的时间，导致上升沿和下降沿的斜率减小，从而使得信号的边沿变得更加平缓。

32、高速数字电路的设计中，影响串扰的因素有：

A.高电平持续时间

B.驱动器的驱动电流大小

C.信号的跃变时间(T_r, T_f)与频率

D.参考平面与信号层间距

33、以下哪些设计准则能提高电源完整性

A.减小电源和地路径之间的回路电感

B.从芯片内引出尽可能多的电源和地引脚

C.对相同的电源或者地焊盘分别使用多个过孔，且孔与孔的距离尽量靠近

D.在电源-地平面之间使用介电常数尽量高的介质材料

解析：A.通过缩短走线长度和增加走线线宽，可以减小回路电感，从而减少电源完整性问题，如电源/地反弹和地弹。

B.这有助于提供更多的电流返回路径，减少电源噪声，提高电源完整性。

C.这样可以增加电源和地的连接面积，减少连接的电感，有助于提高电源完整性。

D.高介电常数的材料可以增加电源和地平面之间的电容耦合，有助于提供更低阻抗的电流返回路径，从而提高电源完整性。

34、在不同逻辑电平类型的两个器件之间实现互连，需考虑

A.时延特性

B.电平关系

C.驱动能力

D.器件工艺节点

解析：A.在高速信号进行逻辑电平转换时，会带来较大的延时，设计时一定要充分考虑其容限。时延特性对于保证数据传输能满足负载器件的时序容限尤为重要，特别是对于高速信号。

B.必须保证在各自的电平范围内工作，否则，不能满足正常逻辑功能，严重时可能会烧毁芯片。应保证合格的噪声容限，并且输出电压不超过输入电压允许范围。

C.必须根据器件的特性参数仔细考虑，计算和试验，否则很可能造成隐患，在电源波动，受到干扰时系统就会崩溃。对于数字电路来说，各种器件所需的输入电流、输出驱动电流不同，为了驱动大电流器件、远距离传输、同时驱动多个器件，都需要审查电流驱动能力。

D.虽然在高速数字电路的互连中，器件的工艺节点不常被直接提及为互连时需要考虑的因素，但是器件的工艺节点可能会影响其电气特性，如输出阻抗、电源电压等，这些间接影响互连的设计。因此，虽然不是直接考虑的因素，但了解器件的工艺节点有助于更全面地理解器件的电气特性，从而在设计互连时做出更合适的决策。

35、PCB 按照弯折特性分类，可分为

A.刚性板(Rigid PCB, 又称为硬板)

B.柔性板(Flexible PCB, 又称软板)

C.通孔板

D.刚柔板(Rigid-Flex PCB, 又称软硬结合板)

解析：（通孔板）是按照元件安装方式分类的，D（刚柔板）则结合了刚性和柔性特性。

36、关于 C8051 单片描述正确的有

A.C8051 单片机数据总线为 8 位位宽

B.C8051 单片机总共有 111 条指令

C.C8051 单片机是冯诺依曼结构

D.C8051 单片机是哈佛结构

解析：B 8051 单片机的指令集包含完整的 256 条指令；

C 8051 单片机采用的是哈佛结构，而不是冯诺依曼结构。哈佛结构允许同时访问指令和数据存储器，而不需要通过同一条总线，这有助于提高执行速度。

37、为提高可靠性试验的效率，在做加速寿命试验时，可以改变产品失效率。

A、正确

B、错误

38、在供电网络(PDN)设计中，通常容值越大谐振点频率越低，反之，容值越小谐振点频率越高。

A、正确

B、错误

39、通常对于电源电压是 VDD 的 CMOS 接口电路，高电平输入电压门限是 $0.7 \times VDD$ 。

A、正确

B、错误

40、电源电路中，电容的 ESR 是电源纹波噪声重要来源。因此，在 LDO 电路中，电容的 ESR 越低越好。

A、正确

B、错误