

华为（硬件-通用） 2024.10.9

单选题（26 道）

1、集成运算放大器的输入失调电压是指

- A.输出端为零时输入端的等效补偿电压
- B.两个输入端电压之和
- C.输入端都为零时的输出电压
- D.两个输入端电压之差

答案：A

解析：集成运算放大器的输入失调电压，是指在输出端为零时，为了使输出端达到零，在输入端所需要施加的等效补偿电压。

选项 B，两个输入端电压之和，通常不是输入失调电压的定义。

选项 C，输入端都为零时的输出电压，这被称为输出失调电压，而非输入失调电压。

选项 D，两个输入端电压之差，也不符合输入失调电压的定义。

综上所述，输入失调电压是指输出端为零时输入端的等效补偿电压，选择 A 选项。

2、RS-232 电平标准的逻辑"1"对应的电压是多少？

- A.0V
- B.3.3V
- C.+3V~+15V
- D.-3V~-15V

答案：D

解析：RS-232 电平标准中，逻辑“1”对应的电压是-3V~-15V。理由如下：

在 RS-232 电平标准里，规定了不同的逻辑电平所对应的电压范围。

逻辑“0”对应的电压范围是+3V~+15V。

而逻辑“1”对应的电压范围则是-3V~-15V。

所以这道题应该选择 D 选项。

3、网络分析仪的哪种测量误差是不可以被校准掉的？

- A.系统误差
- B.随机误差

C.漂移误差

答案：B

解析：在网络分析仪的测量误差中，随机误差是不可以被校准掉的。

系统误差通常是由于仪器本身的特性、测量方法或环境等因素导致的具有一定规律的误差，通过校准可以对其进行修正和补偿。

漂移误差一般是指随着时间或环境条件的变化，测量结果发生的缓慢、有规律的变化，在一定程度上也可以通过校准和补偿来减小其影响。

而随机误差是由一些不可预测、随机发生的因素引起的，没有明显的规律，无法通过校准来完全消除。

所以这道题应该选择 B 选项，即随机误差。

4、下列存储器中存取速度最快的是

A.DDR

B.Cache

C.硬盘

D.Flash

答案：B

解析：A 选项“DDR”，通常指的是内存，内存的存取速度较快。

B 选项“Cache”，即高速缓存，它是比内存速度更快的存储器，用于存放 CPU 最常用的数据和指令。

C 选项“硬盘”，硬盘属于外存，其存取速度相对较慢。

D 选项“Flash”，一般指闪存，如 U 盘、固态硬盘等，速度比硬盘快，但比内存和高速缓存慢。

在这四个选项中，Cache 的存取速度是最快的。所以这道题应该选择 B 选项。

5、下列哪个措施有可能改善 USB 信号眼图上升沿变缓的问题

A.缩短线长

B.并联电容

C.降低驱动

D.增加共模电感

答案：D

解析：A.缩短线长：线长越短，信号传输过程中的损耗和延迟就越小，这有助于改善信号的上升沿特性，使上升沿变陡而不是变缓，所以 A 选项不正确。

B.并联电容：并联电容会增加电路的负载，导致信号的上升沿和下降沿变缓，不能解决上升沿变缓的问题，反而会使情况更糟，所以 B 选项错误。

C.降低驱动：降低驱动会使信号的强度减弱，可能导致信号质量更差，上升沿更难以达到理想的陡峭程度，所以 C 选项不合适。

D.增加共模电感：共模电感可以抑制共模噪声，提高信号的质量，有助于改善信号的上升沿特性，使上升沿变陡，从而有可能解决 USB 信号眼图上升沿变缓的问题，所以 D 选项正确。

综上所述，选择 D 选项有可能改善 USB 信号眼图上升沿变缓的问题。

6、晶振器件一般放置的方法为

A.靠近连接器输出端放置

B.靠近 IC 放置

C.靠近连接器输入端放置

D.靠近电源放置

答案：B

解析：晶振是为 IC 提供时钟信号的重要元件。将晶振靠近 IC 放置，可以最大程度地减少时钟信号传输过程中的干扰和延迟，保证时钟信号的稳定性和准确性。

如果晶振远离 IC，时钟信号在传输线路上可能会受到其他信号的干扰，导致信号失真或延迟，从而影响整个电路的性能。

而靠近连接器输出端放置、靠近连接器输入端放置以及靠近电源放置，都不能很好地满足晶振为 IC 提供稳定时钟信号的需求。综上所述，晶振器件一般放置的方法为靠近 IC 放置。

7、以下有关 PCB 电容布局布线的要求错误的是

A.功率电源环路中电容地应就近连接到芯片模拟和数字地上

B.电容过孔应打在焊盘附近降低安装电感

C.去耦电容布局应靠近负载芯片摆放

D.IC 和电容之间的电源环路面积应尽量小

答案：A

解析：在 PCB 电容布局布线中：

B 选项，电容过孔打在焊盘附近可以降低安装电感，这是正确的做法，有助于提高电路性能。

C 选项，去耦电容布局靠近负载芯片摆放，能够更有效地为负载芯片提供稳定的电源，

减少电源噪声，是合理的要求。

D 选项，IC 和电容之间的电源环路面积尽量小，可以减小环路电感，降低电磁干扰，是正确的设计原则。

而 A 选项，功率电源环路中电容地不应就近连接到芯片模拟和数字地上。因为模拟地和数字地需要分开处理，以避免相互干扰，直接就近连接是错误的。综上所述，错误的是 A 选项。

8、流水线级数是影响处理器效率的重要因素，流水线级数越深，CPU 执行效率越高

A.错误

B.正确

答案：A

解析：流水线级数并非越深，CPU 执行效率就越高。

在一定范围内，增加流水线级数可以提高 CPU 的执行效率。这是因为它能实现指令的并行处理，让多个指令在不同阶段同时执行。然而，当流水线级数过深时，会带来一些问题。比如，流水线的分支预测错误带来的代价增大，一旦预测错误，需要清空后面已经执行的部分，重新开始，这会浪费很多时间。而且，流水线过深会导致各段之间的缓冲开销增加，以及时钟周期变长等问题。

综上所述，流水线级数越深，CPU 执行效率不一定越高，所以该说法是错误的。

9、I2C 总线规范允许总线的电容总容量不能大于多少？（）

A.200pf

B.300pf

C.100pf

D.400pf

答案：D

解析：I2C 总线规范允许总线的电容总容量不能大于 400pf，答案选择 D。理由如下：

I2C 总线是一种常用于连接集成电路的串行通信总线。为了保证数据传输的稳定性和可靠性，对总线的电容容量有严格限制。如果总线电容容量过大，会导致信号的上升和下降时间变长，从而影响通信的速度和质量。经过规定和实际应用的经验总结，I2C 总线规范将总线的电容总容量限制在 400pf 以内。

10、以下关于 LDO 的相关计算公式，错误的是（）。

A.LDO 的 $\eta = V_{out} \cdot I_{out} / V_{in}$

B. $V_{IN}-V_{out}$ 要大于此场景下 V_{drop} 的要求值

C. LDO 的效率 $=V_{OUT}/V_{IN}$

D. LDO 热耗 $= (V_{IN}-V_{out}) \times I_{out}$

答案：A

解析：A 选项：LDO 的输入电流 (I_{in}) 的计算公式通常不是 $V_{out} \times I_{out} / V_{IN}$ ，所以 A 选项错误。

B 选项： $V_{IN}-V_{out}$ 要大于此场景下 V_{drop} 的要求值，这是为了保证 LDO 能够正常工作，提供稳定的输出电压，所以 B 选项正确。

C 选项：LDO 的效率 $=V_{OUT}/V_{IN}$ ，这是正确的，效率等于输出功率除以输入功率，而功率等于电压乘以电流，所以效率可以表示为输出电压除以输入电压，C 选项正确。

D 选项：LDO 热耗 $= (V_{IN}-V_{out}) \times I_{out}$ ，这是因为输入输出的电压差乘以电流就是消耗在 LDO 上的功率，也就是产生的热量，D 选项正确。综上所述，错误的是 A 选项。

11、如下可以作为国内同步网内的基准时钟的是

A. 晶体钟

B. 氢原子钟

C. 铷原子钟

D. 铯原子钟

答案：D

解析：在国内同步网中，作为基准时钟的通常是铯原子钟。理由如下：

铯原子钟具有极高的频率稳定性和准确度，是目前能实现的最准确的时钟之一。

晶体钟的准确度和稳定度相对较低。

氢原子钟的性能也不错，但在某些指标上不如铯原子钟。

铷原子钟的性能介于晶体钟和铯原子钟之间。

综上所述，选择 D 选项，铯原子钟可以作为国内同步网内的基准时钟。

12、电磁干扰三要素包括：

1、电磁骚扰源

2、耦合路径

3、敏感设备

4、被测环境

A. 1、2、4

B. 1、3、4

C.1、2、3

D.2、3、4

答案：C

解析：电磁干扰的三要素包括：

电磁骚扰源：这是产生电磁干扰的源头，比如各种电子设备在工作时可能会发射出不必要的电磁波。

耦合路径：电磁骚扰需要通过一定的途径传播，例如通过导线、空间辐射等方式，将干扰能量传递到敏感设备。

敏感设备：对电磁干扰较为敏感，容易受到电磁骚扰影响而出现性能下降或故障的设备。

而被测环境不属于电磁干扰的三要素，所以选项 4 不正确。

综上所述，电磁干扰三要素包括 1、2、3，选择 C 选项。

13、产生信号反射的原因不包括

A.PCB 布线长度大

B.PCB 介质厚度波动

C.PCB 走线 stub

D.容性负载阻抗突变

答案：D

解析：A 选项“PCB 布线长度大”：较长的布线会增加信号传输的路径，容易导致信号反射。

B 选项“PCB 介质厚度波动”：介质厚度的波动会影响信号在 PCB 中的传播特性，可能引起信号反射。

C 选项“PCB 走线 stub”：stub 会造成阻抗不连续，从而引发信号反射。

D 选项“容性负载阻抗突变”：容性负载通常不会直接导致阻抗突变，一般是感性负载或者阻抗不匹配容易引起信号反射。综上所述，产生信号反射的原因不包括 D 选项。

14、对于电感器件而言，电感的等效电容与电感存在的关系

A.等效串联

B.无法确定

C.等效并联

答案：C

解析：首先，电感器件的等效电容与电感之间通常是等效并联的关系。

电感在实际中，由于其绕制的结构和物理特性，会存在分布电容。这个分布电容与电感

是并联的关系。

所以这道题应该选择 C 选项，即等效并联。

15、关于 PCB 走线特征阻抗的说法错误的是

- A.当走线变宽时，特征阻抗变大
- B.当到参考层距离变小时，特征阻抗变小
- C.当介电常数变大时，特征阻抗变小

答案：A

解析：首先看选项 A，当 PCB 走线变宽时，特征阻抗会变小，而不是变大。因为走线变宽会导致电流分布更分散，电感减小，电容增大，从而使特征阻抗减小。所以选项 A 说法错误。

再看选项 B，当到参考层距离变小时，分布电容会增大，根据特征阻抗的计算公式，特征阻抗会变小，选项 B 说法正确。

最后看选项 C，当介电常数变大时，电容增大，根据特征阻抗的计算公式，特征阻抗会变小，选项 C 说法正确。综上所述，说法错误的是选项 A。

16、信号上升时间和带宽的关系，正确的是

- A.信号的上升时间与信号带宽无关
- B.信号上升时间越小，信号的带宽越小
- C.都不正确
- D.信号上升时间越小，信号的带宽越大

答案：D

解析：首先，我们来分析一下信号上升时间和带宽的关系。信号的上升时间是指信号从其幅度的 10% 上升到 90% 所需要的时间。而带宽则表示信号所包含的频率范围。一般来说，信号上升时间越小，意味着信号变化越快，包含的高频分量就越多。高频分量越多，也就意味着信号的带宽越大。所以，信号上升时间越小，信号的带宽越大，选项 D 是正确的。

选项 A 中说信号的上升时间与信号带宽无关，这是错误的，实际上它们密切相关。

选项 B 中说信号上升时间越小，信号的带宽越小，与实际情况相反，也是错误的。

综上所述，正确答案是 D。

17、下列关于施密特触发器，说法错误的是

- A.输入信号上升过程中电路状态转换时对应的输入电平，与下降过程中对应的不同

B.电路状态转换时，通过内部电路负反馈过程使输出电压波形的边沿变得很陡

C.可以输出边沿陡峭的矩形波，有效清除高低电平上的噪声

答案：C

解析：首先来看选项 A，施密特触发器的特点就是输入信号上升过程中电路状态转换时对应的输入电平，与下降过程中对应的不同，所以选项 A 说法正确。

再看选项 B，施密特触发器在电路状态转换时，确实是通过内部电路负反馈过程使输出电压波形的边沿变得很陡，选项 B 说法也是正确的。

最后看选项 C，施密特触发器虽然能输出边沿陡峭的矩形波，但是它并不能有效清除高低电平上的噪声，所以选项 C 说法错误。综上所述，答案选择 C。

18、I2C 总线的 Start 和 Stop 定义分别是：

A.SDA 为高电平时，SCL 由低到高；SDA 为高电平时，SCL 由高到低

B.SCL 为高电平时，SDA 由高到低；SCL 为高电平时，SDA 由低到高

C.SDA 为高电平时，SCL 由高到低；SDA 为高电平时，SCL 由低到高

D.SCL 为高电平时，SDA 由低到高；SCL 为高电平时，SDA 由高到低

答案：B

解析：I2C 总线中，Start 条件的定义是：当 SCL 为高电平时，SDA 由高到低；Stop 条件的定义是：当 SCL 为高电平时，SDA 由低到高。

所以这道题应该选择 B 选项。

Start 条件中，SCL 保持高电平，SDA 从高电平变为低电平，表示开始传输数据。

Stop 条件中，SCL 保持高电平，SDA 从低电平变为高电平，表示结束传输数据。

这样的定义是为了在 I2C 总线上实现可靠的数据传输控制。

19、以下关于 CMOS 电平与 TTL 电平互联驱动描述正确的是？

A.在同样 5V 电源电压情况下，TTL 电路可以直接驱动 CMOS 电路

B.在同样 5V 电源电压情况下，CMOS 电路可以直接驱动 TTL 电路

C.TTL 电平一般过冲都会比较严重，一般会在源端串联小电阻

D.在同样 5V 电源电压情况下，CMOS 电路必须增加上拉电阻才能驱动 TTL 电路

答案：B

解析：在同样 5V 电源电压情况下，CMOS 电路输出高电平接近电源电压，能够满足 TTL 电路对输入高电平的要求，所以 CMOS 电路可以直接驱动 TTL 电路。

A 选项，TTL 电路输出高电平一般在 2.4V 以上，不能满足 CMOS 电路对高电平输入的要求，所以 TTL 电路不能直接驱动 CMOS 电路。

C 选项, 虽然 TTL 电平可能存在过冲情况, 但不是对 CMOS 与 TTL 电平互联驱动的关键正确描述。

D 选项, CMOS 电路不需要增加上拉电阻就能驱动 TTL 电路。

20、常用运放的基本结构和原理描述不正确的是

A.运放输入级采用差分放大电路以消除零点漂移和抑制干扰

B.中间级一般采用多级共集电极电路, 输入电阻高, 输出电阻低, 以获得足够高的电压增益

C.中间级一般采用多级共发射极电路, 以获得足够高的电压增益

D.输出级一般采用互补对称功放电路, 以输出足够大的电压和电流

答案 : B

解析 : 选项 A : 运放输入级采用差分放大电路, 其主要目的就是消除零点漂移和抑制干扰, 该描述是正确的。

选项 B : 中间级一般采用多级共发射极电路, 而不是多级共集电极电路。共发射极电路具有较大的电压放大能力, 可以获得足够高的电压增益。所以选项 B 中说中间级采用多级共集电极电路是不正确的。

选项 C : 中间级通常采用多级共发射极电路, 这是为了获得足够高的电压增益, 该描述正确。

选项 D : 输出级一般采用互补对称功放电路, 这样能够输出足够大的电压和电流, 此描述也是正确的。

综上所述, 不正确的是选项 B。

21、需要测试 156.25MHZ 差分时钟信号, Rise/Fall Time (20%~80%) < 100ps, 请问需要多高带宽的示波器才能精确测量?

A.10GB

B.2GB

C.5GB

D.1GB

答案 : C

解析 : 首先, 我们需要根据信号的上升时间来计算所需示波器的带宽。

根据经验公式, 示波器带宽=0.35/信号上升时间。

已知信号的 Rise/Fall Time (20%-80%) < 100ps, 即 0.1ns。

那么所需示波器带宽=0.35/0.1ns=3.5GHz=3500MHz

将其转换为近似的常见带宽值，约为 5GB。

所以应该选择 C 选项，5GB 带宽的示波器才能精确测量。

22、电容器的自谐振频率（SRF）是项关键参数，对于隔直用途的陶瓷电容器，以下说法正确的是（）

- A.电容器的自谐振频率（SRF）应大于信号频率，且有足够的冗余量
- B.电容器的自谐振频率（SRF）只要略大于信号频率即可
- C.电容器的自谐振频率（SRF）应小于信号频率，且有足够的冗余量
- D.电容器的自谐振频率（SRF）应尽量接近信号频率

答案：A

解析：A 选项，对于隔直用途的陶瓷电容器，为了实现良好的隔直效果，电容器的自谐振频率（SRF）应大于信号频率，并且需要有足够的冗余量，这样才能保证在信号频率下电容器能正常工作，A 正确。

B 选项，仅仅略大于信号频率可能在一些情况下无法满足隔直的要求，并且缺乏足够的稳定性和可靠性，B 错误。

C 选项，如果自谐振频率（SRF）小于信号频率，电容器将无法有效地起到隔直的作用，C 错误。

D 选项，尽量接近信号频率可能会导致在信号频率波动等情况下出现问题，不能很好地实现隔直功能，D 错误。故本题答案为 A。

23、在时钟电路中，关于晶体下列哪种说法错误

- A.精度比晶振高
- B.无源器件
- C.需配置外围电路
- D.价格相比晶振便宜

答案：A

解析：首先，我们来分析选项 A。通常情况下，晶振的精度要比晶体高，而不是晶体的精度比晶振高，所以选项 A 的说法是错误的。

选项 B，晶体是无源器件，这是正确的说法。

选项 C，晶体需要配置外围电路才能正常工作，这也是符合实际情况的。

选项 D，一般来说，晶体的价格相比晶振是要便宜的，这一说法是正确的。

综上所述，说法错误的是选项 A。

24、对于 AD 模数转换器相关概念描述错误的是

- A.在满摆幅输入范围确定的情况下，分辨率主要取决于 ADC 的位数
- B.ADC 的分辨率即代表其精确度
- C.ADC 动态范围指其可以可靠测量的最大值和最小值的比率
- D.ADC 线性度指标中 L 表征整体的非线性度，DNL 表征局部的非线性度

答案：B

解析：A 选项：在满摆幅输入范围确定的情况下，ADC 的位数越多，能够划分的等级就越多，分辨率也就越高。所以该选项说法正确。

C 选项:ADC 动态范围指的就是其可以可靠测量的最大值和最小值的比率，这是对动态范围的准确描述，该选项正确。

D 选项：L 确实表征 ADC 整体的非线性度，DNL 表征的是局部的非线性度，这种表述是符合 ADC 线性度指标的定义的，该选项正确。

B 选项:ADC 的分辨率是指它能够分辨的最小模拟量变化,而精确度不仅取决于分辨率,还受到噪声、增益误差、偏移误差等多种因素的影响。分辨率高并不意味着精确度就一定高,所以该选项说法错误。综上所述,描述错误的是 B 选项。

25、CPU 的处理流程可以抽象为哪三步？

- A.读取(Fetch)=>执行(Execute)=>缓存 (Cache)
- B.读取(Fetch)=>缓存 (Cache) =>执行(Execute)
- C.读取(Fetch)=>解码(Decode)=>执行(Execute)
- D.读取(Fetch)=>执行(Execute)=>写回 (Writeback)

答案：C

解析：CPU 的处理流程可以抽象为以下三步：读取 (Fetch) =>解码 (Decode) =>执行 (Execute)。

首先，“读取 (Fetch)”这一步骤是指 CPU 从内存中获取指令。之所以要先读取指令，是因为 CPU 执行操作的依据就是这些指令，只有获取到了指令，才能进行后续的处理。

其次，“解码 (Decode)”步骤是对读取到的指令进行分析和解释，确定指令的具体操作和所需的操作数。这一步很关键，它能让 CPU 明白要执行什么样的具体任务。

最后，“执行 (Execute)”步骤就是按照解码后的指令要求，进行实际的运算或操作。

综上所述，答案选择 C 选项。

26、如下不属于电感器件主要规格有

- A.电感量

- B.品质因数
- C.自谐振频率
- D.耐压

答案：D

解析：A.电感量是电感器的一个重要规格。电感量决定了电感器对电流变化的阻碍能力大小。

B.品质因数反映了电感器的储能效率和损耗情况，是电感器的一个重要特性之一，所以也是主要规格。

C.自谐振频率指的是电感器自身发生谐振的频率，这对于电感器在电路中的工作性能有重要影响，属于主要规格。

D.耐压通常不是电感器件的主要规格。电感器在电路中主要作用是储存和释放磁能，对电压的承受能力不是其关键特性。综上所述，不属于电感器件主要规格的是 D 耐压。

多选题（10 道）

27、下列属于 TTL 门电路的特征的是？

- A.低功耗
- B.高功耗
- C.高速度
- D.高输入阻抗

答案：BC

解析：TTL 门电路的特征如下：

B.高功耗:TTL 门电路采用双极型晶体管，工作时需要较大的电流，所以功耗相对较高。

C.高速度：TTL 门电路的开关速度较快，可以满足一般数字电路的要求。

A 选项，TTL 门电路不是低功耗的，所以 A 错误。

D 选项，TTL 门电路的输入阻抗较低，不是高输入阻抗，所以 D 错误。综上所述，答案是 BC。

28、高速数字系统中，电源平面和地平面的作用是（）

- A.分配电源
- B.提供走线通道
- C.控制信号间串扰
- D.提供稳定的参考电压

答案：AD

解析：在高速数字系统中，电源平面和地平面的作用如下：

A.分配电源：电源平面主要负责为整个系统分配稳定的电源，确保各个电路模块都能获得所需的电能，该选项正确。

B.提供走线通道：虽然电源平面和地平面有时可能会被用作一些特殊情况下的部分走线通道，但这不是它们的主要作用，此选项不准确。

C.控制信号间串扰：电源平面和地平面可以通过提供低阻抗的回流路径，减少信号间的串扰，但控制信号间串扰不是它们的主要作用，此选项不准确。

D.提供稳定的参考电压：地平面为系统中的各个电路提供了一个稳定的参考电位，电源平面提供相对稳定的供电电压，两者共同作用确保系统中各个电路的电压稳定，该选项正确。

综上所述，答案是 AD。

29、陶瓷电容应用在滤波电路设计中需要重点关注哪些参数？（）

A.电容工作温度范围

B.工作频点对应下的 ESR

C.全温度范围内的容值衰减

D.直流偏置下的电容衰减

答案：ABCD

解析：在滤波电路设计中应用陶瓷电容时，以下这些参数需要重点关注：

A.电容工作温度范围：因为不同的工作温度范围可能会影响电容的性能和稳定性。如果工作环境温度超出电容所能承受的范围，可能会导致电容失效或性能下降。

B.工作频点对应下的 ESR（等效串联电阻）：ESR 会影响滤波效果。在特定的工作频点下，ESR 过大会降低滤波性能，导致电路中的噪声不能有效滤除。

C.全温度范围内的容值衰减：温度变化可能导致电容容值发生改变。如果容值衰减过大，可能无法满足滤波电路对电容值的要求，从而影响滤波效果。

D.直流偏置下的电容衰减：在有直流偏置的情况下，电容的实际容值可能会减小。如果衰减过大，可能无法达到预期的滤波性能。

综上所述，ABCD 选项中的参数在陶瓷电容应用于滤波电路设计时都需要重点关注。

30、以下描述正确的有

A.LVPECL 主要用于时钟，低抖动，低功耗

B.LVDS 摆幅低，功耗低

C.CML 主要用于超高速串行互连

D.LVPECL 主要用于时钟，低抖动，强驱动

答案：BC

解析：A 选项：LVPECL 确实主要用于时钟，具有低抖动的特点，但它并不是低功耗的，所以 A 选项错误。

B 选项：LVDS 的摆幅低，这使得其功耗也相对较低，B 选项正确。

C 选项：CML 常用于超高速串行互连，C 选项正确。

D 选项：LVPECL 主要用于时钟，低抖动，但是它是强驱动，不是低功耗，所以 D 选项错误。

综上所述，描述正确的是 B 和 C 选项。

31、PCB 板材的基本参数有

A.Tg

B.DK 介电常数

C.DAF

D.DF 介质损耗因子

答案：ABD

解析：PCB 板材的基本参数包括：

A.Tg：玻璃化转变温度，它反映了板材在温度变化时物理性质的转变，对于 PCB 的加工和使用温度范围有重要影响。

B.DK 介电常数：决定了信号在 PCB 中传播的速度和特性，影响电路的性能。

C.DAF：通常不是 PCB 板材的基本参数。

D.DF 介质损耗因子：表示在电场作用下，电介质中能量损耗的程度，对信号传输的质量有影响。综上所述，PCB 板材的基本参数有 A、B、D。

32、常用的时钟质量表征参数（）

A.摆幅

B.频率

C.相噪

D.占空比

答案：ABC

解析：首先，摆幅是时钟信号的一个重要参数，它反映了时钟信号的幅度大小，对时钟的稳定性和准确性有一定影响。

其次，频率是时钟的基本特性之一，决定了时钟的周期和速度，是表征时钟质量的关键参数。

然后，相噪表示时钟信号相位的噪声，相噪越小，时钟质量越高。

而占空比通常用于描述脉冲信号中高电平与周期的比例，对于时钟质量的表征不是最常用和关键的参数。综上所述，常用的时钟质量表征参数是摆幅、频率和相噪，选择选项 A、B、C。

33、如何降低单板上电路的地弹风险

- A.合理设计，减少同时翻转的 I/O 数量
- B.合理使用串值降低 I/O 电流
- C.降低布线电感
- D.足够数量及合理布置去耦电容

答案：ABCD

解析 A.合理设计，减少同时翻转的 I/O 数量。理由：大量 I/O 同时翻转会导致瞬间电流需求大幅增加，从而引起地弹。通过合理设计减少同时翻转的 I/O 数量，可以降低瞬间电流变化，减轻地弹风险。

B.合理使用串值降低 I/O 电流。理由：I/O 电流过大容易引发地弹。使用串值适当降低 I/O 电流，能够减小电流变化对地线的影响，降低地弹的程度。

C.降低布线电感。理由：布线电感会在电流变化时产生感应电压，增加地弹。降低布线电感可以减少这种感应电压，从而降低地弹风险。

D.足够数量及合理布置去耦电容。理由：去耦电容可以提供瞬间电流，稳定电源和地的电位，减少地弹的影响。足够数量及合理布置去耦电容能够有效地抑制地弹。

综上所述，以上选项 A、B、C、D 所提到的方法都有助于降低单板上电路的地弹风险。

34、能表征 CPU 的处理能力的指标有

- A.存储器的存取速度
- B.缓存大小
- C.工作时钟频率
- D.工作电压

答案：BC

解析：B 选项缓存大小可以影响 CPU 处理能力。缓存越大，能存储更多频繁使用的数据和指令，减少从主存读取数据的次数，提高处理速度。

C 选项工作时钟频率越高，CPU 在单位时间内执行的指令数就越多，通常能在一定程度上反映处理能力。

A 选项存储器的存取速度主要是存储器的性能指标，不是直接表征 CPU 处理能力的指标。

D 选项工作电压主要影响 CPU 的功耗和稳定性，与处理能力关系不大。

35、以下哪些措施能降低串扰（）

A.减小信号与地参考面的间距

B.增大信号间距

C.降低信号平行长度

D.减小信号上升时间

答案：BC

解析：首先，我们来分析选项 A。减小信号与地参考面的间距会使电场和磁场的耦合增强，从而增加串扰，所以选项 A 不能降低串扰。

接着看选项 B。增大信号间距可以减少信号之间的电场和磁场耦合，能够有效降低串扰，所以选项 B 可以降低串扰。

再看选项 C。降低信号平行长度，意味着信号之间相互作用的时间和范围减小，能够降低串扰，所以选项 C 可以降低串扰。

最后看选项 D。减小信号上升时间会使信号的频谱变宽，高频分量增加，从而导致串扰增大，所以选项 D 不能降低串扰。综上所述，能降低串扰的措施是选项 B 和选项 C。

36、MOSFET 是电压控制器件，其中控制电场的强度受以下因素的影响（）

A.栅极和衬底间距离越小，场强越小

B.栅极和衬底间电压越大，场强越小

C.栅极和衬底间电压越大，场强越大

D.栅极和衬底间距离越小，场强越大

答案：CD

解析：首先，我们来分析选项 A。栅极和衬底间距离越小，根据电场的基本原理，距离越小，电场强度越大，而不是越小，所以选项 A 错误。

接着看选项 B。栅极和衬底间电压越大，电场强度应该越大，而不是越小，所以选项 B 错误。

再看选项 C。栅极和衬底间电压越大，场强越大，这个说法是正确的。

最后看选项 D。栅极和衬底间距离越小，场强越大，这也是符合电场规律的，是正确的。

综上所述，控制电场的强度受栅极和衬底间电压越大、栅极和衬底间距离越小的影响，选项 C 和选项 D 是正确的。

判断题（4 道）

37、MCU 的 GPIO 驱动能力一般为 $1\mu\text{A}\sim 10\mu\text{A}$

正确

错误

答案：错误

解析：这种说法是错误的。

通常，MCU（微控制单元）的 GPIO（通用输入/输出）引脚的驱动能力要远大于 $1\mu\text{A}$ 到 $10\mu\text{A}$ 。

一般来说，常见的 MCU 的 GPIO 引脚驱动能力在几毫安（mA）到几十毫安的范围。

具体的驱动能力会因不同的 MCU 型号和厂家而有所差异，但肯定不是 $1\mu\text{A}$ 到 $10\mu\text{A}$ 这么小。

所以，“MCU 的 GPIO 驱动能力一般为 $1\mu\text{A}$ 到 $10\mu\text{A}$ ”这种说法是错误的。

38、LVDS 为低压差分信号，采用电流驱动模式，接收端需有 100Ω 端接电阻，在接收方通过 100Ω 电阻形成 350mV 的电压摆幅，当电流正向流动时产生逻辑高电平，反之产生逻辑低电平；

正确

错误

答案：正确

解析：LVDS（Low-Voltage Differential Signaling，低压差分信号）确实采用电流驱动模式。在接收端，通过 100Ω 的端接电阻，能够形成特定的电压摆幅。当电流正向流动时产生逻辑高电平，反向流动时产生逻辑低电平，这是 LVDS 信号传输的常见特征和工作方式。综上所述，答案为正确。

39、时钟的 Jitter（抖动）是指不同周期的幅值的差值。

正确

错误

答案：错误

解析：时钟的 Jitter（抖动）指的是时钟周期的变化，而不是不同周期的幅值的差值。它反映的是时钟信号在时间上的不稳定或偏差。所以，该表述是错误的。

40、在低频时，导线表面的电流密度变大，而中心区域几乎没有电流流过。

正确

错误

答案：正确

解析：这种说法是正确的。

在低频情况下，由于电流变化的频率较低，导线内部会产生自感电动势。自感电动势会阻碍电流的变化，导致电流倾向于在导线的表面流动，这被称为“趋肤效应”。

因为自感电动势在导线中心区域较大，阻碍作用更强，所以中心区域几乎没有电流流过，而导线表面的电流密度相对变大。综上所述，该说法正确。