

华为校招实习-硬件通用

友情提醒：参考答案仅供参考，可自行仔细排查！

1-30 为单选，31-40 为多选，考试总时长 60 分钟。

单选题

1、一个 500M 的信号，预恢复其完整波形最低需要的采样频率为（）

- A. 750M
- B. 250M
- C. 1000M
- D. 500M

参考答案：A

2、硅 MOS 的导通电阻 $R_{ds(on)}$ 其结温关系是（）（硬件通用第 21 套第 3 题）

- A. $R_{ds(on)}$ 不随温度变化
- B. $R_{ds(on)}$ 随结温升高而减小
- C. $R_{ds(on)}$ 随结温升高而增大
- D. $R_{ds(on)}$ 随结温升高先增大后减小

参考答案：C

3、某电源网络目标阻抗超标，以下措施中无法改善超标问题的是（）

（硬件通用第 24 套第 27 题）

- A. 针对超标频段增加对应的滤波电容
- B. 增大电源、GND 平面面积，降低板级 ESR
- C. 提高负载电流跳变斜率和幅度
- D. 优化电源回路 PCB 设计，降低板级 ESL

参考答案：C

4. 芯片处在 25°C 环境温度下，芯片热阻 $\theta_{ja}=5^{\circ}\text{C/W}$ 、 $\theta_{jb}=4^{\circ}\text{C/W}$ 、 $\theta_{jc}=3^{\circ}\text{C/W}$ ，实测结温 $T_j=85^{\circ}\text{C}$ ，由此可推算芯片热耗 $P=$ （）


（硬件通用第 19 套第 1 题）

- A. 10W
- B. 8W
- C. 12W
- D. 20W

参考答案：C

5、该运放电路是（）

（硬件通用第 16 套第 9 题）



- A. 减法器
- B. 加法器
- C. 反向放大器
- D. 同向放大器

参考答案：A

6、可靠性浴盆曲线解读, 以下不属于失效率随使用时间的变化阶段的是? ()

(硬件通用第 16 套第 5 题)

- A. 耗损失效期
- B. 随机失效期
- C. 试验失效期
- D. 早期失效期

参考答案：C

7、“线与”是指哪种类型门器件相与?

(硬件通用第 19 套第 12 题)

- A. RS232
- B. CMOS
- C. LVTTTL
- D. OC/OD

参考答案：D

8、常用运放的基本结构和原理描述不正确的是 ()

(硬件通用第 19 套第 25 题)

- A. 中间级一般采用多级共发射极电路, 以获得足够高的电压增益
- B. 输出级一般采用互补对称功放电路, 以输出足够大的电压和电流
- C. 中间级一般采用多级共集电极电路, 输入电阻高, 输出电阻低, 以获得足够高的电压增益;
- D. 运放输入级采用差分放大电路以消除零点漂移和抑制干扰

参考答案：C

9、以下哪种方式可以有效提高 BUCK 开关电源的转换效率？（）

（硬件通用第 14 套第 5 题）

- A. 选择更低 C_{oss} 、 R_{dson} 、 Q_g 参数的 MOS 管
- B. 降低 MOS 管的开关速度
- C. 提升开关频率
- D. 减小电感感量

参考答案：A

10、哪一项是数字万用表不能测量的指标？

- A. 电压
- B. 频偏
- C. 电流
- D. 二极管

参考答案：B

11、网络分析仪的哪种测量误差是不可以被校准掉的？（）

（硬件通用第 14 套第 11 题）

- A. 漂移误差
- B. 系统误差
- C. 随机误差

参考答案：C

12、时钟随机抖动的 peak to peak 值服从哪种分布（）

- A. 线性分布
- B. 几何分布
- C. 高斯分布
- D. 均匀分布

参考答案：C

13、以下关于 LDO 的相关计算公式，错误的是

（硬件通用第 15 套第 17 题）

- A. $V_{IN} \cdot V_{out}$ 要大于此场景下 V_{drop} 的要求值
- B. LDO 热耗 $= (V_{IN} - V_{out}) \cdot I_{out}$
- C. LDO 的效率 $= V_{OUT} / V_{IN}$
- D. LDO 的 $I_{in} = V_{out} \cdot I_{out} / V_{IN}$

参考答案：B

14、下列现象中，属于电磁感应现象的是（）

（硬件通用第 20 套第 10 题）

- A. 变化的磁场使闭合电路中产生电流
- B. 磁场对电流产生作用力
- C. 电流周围产生磁场

D. 原来没有磁性的物质有了磁性

参考答案：A

15、IO 标准的选择对逻辑器件功耗影响，以下说法错误的是？

（硬件通用第 19 套第 6 题）

A. 对于电压驱动型接口，负载为容性负载，低供电电压低摆幅电平具有更低的功耗，与驱动电流强度无关

B. 不同的 IO 标准功耗差异较大

C. 内部匹配不会增加整个器件的功耗

参考答案：C

16、陶瓷电容施加偏置电压后实际有效容值会怎么样变化（）

A. 不确定

B. 变小

C. 变大

D. 不变

参考答案：B

17、下列哪一项是开关电源的优点（）

（硬件通用第 20 套第 22 题）

A. 响应快

B. 效率高

C. 与 LDO 相比，输出纹波与噪声较小

D. 外围电路简单

参考答案：B

18、下列哪些不属于常见的电磁屏蔽材料

（硬件通用第 24 套第 4 题）

A. 簧片

B. 金属波导板

C. 导电布

D. 塑料面板

参考答案：A

19、利用石英材料的哪个特性制成的电子元器件称为晶振（）

（硬件通用第 19 套第 9 题）

A. 稳定性

B. 压电特性

C. 高硬度

D. 电光特性

参考答案：B

20、在 3.3V TTL 和 CMOS 电路设计中，需要保证合格的噪声容限，即 $V_{ohmin} - V_{ihmin}$ 和 $V_{ilmax} - V_{olmax}$ 应大于或等于

(硬件通用第 16 套第 14 题)

- A. 0V
- B. 0.4V
- C. 1.0V
- D. 0.2V

参考答案: B

21、下列属于异步总线的是 ()

(硬件通用第 24 套第 16 题)

- A. USB
- B. IIC
- C. SPI
- D. UART

参考答案: D

22、在串行通信中, 每 bit 数据传送所需要的时间与 () 有关

- A. 波特率
- B. 帧格式
- C. CPU 频率
- D. 接口电压

参考答案: A

23、异步复位信号优先级通常高于同步复位, 因为? ()

- A. 面积更小
- B. 响应速度更快
- C. 功耗更低
- D. 不依赖时钟

参考答案: D

24、场效应管属于____控制型器件, 晶体三极管则属于____控制型器件。

(硬件通用第 20 套第 2 题)

- A. 电流/电流
- B. 电压/电流
- C. 电流/电压
- D. 电压/电压

参考答案: B

25、差分放大电路的输入差模信号和输入共模信号分别是输入信号的

(硬件通用第 17 套第 18 题)

- A. 和, 平均值
- B. 和, 差
- C. 差, 平均值
- D. 差, 和

参考答案: C

26、滞回电压比较器特点有哪些

- A. 抗干扰能力较差
- B. 输出电压较高
- C. 输入电压范围宽
- D. 抗干扰能力较强

参考答案：D

多选题

27、以下关于信号完整性说法，错误的是

（硬件通用第 20 套第 28 题）

- A. 信号完整性问题和驱动力，走线长度，阻抗匹配相关
- B. 高速信号就是高频信号
- C. 低频信号也有可能产生信号完整性问题
- D. 低频信号一定没有信号完整性问题

参考答案：BD

28、下列关于 RS485 通信中描述正确的是（）。

- A. 支持多点通信，容许高达 128 个设备连接在同一总线上，完成多主多从通讯
- B. 传输使用一对双绞线，最大传输距离为 1200 米，最大传输速率为 10Mb/s
- C. 传输速率与平衡双绞线的长度成反比，只有在很短的距离下才能获得最高速率传输。
- D. 采用差分信号传送，具有较强的抗干扰性，适用工业现场恶劣环境

参考答案：CD

解析：A、RS485 是半双工通信，通常采用主从模式（一主多从），不能直接实现多主多从（需协议支持，如 Modbus）

B、RS485 使用双绞线，但 1200 米 是在较低速率（如 100kbps）下的理论值，而 10Mb/s 只能在短距离（如 10~15 米）下实现。

29、下列时钟抖动类型中哪些是确定性抖动？

- A. 随机抖动(Rj)
- B. 周期性抖动(PJ)
- C. 数据相关抖动(DDJ)
- D. 占空比失真(DCD)

参考答案：BCD

解析：在时钟抖动（Jitter）分析中，抖动主要分为随机抖动（Random Jitter, Rj）和确定性抖动（Deterministic Jitter, Dj）。

确定性抖动（Deterministic Jitter, Dj）的特点：

（1）可重复、可预测，通常由系统固有因素（如信号完整性、串扰、电源噪声等）引起。

（2）有界（Bounded），即其幅度不会无限增大。

30、关于 NAND FLASH，说法正确的是（）

- A. NAND FLASH 坏块分为固有坏块和使用坏块

B. NANDFLASH 是一种电压元件，靠其内存电压来存储数据，数据擦除(Erase)就是控制栅极(Control gate)放电，使得浮置栅极存储的电荷低于阈值 V_{th} ，就表示 1；

C. NAND FLASH 可靠性设计推荐使用支持硬件 ECC 功能的器件，如果硬件不支持，推荐软件 ECC，较为成熟的有汉明码，瑞德索罗门码，BCH 码。

D. NAND FLASH 信号时序，需要区分 I/O 为 Address、Data、Command 三种情况

参考答案：ACD

解析：

- NAND Flash 存储数据的方式是浮栅晶体管（Floating Gate）的电荷存储，而非“内存电压”。
- 写入（Program）：向浮栅注入电子（电荷），提高阈值电压（ V_{th} ），表示 0。
- 擦除（Erase）：移除浮栅的电子（放电），降低阈值电压（ V_{th} ），表示 1。
- 错误点：
- 描述不准确，NAND Flash 不是靠“内存电压”存储数据，而是靠浮栅电荷。
- 1 和 0 的定义反了（擦除后为 1，写入后为 0）。

31、如下电阻器件属于非线性电阻的是

- A. 压敏电阻
- B. 光敏电阻
- C. 厚膜电阻
- D. 热敏电阻

参考答案：ABD

解析：在电阻器件中，非线性电阻是指其电阻值会随外部条件（如电压、温度、光照等）变化而显著变化的电阻。厚膜电阻电阻值固定，不随电压、温度等显著变化（除非极端条件）

32、PCB 板材的基本参数有

- A. DF 介质损耗因子
- B. DK 介电常数
- C. T_g
- D. DAF

参考答案：ABC

解析：混淆项：DAF 通常指“Die Attach Film”（芯片粘胶膜），属于封装材料，与 PCB 板

材无关。

33、关于信号端接，正确的说法是？

- A. 串联端接位于驱动端
- B. 戴维南端接需电阻分压
- C. AC 端接需电容
- D. 并联端接位于接收端

参考答案：ABCD

34、关于 cache 的描述，正确的有？（）

- A. 若 cache 中某个字被修改，那么在主存(以及更高层次)上，该字的副本必须立即或最后加以修改，并确保它者引用主存上该字内容的正确性，
- B. 为了弥补 CPU 和内存的性能的差异，在二者之间引入了 cache
- C. 引入 Cache 的理论基础是程序局部性原理
- D. cache 的最小存取单元是一个 32B

参考答案：BC

解析：

A、Cache 一致性协议（如 MESI）确保最终一致性，但“必须立即”不适用于写回策略。

D、最小存取单元是缓存行（Cache Line），其大小由架构决定，常见为 64B（x86）或 32B/128B（某些嵌入式系统）。

35、关于 PCB 设计中“地平面”的作用，以下哪些说法是正确的？（）

- A. 地平面可以均匀分布电源电流，降低电源阻抗，提高电源完整性。
- B. 地平面可以增加 PCB 的机械强度，防止变形。
- C. 地平面可以提供低阻抗的返回路径，减少信号回路面积，降低电磁干扰。
- D. 地平面可以屏蔽信号层之间的串扰，提高信号完整性

参考答案：ACD

解析：PCB 的机械强度主要由 基材（如 FR4）、层压结构、厚度 决定，地平面的铜层厚度（通常几微米到几十微米）对整体强度影响极小。

防止变形的措施包括：使用高 Tg 板材、加强筋、对称叠层设计等，而非依赖地平面。

36、关于 ARM 的工作模式，下面说法正确的有？（）

- A. 非特权模式下，大部分任务执行在 User 模式
- B. 当一个高优先级(fast)中断产生时将会进入 IRQ 模式
- C. 当一个低优先级(normal)中断产生时将会进入 FIQ 模式
- D. 当复位或软中断指令执行时将会进入 Supervisor 模式

参考答案：AD

解析：B（FIQ 应为高优先级）、C（IRQ 应为低优先级）。

判断题

37、示波器带宽大于待测信号的 2 倍频率，可准确测量信号

A、正确

B、错误

参考答案：B

38、信号源分析仪可对时钟的抖动进行频域分解，并对指定频段进行积分。

A、正确

B、错误

参考答案：A

39、在组合逻辑电路中，有冒险一定存在竞争，有竞争也一定存在冒险。

（硬件通用第 16 套第 37 题）

A、正确

B、错误

参考答案：B

40、由于 CMOS 输出的 GPIO 高电平由 PMOS 驱动，低电平由 NMOS 驱动，他们的驱动能力相当。

（硬件通用第 15 套第 38 题）

A、正确

B、错误

参考答案：B

华为 2025 届实习-硬件通用/单板开发

(第 12 套, 2024 年 4 月 10 日)

1、以下说法正确的是 ()

A. 锁存器在应用中不存在建立-保持时间的要求

B. OC 门是集电极开路输出, 能实现线或功能

C. 走线的特征阻抗与线长有关

D. 一般来说, 数字器件的负载越重, 其沿越缓

解析:

A. 锁存器 (Latch) 是一种简单的存储设备, 它能够在输入信号变化时立即改变输出状态, 而不需要等待时钟信号。这与触发器 (Flip-Flop) 不同, 后者需要在特定的时钟边沿捕获数据, 并且对输入信号有建立时间和保持时间的要求。因此, **锁存器在应用中不存在建立-保持时间的要求**, 这是它们的一个重要特性。

B. OC 门 (Open Collector) 是一种输出结构, 它的确是集电极开路的, 但是它通常用于实现**线与 (Wired-AND)** 功能, 而不是线或 (Wired-OR) 功能。要实现线或功能, 通常使用 OC 门与上拉电阻配合, 或者使用特定类型的门, 如 NOR 或 NAND 门。

C. 走线的特征阻抗通常与走线的物理特性有关, 如材料、截面积、绝缘层等, **而与线长无直接关系**。线长会影响信号的传播延迟和衰减, 但不直接决定特征阻抗。

D. 数字器件的负载越重, 通常意味着需要更大的电流驱动负载, 这可能导致信号边沿 (rise time 和 fall time) 变缓。但是, 这并不是一个绝对的规则, 因为信号边沿的速度还受到其他因素的影响, 如驱动器的能力、负载的类型、走线的特性等。在某些情况下, 通过优化设计可以减轻负载对信号边沿的影响。

2、为减少 PCB 上线间耦合, 不可以采取以下措施

A、提高电源地层与信号层间距

B、增加线间距

C、减少并行走线长度

D、提高相邻信号层间距

解析:

A、提高电源地层与信号层间距

这是减少线间耦合的有效措施之一。通过增加电源地层与信号层之间的距离, 可以减少两者之间的电容耦合, 从而降低噪声和干扰。此外, 一个较高的地层间距也可以提供更好的屏蔽效果, 进一步降低耦合。

B、增加线间距

增加线间距可以减少相邻信号线之间的电容耦合和电感耦合。较宽的线间距意味着信号线之间的电场和磁场相互作用减少, 从而降低了耦合效应。因此, 这也是一个有助于减少线间耦合的有效措施。

C、减少并行走线长度

减少并行信号线的长度可以减少它们之间的耦合机会，因为耦合效应与走线长度成正比。较短的并行走线长度意味着信号线之间相互影响的时间减少，从而降低了耦合。然而，这个选项表述上存在一定的误导性，因为减少并行走线长度本身并不是一个标准的减少耦合的措施，通常我们更关注的是增加线间距或者避免长距离并行走线。正确的做法应该是避免长距离的并行走线，以及在设计中采用适当的线间距和层间距。

D、提高相邻信号层间距

提高相邻信号层间距可以减少层间电容耦合和电感耦合，因为耦合效应与距离成反比。增加层间距可以降低相邻信号层之间的相互作用，从而减少耦合。

综上所述，选项 C“减少并行走线长度”表述上存在误导性，并不是一个通常采取的措施来减少 PCB 上线间耦合。**正确的做法应该是避免长距离的并行走线，而不是简单地减少长度。**因此，选项 C 是不恰当的措施。

3、进行电源纹波测试中，一般采用

- A、有源探头
- B、无源探头
- C、差分探头
- D、都可以

4、关于 32 位 CPU 的说法，正确的是（此题存疑）

- A. 外部地址总线宽度是 32 位
- B. 外部数据总线宽度是 32 位
- C. 内部数据总线宽度是 32 位
- D. 通用寄存器宽度是 32 位

解析：32 位 CPU 的特点是其能够一次性处理 32 位的数据。这里的“位”指的是二进制数字，即 0 或 1。32 位 CPU 的内部结构和功能在设计时会考虑到这一点，以确保它能够有效地处理 32 位的数据。下面是对每个选项的解释：

A. 外部地址总线宽度是 32 位

这个说法不一定正确。外部地址总线的宽度决定了 CPU 可以寻址的内存范围。32 位 CPU 通常配备 32 位或更宽的地址总线，但这不是绝对的。例如，一些 32 位系统可能使用 36 位或 40 位地址总线来支持更大的内存寻址空间。

B. 外部数据总线宽度是 32 位

正确。外部数据总线的宽度决定了 CPU 与外部系统（如内存、输入/输出设备等）进行数据交换时的宽度。32 位 CPU 的外部数据总线宽度通常是 32 位，这意味着它可以一次性传输 32 位的数据。

C. 内部数据总线宽度是 32 位

正确。内部数据总线的宽度决定了 CPU 内部各部件之间传输数据的宽度。对于 32 位 CPU 来说，其内部数据总线宽度也是 32 位，以匹配其数据处理能力。

D. 通用寄存器宽度是 32 位

正确。通用寄存器是 CPU 内部用于存储指令、数据和地址的小型存储设备。32 位 CPU 的通用寄存器宽度是 32 位，这意味着它们可以存储 32 位的数据。

综上所述，32 位 CPU 的外部数据总线宽度、内部数据总线宽度和通用寄存器宽度都是 32 位，而外部地址总线的宽度则可能大于 32 位，以支持更大的内存寻址空间。因此，正确的选项是 B、C 和 D。

5、关于可靠性概念，错误的是

A、某个设备的 MTBF 为十万小时，那么它的预期寿命也是十万小时

B、可靠性可以分为固有可靠性和使用可靠性

C、通过单板故障后的快速恢复，也能提高可靠性

D、故障检测、故障定位、故障隔离、故障恢复统称为故障管理

解析：

A、某个设备的 MTBF 为十万小时，那么它的预期寿命也是十万小时

这个说法是错误的。MTBF (Mean Time Between Failures)，即平均故障间隔时间，是一个统计值，它表示在大量相同设备或组件的运行过程中，相邻两次故障之间的平均时间。MTBF 并不等同于单个设备的预期寿命，因为实际的使用寿命会受到多种因素的影响，包括使用环境、维护保养、操作使用等。此外，MTBF 是基于概率统计得出的，它不能保证所有设备都能达到这个平均值，有的设备可能远远超过 MTBF，有的可能远远低于 MTBF。

B、可靠性可以分为固有可靠性和使用可靠性

这个说法是正确的。固有可靠性是指产品在设计 and 制造阶段所固有的可靠性水平，主要关注产品的设计和制造质量。使用可靠性则是综合考虑了产品设计、制造、安装环境、维修策略和修理等因素的可靠性，更加关注产品在实际使用中的性能表现。

C、通过单板故障后的快速恢复，也能提高可靠性

这个说法是正确的。可靠性不仅仅是产品在没有故障的情况下能够持续工作的能力，还包括了在发生故障后能够快速恢复到正常工作状态的能力。因此，通过提高系统的故障检测、定位、隔离和恢复的能力，可以有效地提高整体的可靠性。

D、故障检测、故障定位、故障隔离、故障恢复统称为故障管理

这个说法是正确的。故障管理是指在系统运行过程中，对可能出现的故障进行检测、定位、隔离和恢复的一系列活动。这些活动是确保系统可靠性和稳定性的重要措施，通过有效的故障管理，可以最大限度地减少故障对系统运行的影响。

6、对于电阻，在原理图审查时哪个参数一般不关注

A. 标称阻值

B. 精度

C. 失效率

D. 额定功率

解析：失效率通常是指产品或组件在单位时间内发生故障的概率，它是衡量产品可靠性的一个参数。在电阻的选型和原理图审查过程中，失效率并不是一个通常关注的性能参数，因为电阻的失效模式相对简单，且在大多数情况下，电阻的可靠性非常高。

设计者更倾向于关注电阻的标称阻值、精度和额定功率等参数，以确保电路的正确性和安全性。

7、硬件故障管理不包含

- A、故障检测
- B、故障隔离
- C、故障恢复

D、减少故障

解析：故障检测、故障定位、故障隔离、故障恢复统称为故障管理

8、关于路径延时(Clock to setup path)最小时钟周期，以下描述正确的是

- A、路径延时最小时钟周期=上级触发器输出时间 +上下级触发器之间的逻辑延时+下级触发器建立时间
- B、路径延时最小时钟周期=上级触发器输出时间+上下级触发器之间的布线延时 +下级触发器建立时间
- C、路径延时最小时钟周期=上级触发器输出时间+上下级触发器之间的布线延时 +下级触发器建立时间+上下级触发器之间的逻辑延时
- D、路径延时最小时钟周期=上级触发器输出时间+上下级触发器之间的布线延时 +下级触发器建立时间+上下级触发器之间的组合逻辑延时

9、关于空闲的输入信号，我们通常采取的处理措施是

- A、浮空不管
- B、通过电阻上下拉到逻辑的电源或地
- C、直接接地
- D、串接到其他输入

10、关于 PCB 电源部分布线审查，错误的观念是

- A. 电源部分的铜箔尺寸符合其流过的最大电流，并考虑余量(一般参考为 1A/mm 线宽)
- B. 审查电流通道的长度，理论计算通道压降
- C. 电源部分的布局是否保证输入输出线的顺畅、不交叉
- D. 电源为低频信号，因此电源走线换层时，通过一个金属化过孔连通即可，只要保证连通性即可。

解析：虽然电源信号相对于高速信号来说频率较低，但电源走线的换层处理仍然非常重要。仅仅通过一个金属化过孔连通是不够的，因为这样的设计可能会导致电源完整性问题，如阻抗不连续、信号反射和电源噪声。正确的做法是在换层时使用合适的过孔设计，如使用多个过孔、优化过孔位置和使用防护环等，以确保电源信号的稳定性和减少电磁干扰。

11、理想运放的两个重要结论是()

- A.虚短与虚地
- B.虚短与虚断
- C.虚地与反相
- D.短路与短路

12、目前常用于 USB 2.0 单板测试验证信号质量的方法和依据是

- A. 环回测试
- B. 误码率
- C. 自检
- D. 眼图

解析：环回测试【A】和误码率【B】也是信号质量测试中可能使用的方法，但它们不是 USB 2.0 单板测试中最常用的方法。环回测试主要用于评估链路的端到端性能，而误码率测试则关注于数据传输的准确性。自检【C】通常指的是设备自身的诊断功能，而不是专门用于信号质量验证的方法。

13、压控振荡器的作用是完成电压与频率的变换，下面哪个是和压控振荡器关系不大的指标

- A. 线性度
- B. 预热时间
- C. 控制灵敏度
- D. 最大频偏

解析：预热时间是指设备从开机到达到稳定工作状态所需的时间。这个指标与 VCO 的电压-频率变换能力关系不大，更多地与设备的整体性能和稳定性有关。

14、以下不属于电路过流保护的措施是

- A. 空气开关
- B. 电流检测装置
- C. 瞬态抑制二极管
- D. 快速熔断器

解析：瞬态抑制二极管属于过压保护及 EMC 防护。

15、以下哪些总线/电平不是差分输入输出的

- A. RS485
- B. RS232
- C. LVDS
- D. CML

解析：

A. RS485：RS485 是一种差分信号总线标准，它使用一对信号线（A 和 B）来传输差分信号。这种差分传输方式能有效抵抗电磁干扰和信号衰减，适用于长距离和高速通信。

B. RS232：RS232 是一种单端信号接口，它通常使用一个信号线和一个地线来进行数据传输。RS232 不是差分信号接口，因此它不符合差分输入输出的特性。

C. LVDS：LVDS（Low Voltage Differential Signaling）是一种差分信号技术，它使用两根信号线来传输信号，一根用于正向信号，另一根用于反向信号。LVDS 因其高速率和低功耗特性而广泛应用于高速数字信号传输。

D. CML：CML（Current Mode Logic）是一种差分信号电平标准，它的输入和输出都是差分的。CML 电路的输出通常是一个差分对，而输入端则需要差分输入。CML 电平因其高速特性而被用于高速数据接口。

16、测试时钟信号毛刺，最好采用示波器哪种模式

- A. 上升沿触发
- B. 下降沿触发
- C. 脉冲宽度触发
- D. Glitch 触发

17、陶瓷电容最主要的失效模式（单选存疑）

- A、短路
- B、损耗/ESR 超差
- C、开路
- D、漏电超差

解析：陶瓷电容器是一种常见的被动元件，广泛应用于电子电路中。它们具有高可靠性和稳定的电性能，但在某些情况下也可能失效。陶瓷电容器的失效模式主要包括短路、开路和漏电超差等，而损耗/ESR 超差通常不是陶瓷电容器的主要失效模式。

A、短路：短路是指陶瓷电容器的两个引脚之间发生了意外的低电阻连接，导致电流无法正常流通。这种情况可能是由于内部介质损坏、导电颗粒污染或其他制造缺陷引起的。短路会导致电容器无法正常工作，甚至可能引起电路的损坏。

B、损耗/ESR 超差：虽然损耗和等效串联电阻（ESR）是电容器性能的重要参数，但它们通常不是陶瓷电容器失效的直接原因。损耗和 ESR 的增加可能会影响电路的性能，如降低信号的传输质量或增加功耗，但这些变化通常不会导致电容器立即失效。

C、开路：开路是指陶瓷电容器的两个引脚之间完全失去电气连接，导致电流无法流通。这种情况可能是由于焊接不良、引脚断裂或介质老化引起的。开路会导致电容器失效，影响电路的正常工作。

D、漏电超差：漏电是指电容器两端存在不希望的电流流动，通常是由于介质的绝缘性能下降引起的。漏电超差可能会导致电路的性能降低，但在大多数情况下，它不会直接导致陶瓷电容器失效。

综上所述，陶瓷电容器最主要的失效模式是短路（A）和开路（C）。这两种失效模式都会直接导致电容器无法正常工作，影响电路的稳定性和可靠性。而损耗/ESR 超差（B）和漏电超差（D）虽然会影响电路性能，但通常不会直接导致电容器失效。

18、关于阻抗的说法，以下哪个是错误的

- A、反射的原因是阻抗不连续
- B、传输线的特征阻抗与长度有关
- C、PCB 上走线的阻抗与 DK 值相关
- D、PCB 上的走线，如果线宽变大，阻抗会变小

解析：

B、传输线的特征阻抗与长度有关

这个说法是错误的。传输线的特征阻抗是一个与传输线的结构和材料特性相关的参数，它描

述了在传输线上单位长度内的阻抗。特征阻抗通常由传输线的几何形状、材料特性和电磁环境等因素所决定，而与传输线的长度无关。对于理想的均匀传输线，特征阻抗是一个恒定的值，不会随着频率的变化而变化，也不会随着传输线长度的变化而变化。

其他选项的描述是正确的：

A、反射的原因是阻抗不连续：当信号在传输线上传播时，如果遇到阻抗的突变，就会产生反射。这是因为阻抗的不连续性导致了信号的传播遇到阻力和反射。

C、PCB 上走线的阻抗与 DK 值相关：DK 值，即介电常数，是影响 PCB 走线特征阻抗的一个重要因素。介电常数越大，通常会导致特征阻抗越小。

D、PCB 上的走线，如果线宽变大，阻抗会变小：线宽的增加会导致电容增大，从而使得特征阻抗减小。这是因为特征阻抗与传输线的电容有关，而电容与线宽成正比。

19、根据器件可靠性浴盆曲线，在如下哪个阶段是最可靠的

- A、早期失效期
- B、耗损失效期
- C、偶然失效期
- D、工程样片期

20、下面哪一项内容不属于电源完整性设计

- A、电源直流阻抗分析
- B、电压瞬态分析
- C、PCB 电源系统设计
- D、时序分析

解析：

电源完整性分析包括电源系统设计、直流压降分析、电压瞬态分析、同步开关噪声、器件建模等与单板电源稳定性有关的一切工作内容。

21、电源的电感饱和时

- A、电抗增大
- B、电抗不变
- C、电抗减小
- D、呈现容性

解析：电感饱和时，电感的感值会发生变化，导致其电抗也随之变化。电感的电抗（ X_L ）是由其感值（ L ）和频率（ f ）决定的，计算公式为 $X_L = 2\pi fL$ 。当电感达到饱和状态时，其内部磁芯的磁化已经达到极限，无法进一步增加磁场强度，这时电感的感值会减小[6]。由于感值减小，相应的电感的电抗也会减小。此外，电感饱和时，磁芯的磁导率（ μ ）会大幅减小，这也会导致电感的电抗减小。因此，选项 C“电抗减小”是正确的描述。

22、电解电容在低温下容值

- A、变大
- B、变小
- C、不变

D、不确定

23、下面哪些方法不能解决芯片供电电压过低的问题

- A. 增大电源铜皮的面积
- B. 增加电源铜皮的厚度
- C. 在芯片四周增加一些小容值电容
- D. 提高电源模块输出电压

解析：小容值电容通常用于滤除高频噪声，它们对于解决电源电压过低的问题帮助有限。电容主要用于稳定电源，减少噪声，而不是直接提高电压。

24、如下系统节能手段中不正确的是

- A、芯片的节能模式，需要充分验证，特别不能影响故障保护倒换的恢复时间
- B、关断不处理业务的芯片或链路包括备用单板上的芯片或链路，必须考虑长期关断导致的故障不可检测问题，并要满足故障保护倒换时间的要求
- C、可以尽可能的提高电源模块的负载率，这样可以提高其工作效率
- D、适当提升风扇转速，可以降低芯片结温从而降低功耗

解析：因为提升风扇转速实际上会增加风扇的能耗，而不是降低芯片的功耗。虽然提高风扇转速可以改善散热效果，降低芯片的温度，但这并不意味着总体功耗会降低。相反，风扇转速的提高会增加电源模块的负载，从而可能增加总体能耗。正确的做法是通过优化散热设计和控制策略来降低芯片结温，而不是简单地提高风扇转速。

25、硬件关键器件选型中成本管理考虑不正确的是

- A. 针对同行业所用的关键器件/部件解决方案进行分析，提出多种备选解决方案
- B. 进行技术趋势分析和价格趋势分析(芯片的封装、管脚、硅片大小、工艺等方面评估)
- C. 优先保证技术的先进性，成本因素开发环节再考虑
- D. 采购部门参与器件选型，组织商务谈判

解析：在硬件关键器件的选型过程中，技术和成本应该是并重的。从一开始就应该综合考虑技术性能和成本因素，而不是单纯追求技术的先进性。忽略成本可能会在后期导致项目预算超支或者产品定价过高，影响市场竞争力。

26、串扰产生原因源自线间动态电、磁耦合产生不期望的噪声电压，下面关于串扰的分类正确的有哪些

- A、近端串扰
- B、远端串扰
- C、容性串扰
- D、感性串扰

解析：

串扰是由于信号线之间的电磁耦合作用导致的不期望的噪声电压，这种耦合可以分为容性耦合和感性耦合。根据串扰发生的位置，可以将其分类为近端串扰和远端串扰。以下是对每个选项的详细解释：

A、近端串扰（Near-End Crosstalk，简称 NEXT：近端串扰是指在信号源附近（发送端）的接收端点发生的串扰现象。它是由于邻近信号线上的电磁场干扰引起的，导致接收到的信号质量下降。近端串扰通常与信号线上的容性耦合有关，因为容性耦合的能量会向信号源和远

端双向传输。

B、远端串扰 (Far-End Crosstalk, 简称 FEXT): 远端串扰是指在信号接收端 (远离信号源的一端) 发生的串扰现象。远端串扰主要是由于信号线上的感性耦合引起的, 因为感性耦合的能量仅朝着信号传播的相反方向流动。

C、容性串扰: 容性串扰是由信号线之间的电容耦合引起的。当一条信号线上的电压变化时, 会在邻近的线上产生耦合电压, 这种耦合是通过电场实现的。容性串扰可以在近端和远端都产生影响, 但主要影响近端。

D、感性串扰: 感性串扰是由信号线之间的电感耦合引起的。当一条信号线上的电流变化时, 会在邻近的线上产生耦合电流, 这种耦合是通过磁场实现的。感性串扰主要影响远端, 因为耦合的磁场仅沿着信号传播的方向传播。

综上所述, 正确的串扰分类是 A (近端串扰) 和 B (远端串扰), 而 C (容性串扰) 和 D (感性串扰) 描述的是串扰的耦合类型, 而不是串扰的分类。

27、由于自然对流强度很弱, 经常需要在自然对流散热设备的壳体表面开孔, 开孔应遵循以下原则:

A. 开孔面积足够大(越大越好)

B. 出风口面积大于进风口面积

C. 避免过窄开孔(例如小于 1mm)

D、开孔位置尽量在自然对流的自然流线(完全开放时的流线)上

解析:

A. 开孔面积足够大(越大越好): 虽然较大的开孔面积可以增加空气流动, 从而提高散热效果, 但并不是越大越好。开孔面积需要根据设备的具体散热需求和结构限制来确定。过大的开孔可能会影响设备的结构强度和防护性能。

B. 出风口面积大于进风口面积: 这个原则有助于确保热空气能够有效地从设备内部排出, 同时吸入足够的冷空气。这样可以形成良好的气流循环, 提高散热效率。但是, 出风口和进风口的面积比例需要根据具体的散热需求和设备设计来合理配置。

C. 避免过窄开孔(例如小于 1mm): 过窄的开孔可能会导致空气流动受阻, 降低散热效果。此外, 过窄的开孔还可能容易堵塞, 影响长期的散热性能。因此, 在设计时需要避免过窄的开孔。

D. 开孔位置尽量在自然对流的自然流线(完全开放时的流线)上: 合理的开孔位置可以利用自然对流的原理, 使热空气自然上升并排出, 同时吸入下方的冷空气。这样的设计可以提高自然对流的效率, 从而提高散热效果。

综上所述, 选项 B、C 和 D 都是自然对流散热设备壳体表面开孔时应遵循的原则。而选项 A 需要根据具体情况来确定, 不能简单地认为开孔面积越大越好。在设计时, 应综合考虑散热效果、设备结构和安全性等因素, 合理规划开孔的大小和位置。

28、元器件在网上运行过程中，主要受到哪些应力的影响

A、环境应力

B、热应力

C、机械应力

D、电应力

解析：

A. 环境应力：环境应力包括温度变化、湿度、腐蚀性气体、辐射、振动和冲击等因素。这些环境因素可能会对元器件的材料和结构造成损害，影响其性能和寿命。例如，高温可能会导致材料退化，高湿度可能会导致金属部件腐蚀。

B. 热应力：热应力是由于温度变化引起的内部应力。当元器件在工作过程中产生热量，或者在温度循环中经历温度变化时，由于材料热膨胀系数的不同，可能会在元器件内部产生热应力。长时间的热应力可能会导致材料疲劳、裂纹甚至断裂。

C. 机械应力：机械应力是指由于机械负载、振动、冲击或者不均匀的冷却等因素引起的应力。元器件在安装、运输或使用过程中可能会受到机械力的作用，这些力可能会导致元器件的机械损伤或者结构变形。

D. 电应力：电应力是由于电压、电流的变化或者过载等因素引起的应力。元器件在工作过程中，电压和电流的波动可能会导致局部过热、电迁移、介质击穿等问题，从而影响元器件的电气性能和可靠性。

综上所述，元器件在网上运行过程中主要受到**环境应力、热应力、机械应力和电应力**的影响。这些应力因素可能会单独或者同时作用于元器件，导致不同的失效模式。因此，在元器件的设计、制造和使用过程中，需要对这些应力因素进行有效的管理和控制，以提高元器件的可靠性和寿命。

29、解决告警信息上报太多问题的主要手段包括

A. 尽可能做到只上报真正的根源告警，屏蔽大量的各种类型衍生和虚假的告警

B. 区分告警和事件，事件不能做为告警，一般的不重要、提示性告警、事件都可以归入到通过设备日志来支持

C. 可以按照告警出现概率进行筛检，删除低概率的告警

D. 提供告警屏蔽功能，支持按对象屏蔽告警可以大大减少无用告警的干扰

解析：

A.这是一种有效的方法，通过精确地识别和上报根源告警，可以减少不必要的告警信息。这通常需要对告警系统进行优化和配置，确保它能够区分真正的问题和误报。

B.这个选项提出了将告警和事件区分开来的处理方式。确实，不是所有的事件都需要作为告警上报，特别是那些不重要或提示性的事件。通过设备日志记录这些信息，可以在需要时进行查询和分析，而不是实时上报。

C.虽然告警的概率分析可以帮助理解哪些告警更可能出现，但简单地根据概率删除告警可能不是最佳方法。因为即使出现概率低的告警也可能是重要的，应该根据告警的内容和严重性来决定是否上报。

D.告警屏蔽功能是一种有效的手段，它允许网络管理员根据实际情况屏蔽特定的告警。这可以减少不必要的干扰，让管理员能够专注于更重要的告警。

综上所述，选项 A、B 和 D 是解决告警信息上报过多的有效手段。而选项 C 可能需要更谨慎的考虑，因为即使是低概率的告警也可能是关键的，不能简单地根据概率来决定是否上报。正确的做法是结合告警的内容、严重性和历史数据来综合评估和处理。

30、如果一个信号的上升下降沿过缓，可能和以下哪些因素相关

A、信号线走线过长

B、信号线串阻选值不合理

C、信号线上下拉电阻阻值选取不合理

D、芯片本身驱动能力较弱

解析：A、信号线走线过长：这是正确的。信号线走线过长会增加信号的传播延迟，导致上升和下降沿变缓。这是因为信号在传输过程中会遇到电阻、电感和电容等因素的影响，长距离传输会放大这些效应。

B、信号线串阻选值不合理：这也是正确的。信号线串联电阻（串阻）的选值不合理，可能会影响信号的驱动能力和速度。如果串阻过大，可能会导致信号衰减，从而延缓信号的上升和下降沿。

C、信号线上下拉电阻阻值选取不合理：这同样是一个可能的因素。上下拉电阻用于稳定信号电平和提供信号驱动回路。如果上下拉电阻选取不当，可能会影响信号的驱动强度和速度，进而影响上升和下降沿的速度。

D、芯片本身驱动能力较弱：这也是一个可能的原因。如果芯片的输出驱动能力不足，可能无法有效地驱动信号线，导致信号的上升和下降沿速度过慢。芯片的驱动能力通常与其输出电流能力和输出阻抗有关。

综上所述，信号的上升和下降沿过缓可能与信号线走线过长、信号线串阻选值不合理、信号线上下拉电阻阻值选取不合理以及芯片本身驱动能力较弱等因素相关。解决这些问题通常需要综合考虑 PCB 布局优化、电路参数调整和芯片选型等方面。

31、器件的驱动能力不足，可能会导致哪些问题

A、接收端信号出现半高电平

B、恶劣环境下建立保持时间余量不足

C、信号产生毛刺

D、信号上升沿缓慢

解析：

A、接收端信号出现半高电平：驱动能力不足可能导致信号无法达到逻辑电平所需的高电平或低电平，从而在接收端产生不确定的状态，如半高电平。这种情况可能会导致接收端无法正确识别信号，进而引发逻辑错误或数据传输问题。

B、恶劣环境下建立保持时间余量不足：驱动能力不足意味着信号在传输过程中可能会受到较大的衰减和延迟，这在恶劣环境下尤为明显。建立时间和保持时间是确保信号稳定性的关键参数，如果驱动能力不足，可能无法在规定的时间内达到稳定的电平状态，导致建立保持时间余量不足，影响信号的可靠性。

C、信号产生毛刺：虽然驱动能力不足通常会导致信号边沿缓慢，但在某些情况下，如驱动器无法提供足够的电流来快速充电或放电负载电容，可能会导致信号在转换过程中产生短暂的电压尖峰，即毛刺。这些毛刺可能会被误认为是有效的信号跳变，从而引起误判。

D、信号上升沿缓慢：驱动能力不足会直接影响信号的上升沿速度，因为驱动器无法提供足够的电流来快速充电负载电容。缓慢的上升沿可能导致信号传输延迟，影响系统的整体性能。

综上所述，器件的驱动能力不足可能会导致接收端信号出现半高电平、恶劣环境下建立保持时间余量不足和信号上升沿缓慢等问题。虽然驱动能力不足不太可能直接导致信号产生毛刺，但可能会导致其他类型的信号噪声和干扰问题。因此，设计时需要确保器件具有足够的驱动能力，以满足电路的性能要求。

32、关于抽风式风扇的描述，以下说法正确的是

- A、系统散热均匀，风扇不易发生腐蚀现象
- B、由于风扇所处温度较低，易产生凝露和积尘，从而发生腐蚀现象
- C、风扇所处温度较高，寿命相对降低
- D、有利于局部高温区散热，风扇所处温度较低，寿命相对较长

解析：抽风式风扇，也称为吸入式风扇，其工作原理是将外部较冷的空气吸入并强制通过散热器或其他热源，然后排出系统。以下是对每个选项的分析：

A、系统散热均匀，风扇不易发生腐蚀现象：这个说法不完全正确。虽然抽风式风扇可以提高系统内部的空气流动，从而改善散热效果，但这并不意味着风扇不易发生腐蚀。风扇是否发生腐蚀取决于多种因素，如使用环境的湿度、灰尘、化学物质等。

B、由于风扇所处温度较低，易产生凝露和积尘，从而发生腐蚀现象：这个说法不正确。实际上，抽风式风扇由于从外部吸入冷空气，风扇所处的环境温度相对较低，不太可能产生凝露现象。积尘问题与风扇的过滤系统和使用环境有关，而不是由风扇类型直接决定的。

C、风扇所处温度较高，寿命相对降低：这个说法不正确。抽风式风扇由于吸入的是外部较冷的空气，风扇所处的环境温度通常较低，这有助于降低风扇的工作温度，从而延长其寿命。

D、有利于局部高温区散热，风扇所处温度较低，寿命相对较长：这个说法是正确的。抽风式风扇通过吸入冷空气并强制其通过热源，有助于局部高温区的散热。同时，由于风扇本身处于吸入冷空气的位置，其工作温度相对较低，这有助于减少因高温导致的磨损和老化，从而延长风扇的使用寿命。

综上所述，选项 D 描述了抽风式风扇的正确优点，即有利于局部高温区的散热，并且由于风扇所处温度较低，有助于延长其寿命。

33、单板防腐蚀设计哪些描述正确

- A. 单板对灰尘敏感电路不要放在靠近迎风布放的排阻、排容及管脚间吹风扇的迎风侧，避免附着灰尘导致功能失效
- B. 吹风系统防腐蚀能力要好于抽风系统

C. 高压管脚的 IC 器件(如 SLIC)布局, 要避免高压管脚迎风

D. 迎风布放的排阻、排容及管脚间距密集的器件, 需避免将管脚迎风布放

解析:

A. 单板对灰尘敏感电路不要放在靠近迎风布放的排阻、排容及管脚间吹风扇的迎风侧, 避免附着灰尘导致功能失效: 这个说法是正确的。灰尘可能会在风扇的迎风侧积累, 如果敏感电路位于这个区域, 灰尘可能会附着在电路上, 导致散热不良、绝缘性能下降或短路等问题, 从而影响电路的功能和可靠性。

B. 吹风系统防腐蚀能力要好于抽风系统: 这个说法不一定正确。吹风系统和抽风系统的防腐蚀能力取决于多种因素, 包括系统设计、使用环境和维护情况等。一般来说, 吹风系统可能会将湿润的空气或腐蚀性气体直接吹向电路板, 而抽风系统则将空气从电路板上方向抽出。因此, 不能简单地认为吹风系统的防腐蚀能力就一定好于抽风系统。

C. 高压管脚的 IC 器件(如 SLIC)布局, 要避免高压管脚迎风: 这个说法是正确的。高压管脚的 IC 器件可能对环境因素更为敏感, 如果高压管脚面向风扇的迎风侧, 可能会增加受到潮湿空气、灰尘和其他污染物影响的风险, 从而影响器件的性能和寿命。

D. 迎风布放的排阻、排容及管脚间距密集的器件, 需避免将管脚迎风布放: 这个说法也是正确的。管脚间距密集的器件如果位于迎风侧, 可能会因为灰尘积累、潮湿或其他环境因素而导致腐蚀或短路等问题。因此, 应该尽量避免将这些器件的管脚面向迎风侧。

综上所述, 选项 A、C 和 D 描述了单板防腐蚀设计中的正确措施。而选项 B 的说法需要根据具体的系统设计和使用环境来评估, 不能一概而论。

34、某单板电源输出电压为 1.5V, 而在芯片端测试电源电压为 1.44V, 你认为可能的原因是哪些

A、电源平面细长

B、芯片电流过大

C、电源滤波电感内阻偏大

D、芯片电流较小

解析:

A、电源平面细长: 如果电源平面设计得过于细长, 可能会导致电阻增加, 从而在电源线路中产生较大的电压降。电源平面的宽度和长度会影响其电阻值, 细长的电源平面可能会导致较高的电阻和较大的电压降, 从而导致芯片端的电源电压低于单板电源输出电压。

B、芯片电流过大: 芯片电流过大本身不会直接导致芯片端电压降低, 但如果电流过大导致电源线路上的电阻性损耗增加, 或者电源滤波电感的内阻增加, 那么可能会出现电压降低的情况。此外, 如果电源设计没有足够的电流承载能力, 过大的电流可能会导致电源线路上的电压降增加。

C、电源滤波电感内阻偏大: 电源滤波电感的内阻如果偏大, 会在电流通过时产生较大的电压降, 从而导致芯片端的电压降低。滤波电感的作用是减少电源噪声, 但如果其内阻过大, 反而会影响电源的稳定性和电压水平。

D、芯片电流较小：芯片电流较小通常不会导致芯片端电压降低。实际上，如果电流较小，理论上电源线路上的电阻性损耗也会较小，因此不应该是导致芯片端电压降低的原因。

综上所述，可能导致芯片端电源电压低于单板电源输出电压的原因包括电源平面细长（A）和电源滤波电感内阻偏大（C）。而芯片电流过大（B）不会直接导致电压降低，芯片电流较小（D）通常不会导致电压降低。解决这类问题通常需要优化 PCB 布局，减少电源线路的电阻，或者选择合适的电源滤波电感来降低内阻。

35、传输线阻抗匹配，常见有哪几种形式

A. 源端串联匹配

B. 终端并联匹配

C. 终端戴维南匹配

D. 终端串联匹配

36、电源噪声对晶振输出时钟的相噪没有影响。

A、正确

B、错误

解析：不对，电源噪声对晶振输出时钟的相位噪声（相噪）是有影响的。晶振作为时钟源，其输出的稳定性和纯净度对于整个电子系统的性能至关重要。电源噪声可能会通过以下几种方式影响晶振的输出时钟相噪：

1. 电源噪声注入：电源线上的高频噪声可能会通过电容耦合、电磁感应等方式注入到晶振的电源引脚，导致晶振的电源电压波动。这种电压波动可能会影响晶振的振荡频率和相位稳定性，从而增加相噪。
2. 电源干扰：如果晶振的电源线路与噪声源（如开关电源、数字电路等）距离过近，可能会受到电磁干扰。这种干扰可能会导致晶振的振荡频率和相位发生变化，增加相噪。
3. 电源滤波不足：为了减少电源噪声对晶振的影响，通常需要在晶振的电源输入端使用滤波电路。如果滤波电路设计不当或性能不足，可能无法有效抑制电源噪声，从而影响晶振的相噪。
4. 电源稳定性差：晶振对电源稳定性要求较高，如果电源电压波动较大，可能会影响晶振的振荡条件，导致相位噪声增加。

因此，为了确保晶振输出时钟的相位噪声控制在合理范围内，需要采取适当的措施来减少电源噪声的影响，如使用干净的电源线路、增加滤波电容、保持电源线路与噪声源的距离等。同时，选择高质量的晶振和合适的电源管理策略也是降低相噪的重要措施。

37、LDO 的输出电容越大，输出就越稳定。

A、正确

B、错误

解析：并不是输出电容越大越好。过大的电容可能会导致 LDO 的响应时间变慢，影响系统的动态性能。此外，过大的电容还可能引入额外的寄生参数，如电感和漏电流，

这些都可能影响 LDO 的性能。

38、宇宙射线导致的故障主要为存储器件的软失效。

A、正确

B、错误

39、通常我们在电路设计时，在满足降额要求的基础上需要尽可能的再多留出一些设计余量。

A、正确

B、错误

40、VCXO(压控晶体振荡器)与 VCO(压控振荡器)相比主要的优点是 VCXO 抖动小，频率稳定度高。

A、正确

B、错误

41、芯片在业务正常工作状态下，JTAG 的/TRST 信号处于高电平状态。

A、正确

B、错误

42、CPLD 输出信号，一般需要通过上下拉电阻来保证加载过程中输出状态符合预期。

A、正确

B、错误

43、CMOS 的输入端未使用时可以悬空处理。

A、正确

B、错误

44、JTAG 链中，若 TDI 内部无上拉，则需外接电阻上拉。

A、正确

B、错误

45、选择接口器件或定义私有接口应该尽量选择低压供电、摆幅小的接口电平。

A、正确

B、错误

华为 2025 届校园招聘-硬件通用/单板开发 (第 13 套)

1、ARM9 的 ARM 指令集是 () 位的，Thumb 指令集是 () 位的。

A、32 位，16 位

B、32 位，32 位

C、16 位，31 位

D、16 位，16 位

2、当均匀传输线末端负载阻抗匹配时，波的传输呈现什么状态？

A、行波

B、静止波

C、行驻波

D、驻波

解析：

选项 B、C 和 D 描述的是当负载阻抗与传输线特性阻抗不匹配时可能发生的情况，这会导致波的反射和干涉，形成静止波或驻波。但当阻抗匹配时，传输线上的电磁波可以无损耗地从源传输到负载，因为负载阻抗与传输线的特性阻抗相匹配，从而避免了反射。这意味着能量可以有效地传输，没有能量因反射而损失。

3、二进制数(11011)的 16 进制数是()

A、1D

B、D1

C、1B

D、1A

4、关于电磁辐射的屏蔽，下列说法错误的是

A、电磁辐射的屏蔽措施有很多，比如采用金属铜盖将辐射源包裹起来

B、电磁屏蔽按屏蔽原理可分为电场屏蔽、磁场屏蔽和电磁场屏蔽

C、电磁辐射对人体是有害无利的，所以要将电磁辐射全部屏蔽起来

D、电磁辐射应根据国内/国际标准控制在一定范围内

5、产生直流电源的一种办法是将交流信号全部整流，如果我们把交流信号 $x(t)=\cos(t)$ 通过一个具有 $y(t)=|x(t)|$ 的系统，输入信号和输出信号的直流分量分别是：

- A、 $\pi/2, 1$
- B、 $1, \pi$
- C、 $0, 2/\pi$
- D、 $\pi/2, \pi$

6、如果将一个两输入的与非门当作反相器使用，它的输入端应该如何连接？

- A、无法实现
- B、将其中一个输入端接到低电平
- C、将其中一个输入端悬空
- D、将两个输入端相连

解析：

与非门的真值表如下：当 $A=B=0$ 时，输出 $Y=1$ ；当 $A=B=1$ 时，输出 $Y=0$ ，因此将 A 与 B 两输入连接即可实现反相器。

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

7、如果示波器使用 $10\mu\text{s}/\text{div}$ 标度的时候正好显示正弦波的一个周期，那么显示四个周期的时候应该用哪个标度？

- A、 $10\mu\text{s}/\text{div}$
- B、 $25\mu\text{s}/\text{div}$
- C、 $40\mu\text{s}/\text{div}$
- D、 $20\mu\text{s}/\text{div}$

8、关于麦克斯韦方程组的描述，错误的是

- A、该方程易通过解析计算完成求解
- B、方程组是由四个一阶线性偏微分方程共同组成
- C、是一组描述电场、磁场与电荷密度、电流密度之间关系的偏微分方程
- D、从麦克斯韦方程组，可以推论出光波是电磁波

解析：

麦克斯韦方程组是一组描述电场 $\mathbf{E}$ 和磁场 $\mathbf{B}$ 与电荷密度 ρ 和电流密度 $\mathbf{J}$ 之间关系的偏微分方程。这四个方程分别是：

高斯定律：描述电荷密度 ρ 与电场 $\mathbf{E}$ 的散度之间的关系。

高斯磁定律：表明在没有磁单极子的情况下，磁场的散度为零。

法拉第电磁感应定律：描述磁场变化率与电场的旋度之间的关系。

安培环路定律（包含麦克斯韦修正项）：描述电流密度 $\mathbf{J}$ 和电荷密度 ρ 变化率与磁场的旋度之间的关系。

1. $\nabla \cdot \mathbf{E} = \frac{\rho}{\epsilon_0}$
2. $\nabla \cdot \mathbf{B} = 0$
3. $\nabla \times \mathbf{E} = -\frac{\partial \mathbf{B}}{\partial t}$
4. $\nabla \times \mathbf{B} = \mu_0 \mathbf{J} + \mu_0 \epsilon_0 \frac{\partial \mathbf{E}}{\partial t}$

A.错误的。麦克斯韦方程组在某些特定情况下可以解析求解，但许多实际问题中，这些方程需要通过数值方法求解。

B.正确的。麦克斯韦方程组确实是由四个偏微分方程组成。

C.正确的。麦克斯韦方程组确实描述了这些物理量之间的关系。

D.正确的。麦克斯韦方程组的解可以展示电磁波的传播，而光波是电磁波的一种。

9、十进制 29 的二进制表示为原码：

A、00011101

B、00001111

C、11100010

D、10101111

10、衰减器插入损耗是 2dB，其噪声系数为()

A、2 dB

B、0 dB

C、1.33 dB

D、3.01 dB

解析：

噪声系数为: $N(\text{dB}) = 10 \log 2 = 10 \star 0.301 \text{dB}$

11、() 电路常用于集成运算放大电路的输入电路。

A、直接耦合互补输出级

B、电流源电路

C、共射电路

D、差分放大电路

12、在使用常用的单端无源探头时，在示波器上设置输入阻抗为 ()

A、1M 欧姆

B、100 欧姆

C、50 欧姆

D、100M 欧姆

解析：1MΩ 阻抗和 50Ω 阻抗档位的设计出发点是不同的，1MΩ 档位的出发点是为了让示波器拥有较小的负载效应，可以“安安静静的”做个旁观者。而 50Ω 档位则是为了消除传输线上的信号反射，将传输线影响降到最低。选择何种阻抗档位，需要根据实际测量情况而定：

1) 当被测信号是一个无负载信号（如信号发生器），且采用 50Ω 特性阻抗同轴电缆与示波器相连接时，则需要使用 50Ω 阻抗档位。

2) 当被测信号是一个板载信号，有自己完整的终端接收系统时，则需要使用 1MΩ 阻抗档位直接测量或者使用探头测量。

- 3) 配合探头测量时，需要注意无源探头都需要使用 $1\text{M}\Omega$ 阻抗档位，有源探头则需要根据探头要求进行匹配，一般来说高频探头要求 50Ω 阻抗档位，低频探头要求 $1\text{M}\Omega$ 阻抗档位。
- 4) 使用无源探头时需要注意，1:1 探头通常只有 6MHz 的带宽。想要更高频率，需要选用带衰减的无源探头。

13、若某信号的标称频率为 f_0 ，实际频率为 f ，则频率准确度为（）

- A、 $(f-f_0)/f_0$ ，单位为 ppm
- B、 $(f-f_0)/f$ ，单位为 ppm
- C、 $(f-f_0)/f$ ，单位为 Hz
- D、 $(f-f_0)/f_0$ ，单位为 Hz

14、电容器的等效电路图:

- A、电容+电感+电阻并联模型
- B、电感+电阻串联模型
- C、电容+电感+电阻串联模型
- D、电感+电阻并联模型

15、八进制数 765 转换成二进制数为()

- A、111110101
- B、11001101
- C、111111101
- D、10111101

16、对于电容来说，下面哪些说正确的是()

- A、电容工作电压应小于标称的耐压数值
- B、电容 C 越大，频率 f 越高，阻抗越小
- C、电解电容有极性，要关注电压方向，钽电容无极性，不用关注极性问题

17、引脚镀层结构为 Cu/Ni/Au 的器件焊接时，最终是 Au 和焊料之间形成焊接

- A、对
- B、错

18、关于电容放电测试，下面说法正确的是

- A、直流 -48Vdc 供电的设备需要测试电容放电测试
- B、只有交流设备才需要测试电容放电测试
- C、直流 -72Vdc 供电的设备需要测试电容放电测试
- D、电容放电测试只需要测试峰值电压和 1 秒后的放电电压

19、1982 年美国 VICOR 公司申请了 ACF 专利，其最大的特点是有利于实现

- A、同步整流自驱
- B、有利于复位
- C、同步整流它驱
- D、减少成本

20、示波器的带宽是指正弦波输入信号衰减到其实际幅度()时的频率值，也称()点。

- A、70.7% -6dB
- B、70.7%-3dB
- C、80%-3dB
- D、50%-6dB

21、高速数字电路 PCB 设计的最佳手段是()

- A、使用噪声容限很高的器件
- B、使用高性能的 PCB 板材
- C、在硬件方案和 PCB 设计过程中进行信号完整性分析
- D、多次投板，试验修改

22、当使用终端匹配时，每一个驱动门直接和它的传输线相连，匹配电阻并在接收端。终端匹配传输线有以下这些特征:()

- A、波形在整条线上都是以满强度传输的
- B、波形在整条线上都是以一半强度传输的
- C、所有的反射都被匹配电阻抑制了
- D、接收端电压等于发射端电压

23、晶振、时钟驱动器的电源直接连到电源上即可

- A、正确
- B、错误

24、逻辑分析仪更适合于时序功能测试，示波器更适合于时序容限测试

- A、正确
- B、错误

25、RS-232-C 总线属于一般双工通信仅需几条信号线就可实现，其电气特性规定低电平表示逻辑 0。

- A、正确
- B、错误

26、三阶截取点定义为非线性器件的增益比最大增益小 3dB 的点。

- A、正确
- B、错误

解析：

最大增益：指的是系统在不产生失真的情况下可以提供的最大增益。

三阶截取点：是指当系统的输出信号产生三阶互调失真（Third-Order Intermodulation Distortion, IMD3）时，该互调失真的电平比最大增益时的输出电平低 3dB 的输入信号电平。

互调失真发生在当两个或多个频率的信号同时通过一个非线性系统时，由于非线性效应，会产生新的频率分量，这些新频率分量不是原始输入频率的整数倍。三阶互调失真特别指的是由两个输入频率产生的，其频率是这两个频率之和或差的三次方的失真分量。

三阶截取点通常用于评估放大器在存在大信号时的线性度。当输入信号的电平增加到这个点

时，失真开始显著增加，因此它是设计高性能放大器时需要考虑的一个重要参数。

27、占空比与输出电压成正比例的拓扑是（）

- A、buck-boost
- B、boost
- C、buck
- D、反激

解析：

A、buck-boost 的 $V_{out}=V_{in} \cdot D/(1-D)$

B、boost 的 $V_{out}=V_{in} /(1-D)$

C、buck 的 $V_{out}=V_{in} \cdot D$

D、反激的 $V_{out}= D/(1-D) \cdot 1/N \cdot V_{in}$

28、Buck 在电感电流临界连续时，其输出电流可以表示为

- A、 $(U_i-U_o) \cdot T_s/(D_y \cdot L_f)$
- B、 $(U_i-U_o) \cdot D_y \cdot T_s/(2L_f)$
- C、 $(U_i-U_o) D_y T_s/L_f$
- D、 $(U_i-U_o) T_s/2D_y L_f$

解析：

在 Buck 转换器中，当电感电流处于临界连续导通模式（Critical Conduction Mode, CCM）时，输出电流的表达式可以通过平均电流法或瞬态分析法来推导。在临界连续导通模式下，电感电流在每个开关周期结束时不会降至零，但电感电流的纹波较小。对于 Buck 转换器，其基本工作原理可以简化为电感在开关导通时储存能量，在开关关断时释放能量。输出电流是电感电流平均值的反映。

电感电流的纹波可以表示为： $\Delta I_L=(U_i-U_o) \cdot D/L_f$

其中：

- U_i 是输入电压
- U_o 是输出电压
- D 是占空比
- L_f 是电感值

在临界连续导通模式下，电感电流的平均值（即输出电流）可以表示为：

$$I_o=L_f(U_i-U_o) \cdot D \cdot T_s$$

将占空比 D 用 T_{on} 和 T_s 表示，得到： $I_o=L_f(U_i-U_o) \cdot T_{on}$

由于 $T_{on}=D \cdot T_s$ ，可以进一步简化为： $I_o=L_f(U_i-U_o) \cdot D \cdot T_s$

因此，正确的表达式是选项 C： $(U_i-U_o) \cdot D_y \cdot T_s/L_f$ 。

29、如下哪个设计可以降低 buck 电感电流纹波。

- A、减少输出电容
- B、提高频率
- C、增加输入电容
- D、减小感量

解析：

A.减少输出电容会增大输出电压的纹波，因为电容对电压纹波的平滑作用减弱了。这并不直接降低电感电流的纹波。

B.提高开关频率通常会增加电感电流的纹波，因为每个开关周期内电感存储的能量更多，导致电流变化更大。

C.增加输入电容可以改善输入电压的稳定性，减少由于输入电压波动引起的电流纹波。同时，更大的输入电容也可以提供更好的电流存储能力，有助于平滑电感电流纹波。

D.减小电感值会减小电感对电流变化的阻碍，从而允许电流纹波增大。因此，减小感量并不是降低电感电流纹波的有效方法。

综上所述，选项 C“增加输入电容”是降低 Buck 电感电流纹波的有效设计方法。增加输入电容可以提高电流的平滑度，从而减少电感电流的纹波。

30、高频变压器材质选择铁氧体的主要原因是

A、损耗小

B、 B_s 大

C、 B_r 小

D、居里温度高

解析：

A. 损耗小：铁氧体材料的损耗（包括涡流损耗和磁滞损耗）相对较小，特别是在高频应用中，这有助于提高变压器的效率。

B. 饱和磁通密度（ B_s ）是指材料能够达到的最大磁通密度。铁氧体具有较高的饱和磁通密度，这意味着它可以在较高的磁场下工作而不饱和。

C. 剩余磁通密度（ B_r ）是指在去磁后材料内部保留的磁通密度。铁氧体的剩余磁通密度较小，这有助于减少磁滞损耗。

D. 居里温度高：居里温度是材料失去其铁磁性的温度。铁氧体具有较高的居里温度，这使得它们能够在较宽的温度范围内保持磁性能。

在高频变压器中，损耗小（A 选项）是选择铁氧体作为磁芯材料的主要原因，因为高频应用中损耗对效率的影响尤为显著。其他因素如高居里温度（D 选项）也很重要，因为它确保了材料在较高温度下仍能保持良好的磁性能。而 B_s 和 B_r 虽然也是铁氧体材料的重要特性，但在高频变压器的选择中，损耗小通常被视为最关键的因素。

31、示波器测试的准确度和()有关

A、示波器带宽

B、示波器探头带宽

C、示波器采样速率

32、关于 X, Y 电容说法正确的是

A、X 电容 Y 电容统称为安规电容，安规电容是指用于这样的场合，即电容器失效后，不会导致电击，不危及人身安全

B、XY 电容都是安规电容,火线零线间的是 X 电容,火线与地间的是 Y 电容

C、X 电容对差模干扰起波作用，Y 电容对共模干扰起滤波作用

33、功率类电感的主要参数有哪些()

A、饱和电流

B、电感量

C、温升电流

D、直流电阻

解析：

A. 饱和电流（**Saturation Current**）：这是电感能够承受的最大电流而不进入饱和状态的值。当电流超过这个值时，电感的磁芯将饱和，导致电感值下降。

B. 电感量（**Inductance**）：这是电感器存储能量的能力的度量，通常以亨利（H）为单位。电感量是电感器的一个基本参数。

C. 温升电流（**Rise Temperature Current**）：这是电感在特定环境温度下能够承受的电流值，直到其自身温度升高到某个特定值。超过这个电流值可能会导致电感过热。

D. 直流电阻（**DC Resistance, DCR**）：这是电感线圈的电阻，它会导致电流通过电感时的功率损耗。直流电阻对于电感的热性能和效率非常重要。

34、高速数字电路的设计中，影响串扰的因素有

A、高电平的持续时间

B、驱动器的驱动电流大小

C、信号的跃变时间(T_r, T_f)与频率

D、参考平面与信号层间距

解析：

A. 高电平的持续时间：高电平的持续时间并不直接决定串扰的大小，但信号的占空比可能会影响平均电流，从而间接影响由信号电流变化引起的电磁场变化，这可能与串扰有关。

B. 驱动器的驱动电流大小：驱动器的驱动电流大小会影响信号线上的电压变化率，而电压变化率快的信号更容易产生较大的电磁场变化，从而可能增加串扰。

C. 信号的跃变时间(T_r, T_f)与频率：信号的跃变时间，即上升时间(T_r)和下降时间(T_f)，以及信号的频率，都会影响串扰的大小。边沿变化越快，即跃变时间越短，频率越高，产生的电磁场变化越剧烈，从而导致串扰增加。

D. 参考平面与信号层间距：信号层与参考平面（如地平面或电源平面）的间距会影响信号线的电磁场分布，进而影响串扰的大小。间距较小时，信号与参考平面之间的耦合更强，可能会减少串扰。

驱动器的驱动电流大小(B)、信号的跃变时间(T_r, T_f)与频率(C)、参考平面与信号层间距(D)都是影响高速数字电路设计中串扰的因素。而高电平的持续时间(A)虽然不直接决定串扰大小，但会影响信号的平均电流，从而间接与串扰相关。

35、SRAM 面积大小与哪些因素有关

A、地址译码方式、

B、容量(总 bit 数)

C、禁布区

D、BIST 电路

36、设连续型随机变量 X 的分布函数为 $F(X)$ ，关于其中位数和中数，以下叙述正确的是()

A、若 X 满足正态分布 $N(\mu, \sigma^2)$, 则 X 的中位数为 μ

- B、若 X 满足正态分布 $N(\mu, \sigma^2)$ 则 X 的众数为 μ
- C、中位数是指在统计分布上具有明显集中趋势的数值
- D、若 $P(X \leq m) = F(m) = 1/2$ ，则 m 为 X 的中位数

37、正态分布函数具有如下特征()

- A、函数值恒大于 0
- B、集中性:曲线高峰位于正中央
- C、与横轴所围面积等于 1
- D、对称性:以均值为中心，左右对称

38、时钟偏差和抖动的可能原因?

- A、器件制造中的偏差
- B、环境变化
- C、互连偏差
- D、电容耦合

39、理想运算放大器的两条重要法则是:

- A、运放工作在负反馈状态
- B、净输入电流为 0
- C、净输入电压等于 0
- D、运放工作在开环状态

40、下列哪些手段可以减小信号过冲

- A. 减小驱动电流
- B.降低信号边沿斜率
- C.增大驱动电流
- D.增大始端匹配电阻

解析:

信号过冲 (**Overshoot**) 是指在信号的上升沿或下降沿上出现的超出正常信号电平的瞬时峰值。过冲可能会引起电路的误触发或损坏，特别是在高速数字电路中，过冲的控制尤为重要。

A. 减小驱动电流: 减小驱动电流可以降低信号的上升和下降速度，从而减少过冲。但是，如果驱动电流过小，可能会导致信号的摆幅不足，影响信号的完整性。

B. 降低信号边沿斜率: 降低信号边沿的斜率，即减小信号上升或下降的速度，可以有效地减少过冲。这是因为过冲通常发生在信号快速变化时，降低边沿斜率可以给电路提供更多的时间来稳定信号。

C. 增大驱动电流: 增大驱动电流通常会增加信号的上升和下降速度，这可能会增加过冲的风险，而不是减少它。

D. 增大始端匹配电阻: 在某些情况下，增加始端匹配电阻可以帮助减少信号的反射，从而减少过冲。匹配电阻通过吸收信号的一部分能量来减少信号在传输线上的反射，这有助于信号的稳定。

综上所述，减小驱动电流 (**A**) 和降低信号边沿斜率 (**B**) 是减小信号过冲的有效手段。增大始端匹配电阻 (**D**) 在某些情况下也可能有助于减少过冲，但这取决于

电路的具体设计和匹配电阻的值。增大驱动电流（C）通常不是减少过冲的有效手段。

过冲解决方法：

- 1) 如果是主芯片发出来的信号过冲，则可以减小驱动电流。(但是一般不用，因为大多是 PCB 会不一样，因此阻抗也不一样，如果每款都调驱动电流，则变动较多)
- 2) 源端电阻更改，进行阻抗匹配。本质上是消除信号路径上的阻抗突变。(在设计原理图时就需要在源端预留一个电阻位置，并且 PCB 布局时放在靠近源端的位置)(后续过冲问题修改时，可以通过计算阻抗值，或者拿大电阻试下去)
- 3) 在末端并联一个匹配电阻到电源或者地(类似上下拉电阻)。这个可以消除信号在末端的反射，但增加了功耗，一般不用。
- 4) 增加 TVS 管限制峰值。(考虑成本问题，一般也不用)
- 5) 在源端增加一个对地的电容。电容可以抑制信号的突变从而使信号边沿变缓达到减小过冲的目的。但是边沿变缓后也会影响一些信号的传输和识别，尤其是对边沿时间有要求的。因此也不会常用，用的时候也是上件容值小的电容，降低 RC 值。

华为 2025 届校园招聘-硬件通用/单板开发 (第 14 套)

1、设 $A=186$ ， $B=273O$ ， $C=0xBB$ ，它们之间的大小关系是

- A、 $A < C < B$
- B、 $A < B = C$
- C、 $A > B > C$
- D、 $A < B < C$

解析: $B=273O$ 是八进制数, 转化为十进制 $B=187$, 十六进制 $C=0xBB$ 转换成十进制 $C=187$ 。

2、可靠性是指在规定时间规定条件下完成规定功能的能力。两个单元串联后的可靠性，相比其中任何一个组成单元的可靠性，其值

- A. 更低
- B. 持平
- C. 不一定
- D. 更高

解析：可靠性是指在规定的时间、规定的条件和规定的用途下完成规定功能的能力。当两个单元串联时，整个系统的可靠性将受到每个单元可靠性的影响。对于串联系统，只有当两个单元都正常工作时，系统才能正常运行。因此，串联系统的可靠性是两个单元可靠性的乘积。

3、如下放大电路中哪一个电流增益最小

- A. 不能确定
- B. 共基放大电路
- C. 共射放大电路
- D. 共集放大电路

解析：

B. 共基放大电路：在共基配置中，输入信号是施加在基极和发射极之间，而输出信号是取自发射极和集电极之间。共基放大电路具有最高的电流增益（大约 β 或 h_{FE} 的值），因为输入和输出电流之间的相位差为 0° ，即输入电流直接通过晶体管到输出电流。

C. 共射放大电路：共射配置是最常见的晶体管放大电路类型。在这种配置中，输入信号施加在基极和发射极之间，输出信号取自集电极和发射极之间。共射放大电路的电流增益大约是 $\beta/(\beta+1)$ ，这比共基配置要小，因为存在一个电流的反馈路径。

D. 共集放大电路：在共集配置中，输入信号施加在发射极和基极之间，而输出信号是取自基极和集电极之间。共集放大电路的电流增益接近 1 ，因为输出电流与输入电流之间存在 180° 的相位差，导致输出电流几乎与输入电流相同，只是相位相反。

记忆：

在共射、共集、共基三种放大电路中，

共基 电流增益最大；

共集 电压增益最小；

共射 功率增益最高；

共集 输出端上承受最高反向电压。

频带最宽的是 共基。

4、采用虚拟存储器的目的是()

A . 提高辅存访问速度

B . 提高内存利用率

C . 扩大主存容量

D . 扩大辅存容量

5、以下哪种方式可以有效提高 BUCK 开关电源的转换效率：

A.选择更低 C_{oss} 、 R_{dson} 、 Q_g 参数的 MOS 管

B.提升开关频率

C.减小电感感量

D.降低 MOS 管的开关速度

解析：

A.选择具有较低输入电容（ C_{oss} ）、导通电阻（ R_{dson} ）和栅极电荷（ Q_g ）的 MOS 管可以减少开关损耗，因为这些参数直接影响 MOS 管在开关过程中的损耗。低 R_{dson} 可以减少导通损耗，而低 C_{oss} 和 Q_g 有助于减少开关时的充电和放电损耗。

B.提升开关频率可以减小电感和电容的尺寸，从而可能降低整个电源模块的成本和体积。然而，提升频率也可能增加开关损耗。

C.减小电感感量可以减少电感的直流损耗（DCR 损耗），但电感的感量也不能过小，否则在大电流时可能无法提供足够的电流，导致电压转换效率下降。

D.降低 MOS 管的开关速度可以减少由快速开关引起的 EMI 问题，同时减少开关时的损耗。但是，这可能会增加开关周期内的导通损耗，因此需要综合考虑开关速度对整体效率的影响。

6、在同时采用源端匹配和终端匹配的情况下，若驱动信号摆幅为 1V，则接收端的信号摆幅

为()

A.2V

B.0V

C.0.5V

D.1V

解析：在同时采用源端匹配和终端匹配的情况下，理论上，如果匹配得当，信号在传输线上的反射会被最小化，大部分信号能量将会传递到接收端。因此，在没有其他损耗（如电阻损耗、电感和电容的寄生效应、信号衰减等）的情况下，接收端的信号摆幅应该接近源端的信号摆幅。

7、PN 结加正向电压时，其正向电流是

A.少子漂移而成

B.多子扩散而成

C.多子漂移而成

D.少子扩散而成

8、为了降低寄生电容在高频信号下对示波器的输入阻抗的影响，所以在测试高频信号时，示波器的输入阻抗设置为

A、10M 欧姆

B、100 欧姆

C、1M 欧姆

D、50 欧姆

9、二输入与非门当输入变化为——时，输出可能有竞争冒险。

A、01→10

B、00→10

C、10→00

D、11→01

解析：竞争冒险（race condition）是指在数字电路中，由于信号传播延迟或操作的执行顺序不一致，导致输出结果不稳定或不确定的现象。在二输入与非门的情况下，竞争冒险可能发生在输入信号同时或几乎同时改变状态时。

10、通常运放的输入级采用哪种电路能有效减小零漂。

A、差动放大电路

B、阻容耦合电路

C、直接耦合电路

D、反馈放大电路

11、网络分析仪的哪种测量误差是不可以被校准掉的：

A.随机误差

B. 漂移误差

C.系统误差

解析：网络分析仪的测量误差中，随机误差是不可以被校准掉的。

A. 随机误差：这种误差是不可预知的，因为它以随机形式存在，会随时间变化，因此不能

通过校准消除。随机误差的主要来源包括仪表内部噪声，例如激励源的相位噪声、采样噪声、中频接收机本底噪声、开关动作重复性等。

- B. 漂移误差：漂移误差是仪表校准后测试装置性能的漂移，主要是由于温度变化造成，可以通过进一步校准消除。
- C. 系统误差：系统误差是由矢量网络分析仪和测试装置中的不完善性所引起，是可预测的并且可以重复出现，一般情况下是不随时间变化的，可以通过校准消除。

12、有两个放大器，空载时的输出电压均为 3V，当它们接入相同的负载时，甲放大器的输出电压为 1.5V，乙放大器的输出电压为 2.5V

- A. 输入电阻大
- B. 输入电阻小
- C. 输出电阻大
- D. 输出电阻小

13、开关电源的纹波与噪声是指电源模块直流输出上叠加的与电源开关频率同频的波动，主要由模块输出滤波电容的充放电、PWM 调节和干扰，纹波与噪声的测试方法分别为：示波器设置为()，带宽设置选为()和()两个档位分别测试。

- A、交流档，20MHz，500MHZ
- B、直流档，20MHz，500MHz
- C、交流档，500MHZ，20MHz
- D、直流档，500MHZ，20MHz

14、正常工作的系统或芯片的数字电路随着环境温度升高，功耗会：

- A 功耗下降
- B. 功耗不变
- C. 功耗也会上升

解析：

随着环境温度的升高，正常工作的系统或芯片的数字电路的功耗通常会上升。这是因为：

- 1.) 温度升高可能导致半导体器件的漏电流增加，这会增加静态功耗。
- 2.) 在较高的温度下，器件可能会进入热运行状态，其中一些电路可能会降低效率以减少热量产生，但这通常需要更多的能量来完成相同的工作。
- 3.) 热效应还可能导致一些保护机制启动，如降频或增加风扇转速等，这些都会增加功耗。

15、某 10bit 的 AD 转换芯片，在参考电压 $V_{ref}=2.048V$ 时，该 AD 芯片的最小分辨率为？

- A、200mV
- B、2mV
- C、20mV
- D、0.2mV

解析：最小分辨率= $V_{ref}/2^{10}$

16、关于 PCB 布线基本要求，说法错误的是

- A. 关键信号线如果需要过孔换层，为了减少阻抗突变次数，建议盲孔直接打在信号焊盘上
- B. 不同种信号(如数字信号、模拟信号、射频信号)在同层和相邻层都考虑分区布置
- C. 相邻层布线尽量平行，投影区完全重叠

D.信号线优先选择内层布线，器件短距离 PIN 脚连线可以表层实现，避免打孔换层

解析：相邻层的布线应该避免形成平行和投影区重叠，因为这样会增加层间的串扰。

正确的做法是让相邻层的布线方向形成正交结构，以此来减少层间串扰。

17、变压器原副边线圈匝数比为 K，原边电压 u_1 与副边电压 u_2 满足如下哪种关系

A. $u_1/u_2=K$

B. $u_1/u_2=1/K^2$

C. $u_1/u_2=1/K$

D. $u_1/u_2=K^2$

18、对于支持“三态”输出的门器件，输出使能 OE 关闭时，器件的输出状态应该是：

A.高电平

B.不确定

C.低电平

D.高阻态

解析：在三态逻辑中，输出使能（OE）信号用于控制门器件的输出是处于活动状态（可以是高电平或低电平）还是高阻态。当 OE 为高电平时，门器件的输出可以是高电平或低电平，具体取决于输入信号。而当 OE 为低电平时，无论输入信号如何，输出都会进入高阻态，即输出对外部电路来说既不是高电平也不是低电平，而是相当于开路。

19、在时钟电路中，关于晶体下列哪种说法错误

A.精度比晶振高

B.无源器件

C.价格相比晶振便宜

D.需配置外围电路

20、关于串扰，以下哪个说法是错误的？()

A.减小入侵信号和受害信号之间的距离，容性串扰与感性串扰大小都会增加

B.远端串扰也称前向串扰

C.近端串扰也称后向串扰

D.无论是近端还是远端，容性串扰与感性串扰都是同向叠加

解析：实际上，减小入侵信号和受害信号之间的距离会减少容性串扰，因为容性耦合与距离的平方成反比。而感性串扰通常与距离无关，主要与信号的上升时间和边缘速率有关。因此，减小信号线之间的距离可能会减少容性串扰，但对感性串扰的影响较小。

21、下列哪些不属于常见的电磁屏蔽材料（此题存疑）

A.塑料面板

B.导电布

C.金属波导板

D.簧片

22、某 CPU 的字长是 16 位，存储器容量是 32KB，若按字编址则 CPU 的最大寻址范围是()

- A.4K 字
- B.32K 字
- C.16K 字
- D.8K 字

解析: $32KB / 2 \text{ 字节/字} = 16K \text{ 字}$

23、禁止对极性电容器施加反向电压, 下列不属于极性电容器的是:

- A.电解质钽电解电容
- B.聚合物钽电解电容
- C.薄膜电容
- D.液体铝电解电容

24、某计算机字长 64 位, 存储容量是 4MB, 按字编址, 它的寻址范围是

- A.4M
- B.1M
- C.512K
- D.2M

25、示波器的带宽是指正弦波输入信号衰减到其实际幅度 70.7%时的频率值, 也称()点

- A. -9dB
- B. -3dB
- C. -1dB
- D. -6dB

26、处理器的启动代码 BIOS 通常存放在?

- A. Norflash
- B. 硬盘
- C. Nandflash
- D. 内存 (ROM)

27、关于不同匹配方式的特点描述正确有?

- A.戴维南匹配需要使用多个电阻, 电路相对复杂, 但非常适用于有偏置电压要求的匹配场景
- B.末端并联匹配的直流功耗大, 对 I/O 的驱动能力有较高要求
- C.末端交流匹配的静态功耗最低
- D.源端串联匹配适用于一对多的应用场景

28、示波器触发方式包括()

- A.信号下降沿触发
- B.边沿转换时间触发
- C.信号脉冲宽度触发
- D.信号上升沿触发

29、时钟信号布线时, 可考虑以下手段减少 SI 问题

- A.若时钟线有过孔, 在过孔相邻位置加旁路电容, 确保换层后, 参考层的高频电流回路连续

B.避免几种信号平行布线，必要时采用 GND 屏蔽层包裹隔离

C. 3W 设计

D.时钟信号尽量采用跨分割平面

30、选择一个高速连接器时主要需要考虑以下哪几个指标

A.插损

B.回损

C.抖动

D.串扰

解析：

A. 插损 (Insertion Loss)：插损是指信号通过连接器时的功率损耗，通常以分贝 (dB) 表示。较低的插损意味着信号在通过连接器时损失较小，对于保持信号质量至关重要。

B. 回损 (Return Loss)：回损是指信号在连接器接口处被反射回来的功率与原始信号功率的比值，同样以分贝 (dB) 表示。较高的回损意味着较少的信号反射，有助于减少信号失真和提高信号的传输质量。

C. 抖动 (Jitter)：抖动是指信号时序的短期不稳定性和不精确性，它可以是由多种因素引起的，如电源噪声、温度变化等。高速连接器的抖动性能对于高速数据传输的准确性和可靠性非常重要。

D. 串扰 (Crosstalk)：串扰是指一个信号路径上的信号干扰相邻信号路径的现象。在高速连接器中，串扰会导致信号质量下降，因此需要通过设计来最小化。特别是在高密度连接器中，控制串扰尤为重要。

综上所述，选择高速连接器时，需要考虑的指标包括插损 (A)、回损 (B)、抖动 (C) 和串扰 (D)。这些指标共同决定了连接器在高速数据传输中的性能和可靠性。

31、在管脚的互连线上串联电阻的影响可能有()

A.影响信号高低电平幅度

B.减小信号过冲幅度

C.使信号上升沿变陡

解析：串联电阻并不会使信号上升沿变陡，相反，它会使信号的上升沿和下降沿变得更加平缓。因为电阻限制了电流的变化速率，信号在达到目标电平的过程中会花费更多的时间，导致上升沿和下降沿的斜率减小，从而使得信号的边沿变得更加平缓。

32、高速数字电路的设计中，影响串扰的因素有：

A.高电平持续时间

B.驱动器的驱动电流大小

C.信号的跃变时间(T_r , T_f)与频率

D.参考平面与信号层间距

33、以下哪些设计准则能提高电源完整性

A.减小电源和地路径之间的回路电感

B.从芯片内引出尽可能多的电源和地引脚

C.对相同的电源或者地焊盘分别使用多个过孔，且孔与孔的距离尽量靠近

D.在电源-地平面之间使用介电常数尽量高的介质材料

解析：A.通过缩短走线长度和增加走线线宽，可以减小回路电感，从而减少电源完整性问题，如电源/地反弹和地弹。

B.这有助于提供更多的电流返回路径，减少电源噪声，提高电源完整性。

C.这样可以增加电源和地的连接面积，减少连接的电感，有助于提高电源完整性。

D.高介电常数的材料可以增加电源和地平面之间的电容耦合，有助于提供更低阻抗的电流返回路径，从而提高电源完整性。

34、在不同逻辑电平类型的两个器件之间实现互连，需考虑

A.时延特性

B.电平关系

C.驱动能力

D.器件工艺节点

解析：A.在高速信号进行逻辑电平转换时，会带来较大的延时，设计时一定要充分考虑其容限。时延特性对于保证数据传输能满足负载器件的时序容限尤为重要，特别是对于高速信号。

B.必须保证在各自的电平范围内工作，否则，不能满足正常逻辑功能，严重时可能会烧毁芯片。应保证合格的噪声容限，并且输出电压不超过输入电压允许范围。

C.必须根据器件的特性参数仔细考虑，计算和试验，否则很可能造成隐患，在电源波动，受到干扰时系统就会崩溃。对于数字电路来说，各种器件所需的输入电流、输出驱动电流不同，为了驱动大电流器件、远距离传输、同时驱动多个器件，都需要审查电流驱动能力。

D.虽然在高速数字电路的互连中，器件的工艺节点不常被直接提及为互连时需要考虑的因素，但是器件的工艺节点可能会影响其电气特性，如输出阻抗、电源电压等，这些间接影响互连的设计。因此，虽然不是直接考虑的因素，但了解器件的工艺节点有助于更全面地理解器件的电气特性，从而在设计互连时做出更合适的决策。

35、PCB 按照弯折特性分类，可分为

A.刚性板(Rigid PCB，又称为硬板)

B.柔性板(Flexible PCB，又称软板)

C.通孔板

D.刚柔板(Rigid-Flex PCB，又称软硬结合板)

解析：（通孔板）是按照元件安装方式分类的，D（刚柔板）则结合了刚性和柔性特性。

36、关于 C8051 单片描述正确的有

A.C8051 单片机数据总线为 8 位位宽

B.C8051 单片机总共有 111 条指令

C.C8051 单片机是冯诺依曼结构

D.C8051 单片机是哈佛结构

解析：B 8051 单片机的指令集包含完整的 256 条指令；

C 8051 单片机采用的是哈佛结构，而不是冯诺依曼结构。哈佛结构允许同时访问指令和数据存储器，而不需要通过同一条总线，这有助于提高执行速度。

37、为提高可靠性试验的效率，在做加速寿命试验时，可以改变产品失效率。

A、正确

B、错误

38、在供电网络(PDN)设计中，通常容值越大谐振点频率越低，反之，容值越小谐振点频率越高。

A、正确

B、错误

39、通常对于电源电压是 VDD 的 CMOS 接口电路，高电平输入电压门限是 $0.7 \times VDD$ 。

A、正确

B、错误

40、电源电路中，电容的 ESR 是电源纹波噪声重要来源。因此，在 LDO 电路中，电容的 ESR 越低越好。

A、正确

B、错误

华为 2025 届校园招聘-硬件通用/单板开发 (第 15 套)

1、对于 PCB 设计中对传输线特征阻抗控制起到关键作用的参数不包括

A 铜原

B.线宽

C.线长

D.介质厚度

2、假设 51 单片机的晶振频率为 12MHZ，一个双周期指令的指令周期是多长时间？

A. 8us

B.1us

C.4us

D.2us

解析：在 51 单片机中，一个指令周期通常由多个机器周期组成。每个机器周期又包含多个振荡周期，具体数量取决于单片机的时钟模式（即晶振频率和机器周期之间的关系）。对于 51 单片机，一个机器周期通常包含 12 个振荡周期。双周期指令意味着执行该指令需要两个机器周期。因此，如果晶振频率是 12MHz，那么振荡周期的时间为：

$$T_{\text{振荡}} = \frac{1}{12 \text{ MHz}} = \frac{1}{12 \times 10^6 \text{ Hz}} = \frac{1}{12} \text{ 微秒 } (\mu\text{s})$$

一个机器周期由12个振荡周期组成，所以一个机器周期的时间为：

$$T_{\text{机器周期}} = 12 \times T_{\text{振荡}} = 12 \times \frac{1}{12} \mu\text{s} = 1 \mu\text{s}$$

由于双周期指令需要两个机器周期，指令周期的时间为：

$$T_{\text{指令周期}} = 2 \times T_{\text{机器周期}} = 2 \times 1 \mu\text{s} = 2 \mu\text{s}$$

所以，一个双周期指令的指令周期是2微秒 (μs)。

3、P 型硅和 N 型硅中少数载流子分别是

- A. 电子、电子
- B. 空穴、空穴
- C. 空穴、电子
- D. 电子、空穴

解析：

P 型硅是通过在硅晶格中掺杂三价元素，如硼 (B)、铝 (Al) 或镓 (Ga) 等，在 P 型硅中，多数载流子是空穴，而少数载流子是电子。

N 型硅是通过在硅晶格中掺杂五价元素，如磷 (P)、砷 (As) 或锑 (Sb) 等，在 N 型硅中，多数载流子是电子，而少数载流子是空穴。

4、在时钟电路中，关于晶体下列哪种说法错误

- A. 精度比晶振高
- B. 无源器件
- C. 价格相比晶振便宜
- D. 需配置外围电路

5、现在有一个两输入(A,B)的与非门，想要将其当作反相器使用，则输入端 A、B 的连接方式为 ()

- A. A 或者 B 中有一个接“0”
- B. 都不是
- C. A 和 B 都接“1”
- D. A 与 B 相连

6、下列哪一个不属 NPN 三极管的关键参数

- A. 集电极最大允许电流 I_C
- B. 电流放大倍数
- C. 集电极-发射极饱和压降
- D. 最大整流电流

解析：A. 集电极最大允许电流 (I_C)：这是三极管集电极可以安全通过的最大电流值，超过这个值可能会导致三极管损坏。

B. 电流放大倍数 (β)：也称为直流电流增益或 h_{FE} ，表示在共射极连接时，集电极电流 (I_C) 与基极电流 (I_B) 的比值。

C. 集电极-发射极饱和压降 ($V_{CE(sat)}$)：这是三极管在饱和状态下，集电极和发射极之间的最小电压。

D. 最大整流电流：这通常是二极管的参数，而不是三极管的参数。三极管是双极性器件，可以处理交流信号的放大，而最大整流电流通常用于描述二极管在整流应用中的电流处理能力。

7、采用双极结型三极管(BJT)设计放大电路，如果需要高电压增益，选取哪种结构？

A.共集电极

B.共射极

C.共基极

解析：共射极放大电路（Common Emitter Amplifier）是三种基本 BJT 放大电路结构中提供电压增益的电路。在共射极放大电路中，信号在基极和发射极之间输入，在集电极和发射极之间输出。由于存在电阻性负载，并且利用了晶体管的电流放大作用，共射极放大电路可以实现较高的电压增益。

共集电极放大电路（Common Collector Amplifier），也称为射极跟随器（Emitter Follower），其电压增益接近于 1，主要提供电流增益和较高的输入阻抗。

共基极放大电路（Common Base Amplifier）具有较高的输入阻抗和较低的输出阻抗，但其电压增益小于 1，通常用于缓冲级和电流放大。

8、下列关于多 bit 数据跨时钟域的处理思路，错误的有

A.发送方给出数据和握手请求，接收方收到后给响应，发送方撤销数据

B.发送方给出数据，接收方用本地时钟同步两拍再使用

C.对于连续变化的信号，发送方转为格雷码发送，接收方收到后再转为二进制

D.发送方把数据写到异步 fifo，接收方从异步 fifo 中读出

解析：这种方法通常适用于单比特信号，但对于多比特信号，由于存在 skew（时钟偏差），即使同步两拍也不能保证所有数据位同时稳定，因此存在风险，这个选项是错误的。

9、关于 IO 连接时需满足的电平要求是()

A. $V_{ih} > V_{oh}$

B. $V_{il} > V_{ol}$

C. $V_{il} < V_{ol}$

解析： $V_{oh} > V_{ih} > V_t > V_{il} > V_{ol}$

10、数据位宽 8bit，地址位宽 13bit 的 RAM，其大小为多少？

A. 4KB

B. 32KB

C. 16KB

D. 8KB

解析：RAM 的大小通常由其能够存储的数据项总数决定，而每项数据的大小由数据位宽（即每个数据项的位数）决定。地址位宽决定了 RAM 可以寻址的存储位置的数量。

数据位宽为 8 bit 意味着每个数据项占用 1 字节（因为 1 字节 = 8 位）。

地址位宽为 13 bit 意味着可以寻址 2^{13} 个不同的地址位置，因为每个地址对应一个存储位置。

RAM大小 = 数据项总数 × 每数据项的大小

将给定的值代入公式中：

RAM大小 = $2^{13} \times 1$ 字节

RAM大小 = 8192×1 字节

RAM大小 = 8192 字节

因为1KB等于1024字节，我们将字节转换为KB：

RAM大小 = $\frac{8192}{1024}$ KB

RAM大小 = 8 KB

11、三极管作为开关使用时，要提高开关速度，错误的是

A. 增加饱和深度

B. 采用抗饱和三极管

C. 采用有源泄放回路

D. 降低饱和深度

解析：A. 增加饱和深度：增加饱和深度意味着三极管将更深入地进入饱和区，这通常会导致更高的导通电流，但并不一定会增加开关速度。实际上，过深的饱和可能会导致更大的存储电荷，从而增加开关时的反向恢复时间，降低开关速度。

B. 采用抗饱和三极管：抗饱和三极管设计用于快速切换应用，它们具有更快的开关特性，因此采用抗饱和三极管有助于提高开关速度。

C. 采用有源泄放回路：有源泄放回路可以快速移除三极管在导通时存储的电荷，从而减少开关时的存储时间，提高开关速度。

D. 降低饱和深度：降低饱和深度意味着三极管在导通时更接近于放大区，这样可以减少存储电荷，有助于提高开关速度。

12、有两个放大器，空载时的输出电压均为 3V，当它们接入相同的负载时，甲放大器的输出电压为 1.5V，乙放大器的输出电压为 2.5V，则说明甲比乙的

A. 输入电阻大

B. 输入电阻小

C. 输出电阻大

D. 输出电阻小

13、在信号接口 SI 仿真时，管脚寄生电容对信号质量有较大影响，常用逻辑芯片(与或门、电平转换等)的管脚典型寄生电容更接近于 ()

A. 50pF

B. 5pF

C. 0.01pF

D. 0.1pF

14、下列关于施密特触发器，说法错误的是

A. 输入信号上升过程中电路状态转换时对应的输入电平，与下降过程中对应的不同

B.电路状态转换时，通过内部电路负反馈过程使输出电压波形的边沿变得很陡

C.可以输出边沿陡峭的矩形波，有效清除高低电平上的噪声

解析：

电路状态转换时，通过内部电路负反馈过程使输出电压波形的边沿变得很陡。实际上，施密特触发器使用正反馈而非负反馈来实现其滞回特性和陡峭的波形边沿。正反馈提供了必要的切换确定性，使得在输入信号跨越阈值时，输出能够迅速从一个稳定状态切换到另一个稳定状态。

15、以下不能用于时钟质量测试的仪表是()

A.频率计

B.程控电源

C.相噪仪

D.示波器

16、以下关于示波器探头的使用，错误的是：

A.探头耦合噪声与接地环路的面积成正比

B.高速信号测量时，对探头电容要求很高，不能太大也不能太小

C.探头的接地点尽量放在所观测信号附近

D.接地线尽量短

解析：耦合噪声通常与接地环路的大小有关，但不是成正比关系。接地环路面积越大，可能会捕获更多的磁场噪声，但耦合噪声还与环路的形状、电流大小、频率以及周围电磁场的强度等因素有关。

17、以下关于 LDO 的相关计算公式，错误的是()。

A.LDO 热耗 $= (V_{IN} - V_{out}) \times I_{out}$

B.LDO 的效率 $= V_{OUT} / V_{IN}$

C. $V_{IN} - V_{out}$ 要大于此场景下 V_{drop} 的要求值

D.LDO 的 $I_{in} = V_{out} \times I_{out} / V_{IN}$

$$\text{效率} = \left(\frac{V_{OUT} \times I_{OUT}}{V_{IN} \times (I_{OUT} + I_Q)} \right) \times 100\%$$

解析：

18、下面哪种电平类型不可以用于芯片之间的高速信号互联

A. LVDS

B. CML

C. LVCMOS

D. LVPECL

解析：LVDS (Low Voltage Differential Signaling, 低电压差分信号) 是一种广泛用于高速数字信号传输的电平标准, 它支持高速数据传输(最高可达 3.125Gbps 或更高), 并且具有低功耗和低电磁干扰的特点。

CML (Current Mode Logic, 电流模式逻辑) 是一种高速电平标准, 常用于高速串行总线设计, 如 XAUI (10Gbps 以太网连接单元接口) 和 10G XFI 接口 (10Gbps 以太网串行接口)。CML 电平支持高速数据传输, 并且具有较好的信号完整性和较低的功耗。

LVPECL (Low Voltage Positive ECL, 低电压正电平发射极耦合逻辑) 是 ECL 电平的低电压版本, 适用于高速数字电路。LVPECL 具有快速的逻辑翻转能力和较强的抗干扰能力, 但由于其功耗相对较高, 所以在实际高速设计中使用较少。

LVC MOS (Low Voltage Complementary Metal-Oxide-Semiconductor, 低电压互补金属氧化物半导体) 是一种常见的电平标准, 通常用于低速或中速的数字电路。由于其摆幅较大, 导致在高速应用中的信号边沿变化速率较低, 因此不适用于高速信号互联

19、下面哪个不属于降低时序电路亚稳态的措施

- A. 使用更快的触发器
- B. 改善时钟质量, 用边沿变化快速的时钟信号
- C. 提高系统时钟频率
- D. 引入同步机制, 防止亚稳态传播

解析: 提高系统时钟频率通常不被视为降低时序电路亚稳态的措施。实际上, 增加时钟频率可能会减少触发器的建立时间和保持时间, 从而增加亚稳态发生的概率。亚稳态是指触发器无法在规定的时间内达到一个可确认的状态, 这通常发生在输入信号在时钟边沿到来之前或之后变化时。

使用更快的触发器 (A 选项) 可以减少触发器从输入变化到输出稳定所需的时间, 从而有助于减少亚稳态的影响。

改善时钟质量, 使用边沿变化快速的时钟信号 (B 选项) 可以减少时钟边沿的不确定性, 提高时钟信号的稳定性, 有助于触发器更可靠地采样数据, 减少亚稳态的发生。

引入同步机制, 防止亚稳态传播 (D 选项) 是降低亚稳态影响的常用方法。通过使用同步器或双触发器等技术, 可以将异步信号同步到与系统时钟同频, 从而减少亚稳态的发生和传播。

20、关于 X86 处理器的特点描述错误的是?

- A. 内存空间、IO 空间分离
- B. 采用 CISC 指令集
- C. 数据在内存中是大端存放
- D. 采用冯·诺依曼架构

解析: x86 处理器通常使用小端序 (little-endian) 存放数据, 这意味着在内存中, 一个数据的低字节部分存放在较低的内存地址上, 而高字节部分存放在较高的内存地址上。

21、导致微带线特征阻抗变大的因素有()

- A. 介质的介电常数变小
- B. PCB 走线层铜厚变大
- C. 距离参考平面间距变小
- D. PCB 走线线宽变大

22、如下哪种器件可适用分压电路

- A. 电感
- B. 电阻
- C. 电容

23、以下哪一个不属于企业级 HDD 硬盘接口

A. SAS

B. FC

C. PCIE

D. SATA

解析：是一种计算机总线，用于计算机内部硬件组件之间的连接，如图形卡、网络卡等，而不是直接用于硬盘驱动器。硬盘通常不直接使用 PCIE 接口，而是通过 SAS 或 SATA 等接口与计算机系统连接。因此，PCIE 不属于企业级 HDD 硬盘的标准接口类型。

24、USB2.0 的特性阻抗是

A. 差分 110ohm $\pm$ 15%

B. 差分 90ohm $\pm$ 15%

C. 差分 120ohm $\pm$ 15%

D. 差分 100ohm $\pm$ 15%

25、将运放用在电流检测时，哪个指标会导致检测电流出现偏置误差

A. CMR

B. BW

C. Vos

D. PSRR

解析：输入失调电压（Vos）是由于运放内部两个输入端的不匹配造成的，它会在运放的输出端引入一个不期望的直流电压，从而在电流检测时导致偏置误差。

26、关于同步设计，下列说法错误的是：

A. 同步电路可以很容易地组织流水线，提高芯片的运行速度，设计容易实现。

B. 同步电路比较容易使用寄存器的异步复位/置位端，以使整个电路有一个确定的初始状态。

C. 在可编程逻辑器件中，使用同步电路可以避免器件受温度，电压，工艺的影响，易于消除电路的毛刺，使设计更可靠，单板更稳定。

D. 为保证逻辑设计可靠，必须保证整个电路中只有一个时钟域。

解析：虽然同步设计中通常尽可能使用单一时钟域以简化设计和时序分析，但在实际的系统中，多时钟域的设计是非常常见的。设计者会通过跨时钟域的同步技术来管理多个时钟域之间的交互，而不是完全避免多时钟域的设计。

27、整流二极管的工作特性可概括为()

A. 正向电压导通

B. 反相电压截止

C. 电压监控

D. 电流监控

28、高速数字电路的设计中，影响串扰的因素有：

A. 高电平持续时间

B. 驱动器的驱动电流大小

C. 信号的跃变时间(T_r, T_f)与频率

D.参考平面与信号层间距

29、以下关于时序逻辑电路的说法，正确的是？

A.移位寄存器、计数器、序列信号产生其属于时序逻辑电路

B.Moore 型时序电路的输出取决于输入变量和存储电路的状态

C.在时序电路中，任意时刻的输出信号不仅取决于当时的输入信号，还取决于电路原来的状态

D.同步时序电路，可以降低竞争-冒险现象

解析：Moore 型时序电路的输出仅取决于存储电路的状态，而不是输入变量和存储电路的状态。

30、关于常规运放与比较器的特点，表述正确的是

A.运放闭环使用，通过外部阻容感调节增益函数

B.比较器能够将模拟信号转换成具有数字信号特点的两值(高、低电平)信号

C.运放常作为放大器、PA 等，用于信号放大

31、PCIE 总线协议分为哪几层？

A. Data Link Layer

B. Physical Layer

C.Transaction Layer

D. Session Layer

解析：B. Physical Layer（物理层）：定义了电气特性、信号传输方式以及数据如何通过物理媒介传输。

C. Transaction Layer（事务层）：负责数据包的传输和路由选择，处理端点之间的数据传输事务，包括地址转换、数据包的拆分和重组等。

在提供的选项中，Data Link Layer（数据链路层）和 Session Layer（会话层）并不是 PCIe 协议中的标准分层。通常在 OSI 模型中，数据链路层位于网络层之下，物理层之上，而会话层位于表示层和传输层之上。PCIe 事务层的功能与 OSI 模型中的数据链路层有部分重叠，但并不完全相同。

32、以下关于 CMOS 电路的说法，正确的是？

A.输入或输出电压(I/O 的信号)低于 VDD 电压，可以杜绝 CMOS 电路闩锁效应

B.CMOS 电路，对于不使用的输入端不应悬空

C.在 CMOS 电路的输入端接有大电容时，应在输入端和电容之间接入保护电阻

D.CMOS 电路相比 TTL 的平均功耗低，但是 CMOS 工作速度相对较慢

解析：输入或输出电压（I/O 的信号）低于 VDD 电压，并不能杜绝 CMOS 电路的闩锁效应（Latch-up）。闩锁效应通常是由于强烈的静电放电（ESD）、电源电压突变或 I/O 信号超出 VDD-GND（VSS）范围等原因引起的，这些情况下可能在芯片内部产生大电流，触发寄生的双极性晶体管（SCR）结构，导致电路损坏。因此，防止闩锁效应需要采取特定的设计措施，如使用防护电路、限制输入信号的范围、采用合适的芯片布局 and 结构等。

33、以下哪种措施可以减小电源分配网络 PDN 的阻抗

A. 减少电源和地路径间的回路电感

B.使电源平面与地平面相邻并尽量靠近

C.电源过孔与地过孔尽量远离

D.选用低电感去耦电容

解析: 实际上, 应该尽量减少电源过孔和地过孔之间的距离, 以降低过孔的电感效应, 从而减少阻抗。电源和地的过孔靠近可以提供更低的阻抗路径, 有助于电流流动。

34、以下哪些是差分电平

A. LVCMOS

B. LVPECL

C. LVTTTL

D. LVDS

解析:

B. LVPECL (Low Voltage Positive Emitter Coupled Logic): LVPECL 是一种差分电平标准, 它使用正电源供电, 并且具有较低的电压摆幅, 适用于高速信号传输。

D. LVDS (Low Voltage Differential Signaling): LVDS 是一种非常常见的差分电平标准, 它以低电压和低电流驱动差分信号, 非常适合于高速和长距离的信号传输。

A. LVCMOS (Low Voltage Complementary Metal-Oxide-Semiconductor): 虽然 LVCMOS 是一种低电压的 CMOS 标准, 但它通常指的是单端信号电平, 而不是差分电平。

C. LVTTTL (Low Voltage Transistor-Transistor Logic): LVTTTL 是一种低电压版本的 TTL 电平, 它同样是一个单端信号电平标准, 不是差分电平。

35、关于平板电容器的电容, 说法正确的有()

A. 导体间距越大, 电容越大

B. 介质介电常数越大, 电容越大

C. 导体重叠面积越大, 电容越大

D. 导体电导率越大, 电容越大

解析: $C = \epsilon A / d$ (其中 C 是电容, ϵ 是介质的介电常数, A 是导体板的重叠面积, d 是导体板之间的距离), 电容值实际上越小。

36、下列哪些手段可以减小信号过冲

A. 减小驱动电流

B. 降低信号边沿斜率

C. 增大驱动电流

D. 增大始端匹配电阻

37、若放大电路输入输出极性相反, 则引入的反馈一定是负反馈。

A、正确

B、错误

38、由于 CMOS 输出的 GPIO 高低电平都是由 NMOS 驱动, 设计上也相同, 所以驱动能力相当。

A、正确

B、错误

39、时钟的 Jitter(抖动)是指不同周期的幅值的差值。

A、正确

B、错误

40、频率 100K 的时钟，不可能产生大于 100MHz 的辐射干扰。

A、正确

B、错误

华为 2025 届校招-硬件通用/单板开发 (第 16 套)

1、如下不属于电感器件主要规格有

A. 自谐振频率

B. 电感量

C. 品质因数

D. 耐压

解析：电感器件的主要规格通常包括电感量、品质因数（Q 值）、直流电阻（DCR）、额定电流等。自谐振频率是电感在电路中的一个重要参数，它指的是电感和与其配合的电容一起达到谐振状态的频率，此时电感的感抗和电容的容抗相等。

2、I²C 总线结束时(stop)，时钟、数据的状态分别是什么

A.时钟为低，数据从低电平向高电平跳变

B.时钟为低，数据从高电平到低电平跳变

C.时钟为高，数据从高电平到低电平跳变

D.时钟为高，数据从低电平向高电平跳变

解析：停止(STOP)状态:I²C 总线传输过程中,当时钟线 SCL 为高电平,数据线 SDA 出现低电平到高电平跳变时,标志着 I²C 总线传输数据结束。

3、3.3V LVTTTL 的电平关系

A、VOH>=2.4V;VOL<=0.4V;VIH>=2V; VIL<=0.8V

B、VOH>=2.0V;VOL<=0.2V;VIH>=1.7V;VIL<=0.7V

C、VIH>=2.4V;VIL<=0.4V;VOH>=2V;VOL<=0.8V

D、VIH>=2.0V;VIL<=0.2V;VOH>=1.7V;VOL<=0.7V

解析：(记忆)

5V TTL VCC:5V; VOH>=2.4V, VOL<=0.4V,VIH>=2V,VIL<=0.8V;

3.3V LVTTTL: VCC:3.3V,VOH>=2.4V,VOL<=0.4V,VIH>=2V,VIL<=0.8V

2.5V LVTTTL: VCC:2.5V, VOH>=2V,VOL<=0.2V;VIH>1.7V,VOL<=0.7V;

5V CMOS Vcc: 5V; VOH>=4.45V; VOL<=0.5V; VIH>=3.5V; VIL<=1.5V。

3.3V LVCMOS: Vcc: 3.3V; VOH>=3.2V; VOL<=0.1V; VIH>=2.0V; VIL<=0.7V。

2.5V LVCMOS: V_{cc} : 2.5V; $V_{OH} \geq 2V$; $V_{OL} \leq 0.1V$; $V_{IH} \geq 1.7V$; $V_{IL} \leq 0.7V$ 。

4、共模电感的主要作用是

- A、抑制电流尖峰
- B、起高阻作用，抑制差模干扰
- C、起储能作用，通过磁能释放提升电压
- D、起高阻作用，抑制共模干扰

解析：共模电感的主要作用是起高阻作用，抑制共模干扰。共模电感对共模噪声产生高阻抗，使其无法传播到其他部分，从而抑制共模噪声。共模噪声是指同时出现在两个信号线上且具有相同幅度和相位的噪声，这种噪声往往是由于电源干扰、地线回流等因素引起的。共模电感通过特定的设计，使其能够对共模噪声产生阻抗，从而实现抑制的效果。同时，对于差模信号（具有相反的相位），线圈之间的耦合作用会抵消彼此的磁场变化，因此差模信号可以在两个线圈之间自由传递，不受共模电感的影响。

5、可靠性浴盆曲线解读,以下不属于失效率随使用时间的变化阶段的是,

- A. 随机失效期
- B. 试验失效期
- C. 耗损失效期
- D. 早期失效期

解析：可靠性浴盆曲线包含早期失效期、偶然失效期（又称随机失效期）和耗损失效期。

6、主存储器和 CPU 之间增加 Cache 的目的是

- A.解决 CPU 和主存之间的速度匹配问题
- B.扩大 CPU 中通用寄存器的数量
- C 扩大主存储器的容量
- D.既扩大主存容量又扩大 CPU 通用寄存器数量

解析：在主存储器和 CPU 之间增加高速缓冲存储器(Cache)的主要目的是解决 CPU 和主存之间的速度匹配问题。

7、以下关于电子器件失效浴盆曲线的描述，正确的是()

- A.早期失效可以通过筛选试验避免
- B.早期失效主要由缺陷和设计错误引起
- C.偶然失效期中失效率急剧增加
- D.损耗失效发生在产品生命周期使用期间，失效率低且稳定


8、在频率升高时，普通电容的表现是

- A. 阻抗变小，仍然可以看做是电容
- B.原阻抗不变，仍然可以看做是电容
- C.不确定
- D.阻抗变小，在越过谐振点后，阻抗变大，表现为感性

解析：在频率升高时，普通电容器的行为会发生变化。在低频时，电容器主要表现为容性，其阻抗随着频率的增加而减小。然而，当频率继续增加，达到电容器的谐振频率时，电容器的阻抗达到最小，此时电容器的阻抗仅由其等效串联电阻（ESR）决定。超过谐振频率后，由于电容器的等效串联电感（ESL）的影响，电容器的阻抗会随着频率的增加

而增加，表现为感性。这是因为在高频下，电容器的寄生电感效应开始占主导地位，导致阻抗的频率特性发生变化。

9、该运放电路是



A.减法器

B.加法器

C.同向放大器

D 反向放大器

解析：典型的差分放大电路。

10、需要测试 156.25MHZ 差分时钟信号，Rise/Fall Time(20%~80%)<100ps，请问需要多高带宽的示波器才能精确测量？

A. 10GB

B. 5GB

C. 1GB

D.2GB

解析：示波器的带宽应该是被测信号频率的 3 到 5 倍。

11、固定网络 TDM 同步需要满足如下哪个条件()

A.频率同步

B.时间与频率同步

C.时钟同步

D.没有特定要求

解析：TDM 同步既需要频率同步以保持数据传输的稳定性，也需要时间同步以确保数据在网络中的不同设备间正确对齐。

12、以下电路中可以实现“线与”功能的有（此题存疑）

A.三态输出门

B.基极开路门

C.集电极开路门

D.与非门

解析：A. 三态输出门：三态门可以输出高电平、低电平，或者处于高阻态（相当于开路）。当多个三态门的输出端连接在一起时，它们的输出将实现线与功能，即只有当所有连接的三态门都输出低电平时，总线才呈现低电平；否则总线将呈现高阻态或由低电平的三态门决定状态。

- B. 基极开路门：**基极开路的晶体管（如开路的 **NPN** 晶体管的基极）可以实现线与功能，因为当多个基极开路的晶体管的基极连接在一起时，它们共同决定连接点的状态。只有当所有晶体管的基极都接收到高电平时，它们的连接点才会是高电平。
- C. 集电极开路门：**集电极开路的晶体管（也称为 **OC 门** 或 **OD 门**）也可以实现线与功能。当多个集电极开路的晶体管的集电极连接在一起时，它们共同决定连接点的状态。只有当所有晶体管的基极都接收到高电平时，集电极连接点才会是高电平。
- D. 与非门：**与非门是一种标准的逻辑门，它实现了逻辑与后输出非的功能。与非门不是实现线与功能的电路，因为它需要电源供电，并且其输出不是由简单的物理连接决定的。

13、下面哪个时钟参数没有处理好会直接影响 Serdes 眼图宽度

A. Skew

B. 抖动

C. 频率准确度

D. 时钟周期

解析：**A. Skew**（时钟偏斜）：时钟偏斜指的是数据信号相对于时钟信号的偏移。过大的时钟偏斜会减少眼图的开口，从而影响数据的可靠采样。

B. 抖动（Jitter）：抖动是时钟信号的短期不稳定性，它会导致眼图的开口变小，因为抖动会在时间上随机地改变信号的相位。

C. 频率准确度（Frequency Accuracy）：频率准确度是指时钟信号频率与标称频率的偏差。虽然频率准确度不足可能导致数据速率的偏差，但它通常不会直接影响眼图的宽度，除非偏差非常大。

D. 时钟周期（Clock Period）：时钟周期是时钟信号完成一个上升沿到下一个上升沿的时间。时钟周期不准确会影响眼图的位置，但不是直接影响眼图宽度的因素。

14、在 3.3VTTL 和 CMOS 电路设计中，需要保证合格的噪声容限，即 $V_{ohmin}-V_{ihmin}$ 和 $V_{ilmax}-V_{olmax}$ 应大于或等于

A. 0.4V

B. 1.0V

C. 0.2V

D. 0V

解析：在数字电路设计中，噪声容限（Noise Margin）是一个关键参数，它表示电路能够容忍的最大噪声电压而不会误判信号状态。对于 3.3V TTL（晶体管-晶体管逻辑）和 CMOS（互补金属氧化物半导体）电路，噪声容限通常由两部分组成：

1. 高电平噪声容限（High Level Noise Margin, NH）：这是在高电平输出条件下的噪声容限，由最小高电平输出电压和最大高电平输入电压之差确定。
2. 低电平噪声容限（Low Level Noise Margin, NL）：这是在低电平输出条件下的噪声容限，由最小低电平输入电压和最大低电平输出电压之差确定。

为了保证电路的可靠性，这两种噪声容限都应该大于或等于某个最小值，这个最小值取决于具体的电路设计和应用要求。对于 TTL 逻辑，典型的噪声容限最小值是 0.4V 或 0.8V，而对于 CMOS 逻辑，这个值可能会更低，因为 CMOS 逻辑通常具有更高的噪声容限。

15、在多核处理器中，核（Core）是指

A. 存储单元

B、处理单元

C、输入/输出单元

D、内存单元

16、如下哪个部件不是锁相环电路基本组成结构

A.压控振荡器

B.鉴相器

C.放大器

D.环路滤波器

解析：锁相环电路的基本组成结构主要包括以下几个部分：

相位检测器（或鉴相器，Phase Detector）：其负责比较输入信号与参考信号的相位差，并将相位误差转换为电压或电流信号输出。

低通滤波器（Loop Filter）：其用于滤除相位检测器输出信号中的高频成分，只保留低频成分，以使控制电压平稳地变化。

压控振荡器（Voltage Controlled Oscillator）：其用于产生输出信号，其频率和相位可以通过控制电压进行调节。

分频器：其用于将压控振荡器输出信号的频率分频，以便与参考信号的频率相匹配。

17、PN 结加正向电压时，空间电荷区宽度将

A、以上都不对

B、基本不变

C、变窄

D、变宽

解析：PN 结加正向电压时,空间电荷区将**变窄**; PN 结加反向电压时,其耗尽层的宽度将**变宽**。

18、Pipeline ADC 的特点，描述错误的是

A. 采样率高

B.分辨率中等

C.精度低

D.功耗高

解析：在实际应用中，Pipeline ADC 广泛应用于高速通信、视频采集和音频处理等领域。它的**高速、高精度和低功耗**等特点，为现代电子系统的性能提升和功耗降低提供了很好的解决方案。

19、某 10bit 的 AD 转换芯片，参考电压 $V_{ref}=2.048V$ 时，失调误差为 $+3LSB$ ，则在 ADC 输出全为 0 时，模拟输入电压值为？

A. 1mV

B. 4mV

C. 2mV

D. 6mV

解析：

在10位的ADC中，每个LSB（Least Significant Bit，最低有效位）代表的电压值可以通过将参考电压 V_{ref} 除以 $2^b - 1$ 来计算，其中 b 是ADC的位数。

对于一个10位的ADC， $2^b - 1 = 2^{10} - 1 = 1023$ 。

因此，每个LSB代表的电压为：

$$LSB = \frac{V_{ref}}{2^b - 1} = \frac{2.048V}{1023}$$

失调误差为+3LSB意味着在ADC输出全为0时，实际的模拟输入电压已经至少比0参考电压高了3个LSB的量。

首先，我们计算1个LSB的电压值：

$$LSB = \frac{2.048V}{1023} \approx 0.002008V = 2mV$$

然后，我们计算3个LSB的电压值：

$$3 \times LSB = 3 \times 2mV = 6mV$$

所以，当ADC输出全为0时，模拟输入电压至少为3个LSB的电压值，即6mV。

20、增强型绝缘栅场效应管,当栅极 G 与源极 S 之间电压 $U_{GS} < 0$ (且 U_{GS} 电压不超器件规格) 时，以下选项正确的是

- A.漏极电流不为零
- B.漏极电压为零
- C.能够形成导电沟道
- D.不能形成导电沟道

解析：A. 漏极电流不为零 - 这是错误的。在 $U_{GS} < V_{th}$ 的情况下，没有形成导电沟道，因此漏极电流 (I_D) 通常接近于零。

B. 漏极电压为零 - 这个描述不准确。漏极电压 (V_{DS}) 不一定为零，它可以是任意值，取决于电路中的其他部分。但是，由于没有导电沟道，漏极电流将非常小。

C. 能够形成导电沟道 - 这是错误的。增强型 MOSFET 需要 $U_{GS} > V_{th}$ 才能形成导电沟道。

D. 不能形成导电沟道 - 这是正确的。在 $U_{GS} < 0$ 的情况下，增强型 MOSFET 不会形成导电沟道。

21、10 位 DAC 的分辨率为满量程电压的 ()

- A、1/512
- B、1/1024
- C、1/10
- D、1/32

22、CPU 的处理流程可以抽象为哪三步？

- A.读取(Fetch)=>执行(Execute)=>缓存(Cache)
- B.读取(Fetch)=>解码(Decode)=>执行(Execute)
- C 读取(Fetch)=>缓存(Cache)=>执行(Execute)
- D,读取(Fetch)=>执行(Execute)=>写回(Writeback)

解析：读取 (Fetch)：CPU 从内存中取出指令。

解码 (Decode)：对取出的指令进行解码，确定其执行的操作和所需的操作数。

执行 (Execute): 进行实际的运算或操作。
写回 (Writeback): 将执行结果写回寄存器。

23、判断数字信号所需传输带宽的标准为

- A.信号能量最宽频率分布范围
- B.信号幅度
- C.信号上升下降时间
- D.信号频率

24、下列存储器中存取速度最快的是

- A. Cache
- B. Flash
- C. 硬盘
- D. DDR

解析: **A. Cache** - 高速缓存 (Cache) 是位于 CPU 和主内存之间的小容量存储器, 它提供了比主内存更快的数据访问速度, 用于减少 CPU 等待内存数据的时间。
B. Flash - 闪存 (Flash Memory) 是一种非易失性存储器, 通常用于 USB 闪存驱动器、固态硬盘 (SSD) 等, 其速度比硬盘快, 但比 RAM 慢。
C. 硬盘 (HDD) - 硬盘驱动器是一种机械存储设备, 其数据访问速度比固态存储器慢, 因为受限于机械运动。
D. DDR - DDR 指的是双数据速率同步动态随机存取存储器 (如 DDR SDRAM 或 DDR RAM), 它是主内存的一种形式, 速度比硬盘快, 但通常比 Cache 慢。
因此速度排序: **Cache > DDR > Flash > HDD**

25、一个 8 位二进制整数用补码表示, 由 4 个“1”和 4 个“0”组成, 则

- A. 最小值为-16, 最大值为 240
- B. 最小值为-121, 最大值为 240
- C. 最小值为-16, 最大值为 120
- D. 最小值为-121, 最大值为 120

解析:

补码的规则如下:

对于正数, 补码就是其二进制表示本身。

对于负数, 补码是将其二进制表示取反 (得到反码) 后加 1。

最大值正数, 首位为 0, 二进制是 0111 1000, 对应的十进制数为 120;

最小值负数, 首位为 1, 二进制是 1111 0000, 11110000-1 再取反 0001 0000 对应的十进制数为-16。

26、关于 PCB 走线特征阻抗的说法错误的是

- A. 当到参考层距离变小时, 特征阻抗变小
- B. 当介电常数变大时, 特征阻抗变小
- C. 当走线变宽时, 特征阻抗变大

解析:

A. 当到参考层距离变小时, 特征阻抗变小: 这是正确的。走线与参考层之间的距离减小会导致特征阻抗降低。

B. 当介电常数变大时，特征阻抗变小：这也是正确的。介电常数增大意味着材料存储电荷的能力增强，这会导致特征阻抗降低。

C. 当走线变宽时，特征阻抗变大：这是错误的。走线变宽通常会导致特征阻抗增大，因为走线的宽度增加会减少单位长度的电阻分量，而电感分量影响较小。

27、以下关于整流和逆变的描述正确的是？

A 整流是将直流变为交流

B. 逆变是将交流变成直流

C 整流是将交流变成直流

D. 逆变是将直流变为交流

28、哪些会导致电阻类器件阻值变大

A. 引脚断裂

B. 电阻膜破损

C 银迁移

D. 封装涂层开裂导致使用过程潮气入侵

解析：

A. 引脚断裂：如果电阻的引脚断裂，通常会导致开路，即阻值变得非常大，无法形成有效的电气连接。但不是电阻器件本身阻值变大。

B. 电阻膜破损：电阻膜破损可能会导致电阻值发生变化，但这不一定会使阻值变大。如果电阻膜的破损导致电阻路径变长或材料减少，那么阻值可能会增大。然而，如果破损导致短路，阻值可能会降低或变得非常小。

C. 银迁移：银迁移是指在电阻器中，特别是在高电阻率的薄膜电阻器中，由于电流的长期作用，银原子从阳极向阴极迁移，可能会导致电阻值增大。

D. 封装涂层开裂导致使用过程潮气入侵：封装涂层开裂，潮气入侵可能会导致电阻值变大。水分可以导致电阻材料的性能退化，增加电阻值，尤其是在电阻膜受损或存在微小裂缝的情况下。

29、OC 门电路(集电极开路、不含上拉电路)有哪些输出状态？

A. 高电平

B. 低电平

C. 高阻

30、以下关于 PCB 散热设计说法正确的是

A. 功率放大器的热焊盘要有热过孔与地层连接，过孔孔径及间距可参考器件资料。

B. 热敏器件要远离热源，热源点导热胶。

C. 充分利用铜皮、过孔导热。

D. 热源均匀分布，避免热源集中。

31、以下描述正确的有

A. CML 主要用于超高速串行互连

B. LVPECL 主要用于时钟，低抖动，低功耗

C.LVPECL 主要用于时钟，低抖动，强驱动

D.LVDS 摆幅低，功耗低

解析：

A. CML 主要用于超高速串行互连：正确。互补金属氧化物半导体逻辑（CML）是一种高速电路技术，常用于实现超高速的串行数据互连。

B. LVPECL 主要用于时钟，低抖动，低功耗：这个描述部分正确，但可能存在一些混淆。LVPECL（低电压正发射耦合逻辑）是一种用于时钟分配的高速电路技术，它以低电压运行并提供低抖动性能。然而，LVPECL 通常不被认为是低功耗技术，因为它使用正向和发射耦合，这可能会消耗更多的功率。

C. LVPECL 主要用于时钟，低抖动，强驱动：正确。LVPECL 确实主要用于时钟信号的分配，它提供低抖动性能，并且由于其设计，可以提供较强的驱动能力。

D. LVDS 摆幅低，功耗低：正确。LVDS（低压差分信号）是一种低摆幅的差分信号技术，它通过低摆幅和差分传输来降低功耗，适合长距离通信和低功耗应用。

32、常见 SI 问题有哪些

A. 回沟

B.同步开关噪声

C.串扰与耦合

D.过冲&下冲

33、传输线跨分割会产生什么影响

A.阻抗失配

B.容易产生串扰

C 容易产生 EMC 问题

D.回流路径增大

解析：A. 阻抗失配：当传输线跨过平面分割时，可能会因为下方参考平面的不连续而导致传输线的特性阻抗发生变化，从而产生阻抗失配。

B. 容易产生串扰：分割的平面会降低信号走线与参考平面之间的耦合，减弱对相邻走线的屏蔽效果，从而增加串扰。

C. 容易产生 EMC 问题：不连续的参考平面会降低 PCB 的电磁兼容性（EMC），因为连续的地平面对于有效抑制电磁干扰是必要的。

D. 回流路径增大：由于平面被分割，信号的回流路径可能会变得不直接，导致电流绕道而行，增加了电阻和电感，从而影响信号的完整性。

34、FPGA 或 CPLD 内使用相同时钟沿的同步数字电路，最高频率和哪些因素有关

A. 时钟的占空比

B.D 触发器之间最长的组合辑

C.时钟 skew

D.逻辑块间互连布线长度

解析：A. 时钟的占空比：占空比不会直接影响数字电路的最高工作频率，占空比是指时钟周期内高电平或低电平所占的百分比，它影响的是时钟周期的长短，而非频率。

B. D 触发器之间最长的组合逻辑路径：这是决定最高工作频率的关键因素之一。触发器之间的组合逻辑路径越长，信号在该路径上的传播延迟越大，这会限制电路能安全运行的最高频率。

C. 时钟 skew：时钟 skew（时钟偏差）是指时钟信号在到达电路不同部分时的时间差异。过大的时钟 skew 会减少可用的时钟周期时间，从而降低最高工作频率。

D. 逻辑块间互连布线长度：互连布线的长度会影响信号的传播延迟，长布线路径会增加延迟，这可能会限制电路的最高工作频率。

35、如下对于晶体时钟电路布局的说法正确的是

A.走线尽量短而粗

B.晶体与 IC 布局在同一面

C.电感靠近晶体放置

D. 高速信号尽量走差分走线

解析：**A. 走线尽量短而粗：**正确。晶体时钟信号的走线应该尽量短，以减少路径上的延迟和噪声。走线粗可以减少电阻，提高导线的电流承载能力，有助于减少信号的衰减。

B. 晶体与 IC 布局在同一面：部分正确。晶体与 IC 布局在同一面可以减少时钟信号的走线长度，有助于降低信号的延迟和失真。然而，这取决于具体的 PCB 设计和层叠结构，有时可能由于空间限制或其他设计考虑，晶体和 IC 可能不在同一面。

C. 电感靠近晶体放置：这个说法需要澄清。通常，电感元件的放置应根据电路的具体要求来决定。如果晶体时钟电路附近有电感用于滤波或匹配，则电感应靠近晶体放置以减少走线长度和互感。但如果电感与晶体时钟电路无关，则不必靠近放置。

D. 高速信号尽量走差分走线：这个说法对于差分信号是正确的，但不一定适用于晶体时钟信号。差分信号确实应该使用差分走线以减少电磁干扰，提高信号完整性。然而，晶体时钟信号通常是单端信号，其布局应侧重于减少走线长度和提供稳定的参考平面。

36、下面关于 GPIO 描述错误的是()。

A.GPIO 可以用于模拟 EEPROM 接口，对 EEPROM 存储器进行读写操作。

B.CPU 可以通过编程，决定 GPIO 输入、输出的通信功能，但不能是双向的。

C.GPIO 通常用于连接外部的 SDRAM，进行高速传输。

D.GPIO 可以由 CPU 编程决定方向，但不能查询其状态。

解析：**A. GPIO 可以用于模拟 EEPROM 接口，对 EEPROM 存储器进行读写操作：**正确。GPIO 可以被编程用来模拟各种通信协议，包括 EEPROM 的通信接口。

B. CPU 可以通过编程，决定 GPIO 输入、输出的通信功能，但不能是双向的：错误。GPIO 通常可以配置为输入或输出模式，并且有些 GPIO 引脚可以是双向的，这意味着它们可以被配置为输入或输出。

C. GPIO 通常用于连接外部的 SDRAM，进行高速传输：错误。SDRAM（同步动态随机存取存储器）通常使用专门的内存控制器接口进行连接和通信，而不是通过 GPIO。

D. GPIO 可以由 CPU 编程决定方向，但不能查询其状态：错误。GPIO 不仅可以由 CPU 编程决定其方向（输入或输出），而且 CPU 还可以查询 GPIO 引脚的状态，无论是读取输入还是获取输出结果。

37、在组合逻辑电路中，有冒险一定存在竞争，有竞争也一定存在冒险。

A、正确

B、错误

解析：有冒险不一定存在竞争，有竞争也不一定存在冒险。它们是相关但独立的现象，都需要在电路设计中予以考虑和解决。

38、计算机工作的最小时间单位是指令周期。

A、正确

B、错误

解析：计算机工作的最小时间单位是时钟周期，而不是指令周期。指令周期是指完成一条指令所需的全部时钟周期。

39、LVDS 为低压差分信号，采用电流驱动模式，接收端需有 100 欧姆端接电阻，在接收方通过 100 欧电阻形成 350mV 电压摆幅，当电流正向流动时产生逻辑高电平，反之产生逻辑低电平。

A、正确

B、错误

解析：电流驱动模式：LVDS 确实使用电流驱动模式，它通过小电流在差分对之间传输信号，而不是通过电压。

接收端端接电阻：LVDS 接收端通常有一个匹配电阻，这个电阻的典型值是 100 欧姆，它与接收器内部的电阻形成电压分压。

电压摆幅：在接收端，通过端接电阻可以形成一个确定的电压摆幅。LVDS 标准规定了电压摆幅的范围，但 350mV 是一个常见的摆幅值，它提供了良好的噪声容限。

逻辑电平的产生：在 LVDS 中，差分信号的电平变化确实用来表示逻辑状态。当电流从正端流向负端时，产生逻辑高电平；当电流方向相反时，产生逻辑低电平。

40、路径延时通常容易受工艺、温度、长度等因素影响，所以在做时序分析时，需要考虑最大延时和最小延时。

A、正确

B、错误

华为 2025 届校招-硬件通用/单板开发 (第 17 套)

1、在高速信号设计中，PCB 过孔的背钻主要作用是

A 减少信号串扰

B.减少信号插损

C. 减少信号反射

2、RS-232 电平标准的逻辑“1”对应的电压是多少？

A. -3V~-15V

B.3.3V

C.+3V~+15V

D.0V

3、微带线的等效介电常数()

A 小于空气介电常数

B.介于空气介电常数与介质介电常数之间

C. 等于空气介电常数

D.等于介质介电常数

解析：

微带线是一种常用的微波传输线，它由一个导体带（通常为铜带）和两个地平面组成，中间夹着介质材料。微带线的等效介电常数（也称为有效介电常数）是衡量电磁波在微带线中传播特性的一个重要参数，它与介质材料的介电常数以及微带线的结构有关。

微带线的等效介电常数通常介于空气的介电常数和介质材料的介电常数之间。这是因为微带线中的电磁场不仅存在于介质材料中，也存在于空气之中。因此，微带线的等效介电常数会介于两者之间，具体数值取决于微带线的结构和介质材料的介电常数。

4、关于减小电源噪声描述正确的是()

A.减小电源噪声可以从负载、PDN设计和电源响应总体进行改善

B.电容的滤波效果和自身的寄生电感相关，和贴装的方式无关

C.晶片上的电容反应速度最快，为了减小电源噪声，要尽量加大晶片上电容量

D.只要把PDN降的足够低一定可以减小电源噪声

解析：A. 减小电源噪声可以从负载、PDN设计和电源响应总体进行改善

电源噪声的减小是一个系统性问题，需要从多个方面进行考虑和优化。负载、电源分配网络（PDN）的设计，以及电源的响应特性都是影响电源噪声的重要因素。

B. 电容的滤波效果和自身的寄生电感相关，和贴装的方式无关

这个选项是错误的。电容的滤波效果确实和自身的寄生电感有关，但贴装方式也会影响电容的滤波性能。例如，贴装在电路板上的位置、方向以及与电源和地的连接方式都会影响电容的滤波效果。

C. 晶片上的电容反应速度最快，为了减小电源噪声，要尽量加大晶片上电容量

这个选项是错误的。晶片上的电容（去耦电容）确实可以提供快速的电源噪声抑制，但这并不意味着要无限制地增加晶片上的电容量。电容量的增加会带来成本、空间和热管理等问题。通常需要根据具体的应用需求和电源噪声的特性来选择合适的电容值。

D. 只要把PDN降的足够低一定可以减小电源噪声

这个选项也是错误的。虽然降低电源分配网络（PDN）的阻抗可以减小电源噪声，但这并不是唯一的解决方案。电源噪声的减小需要综合考虑多种因素，包括电源的设计、负载特性、电路板布局、去耦电容的选择和布局等。

5、一个理想的运放的特性，不符合的是

- A. 输入阻抗无路大
- B. 输入阻抗无穷小
- C. 输出阻抗无穷小
- D. 开环增益无穷大

解析：理想运算放大器具有以下特征：①开环差模电压增益 A_0 为 ∞ ；②差模输入电阻 R_{id} 为 ∞ ；③失调电压及失调电流均为零；④频带宽度为 ∞ ；⑤共模抑制比 CMRR 为 ∞ ，即共模增益为零。输出电阻为 0。

6、下列关 LVPECL 电路说法正确的是

- A. 功耗低，差分驱动电流中直流分量 14mA
- B. 对噪声不敏感，低 EMI
- C. 不需接直流偏置电阻提供直流通路
- D. 输出采用射极输出结构，输出内阻高

解析：A. LVPECL 的功耗实际上是相对较大的，因为它始终保持 VCC 到 GND 的电流通路工作。同时，文章也提到 LVPECL 差分输出端导致近似的直流电流 14mA。因此，关于功耗低的描述是不准确的，但直流分量 14mA 的描述是正确的。

B 对噪声不敏感，低 EMI LVPECL 设计用于高速应用，通常具有较好的抗噪声性能和较低的电磁干扰（EMI）。这是因为它采用了差分信号传输，并且工作在较低的电压水平。

C LVPECL 输入接口需要外加直流偏置，以保证中心电平在 VCC-1.3V。因此，这一说法是不正确的。

D 输出采用射极输出结构，输出内阻高.这个描述不准确。LVPECL 的输出通常是通过发射极耦合逻辑实现的，这意味着它使用发射极跟随器来提供低输出阻抗和驱动能力。

7、流水线级数是影响处理器效率的重要因素，流水线级数越深，CPU 执行效率越高。

A. 正确

B. 错误

解析：说流水线级数越深，CPU 执行效率越高是不准确的。流水线深度是影响处理器性能的一个重要因素，但需要在多个因素之间取得平衡，以达到最佳的性能表现。

8、示波器测试信号时，整体带宽()

- A. 等于示波器和探头的带宽最小值
- B. 小于示波器和探头的带宽最小值
- C. 等于示波器和探头的带宽最大值

9、LDO 内部核心构成单元不包含

- A. 基准
- B. 电感
- C. 运放
- D. MOS 管

解析：LDO 稳压器的基本结构分为三个主要部分:基准电压源、差分放大器和功率放大输出级（晶体管调整电路 MOS 管）。

10、某电源网络目标阻抗超标，以下措施中无法改善超标问题的是：

A. 增大电源、GND 平面面积，降低板级 ESR

B. 提高负载电流跳变斜率和幅度

C. 优化电源回路 PCB 设计，降低板级 ESL

D. 针对超标频段增加对应的滤波电容

解析：提高负载电流跳变的速度（即增加电流变化的斜率）会增加由于电感产生的电压降（根据 $V=L*(di/dt)$ ，其中 V 是电压降， L 是电感， di/dt 是电流变化率），从而可能增加电源网络的阻抗和噪声。

11、在节能要求较高的场景，反向电路采用三极管和 MOS 哪个更合适？

A. 三极管

B. MOS 管

C. 三极管和 MOS 管没区别

12、以下关于 TTL 和 CMOS 电路的说法错误的是

A. TTL 电路带负载能力比 CMOS 电路强

B. TTL 电路的集成度比 CMOS 电路高

C. TTL 电路抗干扰能力比 CMOS 电路强

D. TTL 电路传输延迟比 CMOS 电路短

解析：TTL（晶体管-晶体管逻辑）电路通常由双极型晶体管构成，而 CMOS（互补金属氧化物半导体）电路由 MOSFET 构成。CMOS 工艺能够实现更高的集成度，因为它的晶体管密度更高，并且能够在较小的芯片面积上集成更多的逻辑功能。此外，CMOS 电路在制造时可以使用更先进的半导体工艺，这进一步增加了其集成度。相比之下，TTL 技术由于其基于双极晶体管的设计，通常集成度较低。

其他选项的描述是正确的：

A. TTL 电路带负载能力比 CMOS 电路强，因为 TTL 电路可以提供较大的输出电流，能够驱动更多的负载。

C. TTL 电路抗干扰能力比 CMOS 电路强，TTL 电路的高低电平之间相差较大，提供了较好的噪声容限。

D. TTL 电路传输延迟比 CMOS 电路短，TTL 电路的速度较快，传输延迟时间短，但相应的功耗也较大。

13、热电偶工作时，是通过测量哪个物理量来测温？

A. 电阻

B. 电流

C. 电势

D. 电容

14、下面哪些不是 NVM 存储器(Non-volatile memory)?

A. NAND FLASH

B. EEPROM

C. DRAM

D. NOR FLASH

解析:

NVM 即是非易失性存储器，是指即使在断电情况下也能保持其数据不变的存储器。

15、某个设备的单板上有一 EMI 干扰源，以下哪些措施对降低其 EMI 强度有效

A.提高时钟频率

B.减小电源环路面积

C.增强发送端驱动能力

D.减少滤波电容

16、下列存储器中需要持续刷新的是?

A、DRAM

B. FLASH

C SRAM

D. ROM

17、以下 I2C 协议描述正确的是()。

A 通过地址寻址方式通信

B.支持全双工通信

C.I2C 是通过 CS 片选选择设备

D.I2C 信号线具有 6 个信号线

18、差分放大电路的输入差模信号和输入共模信号分别是输入信号的.

A 和，差

B.差，平均值

C 和，平均值

D.差,和

19、在 SPI 通信中有以下 4 根信号引脚，()引脚用于主机输出的数据

A. MOSI

B.MISO

C./CS

D.SCLK

20、应用于超高速信号传输的高端 PCB 板材区别于普通板材的最关键点为

A 串扰小

B.单位长度走线插损小

C 阻抗连续性更好

D.传输线特征阻抗更容易控制

21、请选择一下容量密度最大的介质()

A. TLC

B. SLC

C PLC

D. QLC

解析: QLC(四比特单元存储)闪存技术可以在每个存储单元中存储 4 个比特的信息,这是目前主流闪存技术中容量密度最高的。与之相比, TLC(三比特单元存储)存储 3 个比特, SLC(单层单元存储)存储 1 个比特,而 PLC(五层单元存储)技术尚未广泛商业化,且在实际应用中面临更多的技术挑战和限制。

22、关于 OD 门说法错误的是()

- A. 可以连在一起,做“线与逻辑”
- B.可组成推挽输出结构,其低电平输出能力比 OD 门强很多
- C.上拉电阻太小,会导致 MOS 管的导通电流过大,烧毁 MOS 管
- D 上拉电阻太大,会延缓信号的上升沿

解析:在开漏输出结构中,通常使用的是 N 沟道 MOSFET,其内部的 MOSFET 在导通时相当于一个开关,其源极和漏极之间的电流是由外部上拉电阻和负载决定的。如果上拉电阻过小,确实会导致较大的电流流过 MOSFET,但这通常不会直接导致 MOSFET 烧毁,因为 MOSFET 的导通电流是由其最大额定电流决定的。真正需要注意的是,如果外部上拉电阻选择不当,可能会超出 MOSFET 的最大电流承受能力,从而导致过热或损坏。

23、什么元件上只消耗有功功率不产生无功功率

- A.电感
- B. 电阻
- C. 电容

24、以下哪项不是 ADC 的工作过程

- A. 编码
- B.滤波
- C.抽样
- D.量化

25、一个 D 触发器,其数据 $T_u=2\text{ns}$; $T_{cq}=3\text{ns}$, $T_{hd}=1\text{ns}$, 则此触发器的最高工作频率为

- A.500MHZ
- B.200MHZ
- C. 100MHZ
- D. 333MHZ

解析: D 触发器的最高工作频率可以通过其最慢的转换时间来确定,这是因为触发器必须在每个时钟周期内完成数据的稳定和时钟的响应。在给定的参数中:

- T_u 是数据建立时间 (Data Setup Time) , 即数据必须在时钟信号上升沿之前的最小时间。
- T_{cq} 是时钟到输出 (Clock to Output) 的时间, 即时钟信号上升沿之后的最小时间, 输出才稳定。
- T_{hd} 是时钟保持时间 (Hold Time) , 即数据在时钟信号上升沿之后的保持时间。

最高工作频率 f_{max} 可以通过总的时钟周期 T_{cycle} 来计算, 而 T_{cycle} 是 $T_u + T_{cq} + T_{hd}$ 的总和。但是, 通常 T_{hd} 相对于 T_u 和 T_{cq} 来说较小, 可以忽略, 特别是在最高频率计算中。

因此, 最高工作频率 f_{max} 可以近似为:


$$f_{max} = \frac{1}{T_u + T_{cq}}$$

给定的值为 $T_u = 2ns$ 和 $T_{cq} = 3ns$, 所以:

$$T_{cycle} = T_u + T_{cq} = 2ns + 3ns = 5ns$$

$$f_{max} = \frac{1}{5ns} = 200MHz$$

26、下图是某系列 MCU 的 GP10 的功能框图, 有关 GPIO 上的两个二极管的作用描述最准确的是



- 由于两个二极管的存在, 3V 供电电源域的 GPIO 管脚可以输入 5V 的电平, 芯片也不会损坏
- 由于两个二极管正常状态下不导通, 因此二极管没有功耗

C.两个二极管的存在不会影响 GPIO 的开关速度，因此为了提高保护能力，可使二极管面积增大

D.两个串联二极管的主要作用是嵌位，确保输入电压在电源和地之间，保护芯片内部电路

27、硬件设计中减小串扰的手段有那些

A.增加线间距

B.负载增加 PF 电容

C.减并行走线长度

D.选择慢变化边沿信号的器件

解析：负载增加 PF 电容 - 这个选项通常用于电源滤波，以减少电源噪声，而不是直接用于减小 PCB 设计中的串扰。

28、陶瓷电容应用在滤波电路设计中需要重点关注哪些参数?()

A.全温度范围内的容值衰减

B.工作作频点对应下的 ESR

C.电容工作作温度范围

D.直流偏置下的电容衰减

29、随着信号的速率提升，差分信号得到越来越多的应用，以下描述对差分信号的理解正确的是。

A.对于差分对这种耦合传输结构，其中一条走线是另一条的返回路径，因此对于差分对来说参考平面不是很重要

B.对于差分对这种耦合传输结构，由于走线一般是对称的，但差分对和攻击信号线组成的系统内耦合关系较复杂，相互之间的串扰不能相互抵消，因此差分对走线和其他高频信号线之间的距离仍需要特别控制，尽量拉开间距。

C 对于差分对这种耦合传输结构，其中一条走线的返回电流是从参考平面和另一条走线共同分担，而且主要还是集中在参考平面，因此参考平面更重要。

D.对于差分对这种耦合传输结构，由于走线一般是对称的，因此相邻的其他信号线产生的串扰是同步的，可以相互抵消，因此差分对走线和其他高频信号线之间的距离可以不需要特别控制。

30、高速链路过孔 stub 会引起系统产生谐振，导致插损波动，可以考虑哪些技术消除影响：

A 增加地过孔

B.背钻

C 盲孔

D.低损耗板材

解析：在高速链路设计中，过孔 stub（残桩）确实可能引起系统谐振，导致插入损耗（Insertion Loss, IL）波动，影响信号完整性。使用低损耗的板材可以减少信号在传输过程中的衰减，提高信号的完整性，但它并不直接解决 stub 问题。

31、关 CISC 指令集描述正确的有？

A.单条指令处理能力强大，易于编程

B.寻址方式复杂会使得计算有效地址需花费较多的时间

C.一个机器周期处理完一条指令

D.指令种类多、寻址方式复杂

解析：CISC（复杂指令集计算机）是一种计算机 CPU 的设计方法，其特点是相对于 RISC（精简指令集计算机）来说，拥有更多的指令集和更复杂的寻址方式。

CISC 架构中，由于指令复杂性，很多指令无法在一个机器周期内完成，可能需要多个周期。

32、关于 IO 上电时序以及逻辑，以下正确的是

A.两个不同器件的 IO 对接，需要明确器件的上电先后关系。

B.两个不同器件的 IO 对接，不需要考虑器件之间的上电时序门

C.AVDD 电源与 DVDD 电源如果要求相同电压情况下，可以不考虑时序

D.不仅要考虑上电时序，下电也有一定的时序要求

33、关于处理器的结构，哈佛结构和冯诺依曼结构的差别有

A.哈佛结构程序不容易受外部攻击影响，安全性相对更高

B.冯诺依曼体系处理器传输数据较快，哈佛结构数据传输较慢

C.哈佛处理器数据处理单元结构更为简单、成本更低

D.哈佛结构程序存储和数据存储总线分开，冯诺依曼程序存储和数据存储共用总线

解析：A. 哈佛结构程序不容易受外部攻击影响，安全性相对更高 - 这个描述不准确。哈佛结构由于其指令和数据存储器的分离，可能在某些情况下提供更好的安全性，但这并不意味着它普遍比冯·诺依曼结构更不容易受外部攻击。

B. 冯诺依曼体系处理器传输数据较快，哈佛结构数据传输较慢 - 这个描述是错误的。实际上，哈佛结构由于其指令和数据存储器的分离，可以实现更高效的数据传输，因为指令和数据可以并行处理，而冯·诺依曼结构由于指令和数据共用同一总线，可能在数据传输上存在瓶颈。

C. 哈佛处理器数据处理单元结构更为简单、成本更低 - 这个描述不准确。哈佛结构由于需要两个独立的存储器和可能更复杂的总线设计，可能在成本上并不比冯·诺依曼结构低。

34、以下哪些属于开漏输出的优点

A.可实现电平转换

B.输出电压取决于芯片 IO 供电

C.高电平驱动能力强

D.可实现线与

解析：

B. 输出电压取决于芯片 IO 供电 - 错误。开漏输出的高电平状态取决于芯片的 IO 供电电压，但输出电压的范围（特别是低电平）则取决于外部的负载和下拉元件。

C. 高电平驱动能力强 - 错误。开漏输出的驱动能力通常是指其能够提供多大的灌电流（低电平状态下），而不是拉电流（高电平状态下）。由于开漏输出在高电平时依赖外部上拉，其高电平驱动能力取决于外部上拉元件。

35、如下哪些因素会导致晶振产生频偏

A.晶振尺寸过小

B.晶振尺寸过大

C.电源电压波动

D.温度偏移

解析：晶振的尺寸减小可能会影响其动态电容和电感，从而影响起振时间，但这并不直接导致频偏。

36、影响高速链路插损的主要因素有

A.板材类型

B.线厚

C.铜皮粗糙度

D.线宽

解析：A. 板材类型 - 正确。板材的介电特性（如介电常数和损耗因子）对信号的传输损耗有显著影响。

B. 线厚 - 正确。走线的铜厚会影响导体损耗，因为趋肤效应会导致高频信号更倾向于在导体的表面传输，铜厚越大，导体损耗越小。

C. 铜皮粗糙度 - 正确。铜皮的表面粗糙度会影响信号传输过程中的反射和散射，从而增加损耗。

D. 线宽 - 正确。线宽同样会影响导体损耗，线宽越宽，单位长度的电阻越小，从而可以减少导体损耗。

37、增强型 MOS 管的栅-源电压为零时能够形成导电沟道。

A、正确

B、错误

38、在低频时，导线表面的电流密度变大，而中心区域几乎没有电流流过。

A、正确

B、错误

解析：这种现象实际上是指的趋肤效应（Skin Effect），但它主要在高频交流（AC）信号传输中更为显著，而不是在低频时。

39、动态调频调压是功耗优化的常用手段。

A、正确

B、错误

40、对 F3.3VCMOS 器件，0.8V~2.0V 属于不可靠区域，实际使用中要避免。

A、正确

B、错误

华为 2025 届校招-硬件通用/单板开发 (第 18 套 2024-5-15)

1、X, Y, Z 为二进制变量，下面逻辑运算等式不成立的是

A、 $X+X=X$

B、 $X \cdot (Y+Z) = X \cdot Y + X \cdot Z$

C、 $X \cdot Y \cdot Z = X \cdot (Z+Y)$

D、 $X + (Y \cdot Z) = (X+Y) \cdot (X+Z)$

解析：

A、 $X+X=X$ 符合同一律。

B、 $X \cdot (Y+Z) = X \cdot Y + X \cdot Z$ ，错误，分配律正确的是 $X \cdot (Y+Z) = X \cdot Y + X \cdot Z$ 。

C、 $X \cdot Y \cdot Z = X \cdot (Z+Y)$ ，错误，结合律正确形式： $(X \cdot Y) \cdot Z = X \cdot (Y \cdot Z)$

D、 $X + (Y \cdot Z) = (X+Y) \cdot (X+Z)$ 符合分配律的变形形式。

2、堆栈的操作原则是（）

A. 先进先出

B. 后出先进

C. 后进先出

D. 后进后出

3、电容 $C=0.01F$ 与电阻 $R=1\Omega$ 串联，对于 $\omega=100$ 的电信号，他们的总阻抗为

A. $1+j-j$

B. $1-j$

C. $-j$

D. j

解析：阻抗 $Z = R + j(\omega L - 1/(\omega C)) = 1 + j(-1/100 \times 0.01) = 1 - j$

4、用示波器测试上升沿为 $100ps$ 的信号，如果示波器和探头所组成的测试系统的上升时间也是 $100ps$ ，那么我们在示波器上看到的该信号实际上升时间为

A、 $110 ps$

B、 $100 ps$

C、 $141 ps$

D、 $200 ps$

解析：上升时间（Rise Time）定义为信号从其最小值上升到最大值的 10%到 90%所需的时间。当测试系统的上升时间比被测信号的上升时间长时，测试系统将平滑掉信号的上升沿，导致在示波器上观测到的上升时间比实际信号的上升时间要长。

观测到的上升时间大约是测试系统上升时间和信号上升时间之和。这个模型假设测试系统的频率响应足够高，可以捕捉到信号的上升沿，但实际上由于测试系统的上升时间与信号上升时间相当，它将导致信号上升沿的失真。

实际波形上升时间 $T^2 = (T_1^2 + T_2^2) = 100^2 + 100^2$

（ T_1 原信号上升时间， T_2 系统上升时间）

5、使用示波器测量电源的纹波噪声时，测量通道需要设置为什么()耦合方式？

A. GND

B. 无

C. 交流

D. 直流

解析：纹波属于交流成分，所以“通道耦合”方式应该使用交流耦合方式，从而限制直流信号的输入。另外，示波器的垂直档位可调范围是有限制的，所以当直流信号过大时可能会导

致无法看到纹波。选择交流耦合可以只显示交流纹波信号，方便观测波形。

总结一下：探头尽量用 X1 档位、通道耦合方式用交流耦合、开带宽限制 20M 低通、用接地弹簧针使接地线尽量短。

6、MCS-51 单片机的定时器若工作在循环定时或循环计数场合，应选用

A 工作方式 2

B. 工作方式 1

C 工作方式 0

D. 工作方式 3

解析：

工作方式 0：13 位定时器/计数器

应用例子：用于定时任务，如心跳信号产生、定时采样、周期性通信等。

例如：以每 1 秒产生一次中断进行数据采集和传输。

工作方式 1：16 位定时器/计数器

应用例子：用于长时间定时任务，需要较长的时间跨度。

例如：测量温度传感器每 10 分钟采集一次数据。

工作方式 2：8 位自动重装定时器/计数器

应用例子：适用于需要周期性定时任务，且中断处理程序需要花费较长时间。

例如：定时更新 LCD 显示屏上的内容，并且 LCD 显示更新需要较长时间。

工作方式 3：双重 8 位定时器/计数器

应用例子：适用于需要同时进行两个定时任务或频率测量的情况。

例如：同时进行测量温度和湿度的定时任务，并将数据发送到主机。

7、锗二极管的导通压降一般是()

A. 0.6~0.7V

B. 0.1~0.2V

C、0.2~0.3V

D、0.4~0.5V

解析：小电流硅二极管的正向压降在中等电流水平下，约 0.6~0.8 V；锗二极管约 0.2~0.3 V。大功率的硅二极管的正向压降往往达到 1V。

8、二阶系统性能指标与阻尼比、 ω_n 相关，当 ω_n 不变，阻尼比增大时：

A、峰值时间减小，最大超调量增大，稳态误差减小；

B、峰值时间增大，最大超调量减小，稳态误差增大

C、峰值时间减小，最大超调量减小，稳态误差增大；

D、峰值时间增大，最大超调量减小，稳态误差减小

解析： ω_n 不变时，阻尼比 ζ 越大， t_p 也越大，

σ_p 只是 ζ 的函数，与 ω_n 无关， ζ 越大， σ_p 越小。

9、可编程逻辑器件在现代电子设计中越来越重要，以下选项中哪个不是可编程逻辑器件

A、FPGA

B、PAL

C、PLI

D、PLD

解析：可编程逻辑器件主要分为四种：可编程逻辑阵列（PLA）、可编程逻辑门阵列（PAL）、复杂可编程逻辑器件（CPLD）和现场可编程门阵列（FPGA）。

10、下列哪个指标是判断器件能否正常工作的核心指标？

A、散热器基板温度

B、器件结温

C、出风温度

D、器件壳温

11、共模抑制比越大表明电路

A.放大倍数越大

B.输入信号中差模成份越大

C.放大倍数越稳定

D.抑制温漂能力越大

12、在高速数字电路的设计中，下面的描述正确的是

A.PCB 布线长度越短越好

B.导线的趋肤效应与频率无关

C.过孔在任何时候可以认为是一个电容

D.串扰通常是由互感和互容引起的

解析：频率越高,导体的趋肤效应越强烈。串扰是两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。

13、二进制 bit 流 0110000110011 对应的 AMI 码是

A、0110000110011

B、100111101100

C、0-1+10000-1+100-1+1

D、0+1-10000-1+100-1+1

解析：编码规则:将消息码的“1”(传号)交替地变换为“+1”和“-1”，而“0”(空号)保持不变。即 AMI 码的编码规则是“0”码不变，“1”码则交替地转换为 +1 和-1。

14、以下不是串口通信的传输方式为

A、单工

B、全双工

C、半双工

D、双工

15、以下哪个不是有效消除“latch-up”效应的方法

A. 加粗电源和地线，合理布局电源接触孔，减小横向电流密度和串联电阻

B. MOS 回路通过加限流电阻来抑制 latch-up 时短路电流，抑制门锁

C. 通过 CMOS 工艺改造，对沟槽隔离结构来加以避开

D. 通过加大 IO 电源输出能力，保证 IO 门锁时提供足够的电流

16、将正弦电压叠加一个直流量，应该用哪个电路

- A.微分运算电路
- B.积分运算电路
- C.反相比例运算电路
- D.同相比例运算电路

解析：此题存疑，信号叠加通常采用加法运算。

17、整流的目的是

- A、将正弦波变成方波
- B、将高频变为低频
- C、将交流电变为直流电

18、MOSFET 作为开关使用时，工作在什么区？

- A、恒流区
- B、击穿区
- C、可变电阻区
- D、截至区

19、离散信源输出五个不同符号，若各符号概率分别为 1/2，1/4，1/8，1/16，1/16，则该信源的熵为多少？

- A、1bit/符号
- B、2bit/符号
- C、1.5 bit/符号
- D、1.875bit/符号

解析：离散信源的熵是用来衡量信源信息量的一个指标，它可以通过以下公式计算：

$$H(X) = -\sum_{i=1}^n P(x_i) \log_b P(x_i)$$

给定的信源有 5 个不同的符号，其概率分别为 1/2，1/4，1/8，1/16，1/16，代入上式：

$$H(X) = -\left(\frac{1}{2} \log_2 \frac{1}{2} + \frac{1}{4} \log_2 \frac{1}{4} + \frac{1}{8} \log_2 \frac{1}{8} + \frac{1}{16} \log_2 \frac{1}{16} + \frac{1}{16} \log_2 \frac{1}{16}\right)$$

$$H(X) = -\left[\frac{1}{2} \times (-1) + \frac{1}{4} \times (-2) + \frac{1}{8} \times (-3) + \frac{1}{16} \times (-4) + \frac{1}{16} \times (-4)\right]$$
$$= -\left[-0.5 - 0.5 - 0.375 - 0.5\right] = 1.875$$

20、 $Sa(t) = \sin(t)/t$ ，那么 $\int_{-\infty}^{\infty} Sa(t) dt = ()$ ？

- A、-1
- B、1
- C、 π
- D、0

21、假设 RLC 串联电路在 f_1 处发生谐振，该电路在 $3f_1$ 处呈现 ()

A、电感性

B、电阻性

C、电容性

解析：谐振的时候,该部分电路等效于一个电阻,频率增大后,电感感抗增大（正比于角频率），电容容抗减小（反比于角频率），因此,电路呈感性。

22、测试一个标称频率为 19.2MHz 的晶体，使用频率计测出来实际频率是 19.200192MHz，则该晶体的频偏是

A、20ppm

B、10ppm

C、1ppm

D、100ppm

23、变压器能传输的信号有：

A 恒定的直流信号

B 直流信号中的变化信号(或纹波信号)

C 无法确定

D.恒定直流信号和纹波信号一起传输

24、下面哪些电平不是差分输入输出的

A. SSTL3

B、RS422/485

C、LVDS

D、CML

25、输入为正弦信号有效值为 V_i ，桥式整流电路输出电压的平均值约为多少

A、 $0.45V_i$

B、 $0.707V_i$

C、 $0.9V_i$

D、 $0.5V_i$

26、用电负载大多呈感性($R+j\omega L$)，为提高功率因数，一般使用()方法提高功率因数。

A、串联电阻

B.并联电容

C 串联电容

D.并联电阻

27、用测量 S 参数的方法去测试某滤波器的插入损耗，能准确表征插入损耗的参数是

A、S21

B、S22

C、S12

D、S11

解析：S 参数是描述多端口网络中信号传输和反射特性的参数。对于二端口网络，S 参数通常由 S11、S12、S21 和 S22 四个参数组成。其中，S21 表示从端口 1 输入到端口 2 输出的

传输系数，即信号的功率传输比例。插入损耗可以通过 S_{21} 来计算。插入损耗越小，说明滤波器的传输效率越高。一般来说，插入损耗越低的滤波器具有更好的性能。

28、一个满足因果性的 LTI 系统的系统函数 $H(s)$ 的 ROC，在 s 平面内是：

- A.某个左半平面
- B.某个右半平面
- C.某个平行与虚轴的直线
- D.某个平行与实轴的直线

31、下面关于竞争冒险的描述正确的是

- A.由于竞争而引起电路输出发生瞬间错误现象称为冒险。表现为输出端出现了原设计中没有的窄脉冲毛刺
- B.只要有组合逻辑竞争冒险就不可避免，只要能确保时钟有效采样点的值稳定正确就可以使用此电路设计
- C.消除竞争冒险造成的影响可以采用同步电路设计解决
- D.在组合逻辑电路中，信号经由不同的路径达到某一会合点的时间有先有后，这种现象称为竞争

解析：A. 由于竞争而引起电路输出发生瞬间错误现象称为冒险。表现为输出端出现了原设计中没有的窄脉冲毛刺

这个描述是正确的。竞争冒险会导致输出端出现意外的窄脉冲或毛刺，这些是设计中未预期的。

B. 只要有组合逻辑竞争冒险就不可避免，只要能确保时钟有效采样点的值稳定正确就可以使用此电路设计

这个说法是错误的。虽然在某些情况下竞争冒险可能难以完全避免，但通过适当的设计技术（如使用同步电路、优化逻辑设计等）可以减少或消除竞争冒险的影响。此外，确保时钟有效采样点的值稳定正确是避免亚稳态问题，而不是竞争冒险。

C. 消除竞争冒险造成的影响可以采用同步电路设计解决

这个说法是正确的。通过使用同步电路设计，可以确保所有信号在时钟边沿同时更新，从而减少或消除由于信号到达时间差异引起的竞争冒险。

D. 在组合逻辑电路中，信号经由不同的路径达到某一会合点的时间有先有后，这种现象称为竞争

这个说法是正确的。竞争冒险正是由于信号经由不同路径到达会合点的时间差异所引起的。

32、下列哪些器件应用了负反馈的原理

- A.跨阻放大器
- B.仪表放大器
- C.集成电压比较器
- D.功率放大器

解析：

A、跨阻放大器的工作原理主要是基于欧姆定律和基尔霍夫电流定律。当输入电流流过跨阻放大器时，根据欧姆定律，电流会产生一个电压降。同时，由于跨阻放大器内部存在负反馈机制，输出电压会使得输入电流与反馈电流相等。因此，可以通过调节反馈电阻的值来控制输出电压。

A. 跨阻放大器

跨阻放大器（Transimpedance Amplifier, TIA）通常使用负反馈来稳定增益和提高输入阻抗。因此，跨阻放大器应用了负反馈的原理。

B. 仪表放大器

仪表放大器（Instrumentation Amplifier, INA）是一种差分放大器，它通常包含负反馈来提高增益稳定性和降低输入阻抗。因此，仪表放大器也应用了负反馈的原理。

C. 集成电压比较器

集成电压比较器（如 LM311）通常设计为开环放大器，其目的是比较两个电压并产生一个数字输出（高或低电平）。它们不使用负反馈来稳定增益，而是设计为在达到阈值时切换状态。因此，集成电压比较器不应用负反馈的原理。

D. 功率放大器

功率放大器在设计时可能会使用负反馈来减少失真、提高线性度和稳定性。负反馈还可以帮助功率放大器承受更大的负载变化。因此，功率放大器可以应用负反馈的原理。

33、信号回流的基本概念

A. 低频时电流沿着电阻最小的路径回流

B. 高频时电流沿着电阻最小的路径回流

C. 低频时电流沿着阻抗最小的路径回流

D. 高频时电流沿着阻抗最小的路径回流

解析：

低频时,电流沿着电阻最小的路径返回,高频时,电流沿着电感最小的路径返回,即信号路径下方。

34、信号在接收端测到的波形，上升及下降沿比较缓,可能的因素有

A. 负载过重

B. 传输线过长

C. 驱动速度慢

D. 驱动端驱动电流大

解析：

A. 负载过重

负载过重可能会影响信号的稳定性，但通常不会直接导致上升及下降沿变缓。负载过重可能导致信号的幅度下降，但对边沿速率的影响不是直接的。

B. 传输线过长

传输线过长是导致信号上升及下降沿变缓的一个可能因素。随着传输线长度的增加，信号在传输过程中会受到更多的损耗和延迟，这会导致边沿变缓。

C. 驱动速度慢

驱动速度慢意味着信号源产生信号变化的速度较慢，这会直接影响信号的上升及下降沿，使其变缓。因此，驱动速度慢是导致边沿变缓的一个直接因素。

D. 驱动端驱动电流大

驱动端驱动电流大通常意味着信号源能够提供较强的电流来驱动信号，这有助于信号快速上升和下降。因此，驱动电流大通常不会使边沿变缓，反而可能有助于加快边沿速率。

35、过冲是信号完整性测试中常见的故障模式,下面哪些诱因会产生信号测试出现过冲问题?

- A.电感过大
- B.大电流驱动
- C.信号边沿陡
- D.阻抗不匹配

解析：过冲本质原因是:传输线阻抗不匹配造成信号的反射，多个反射信号和原信号叠加导致过冲和振铃。

A. 电感过大

电感过大会增加电路的感性负载，这可能导致信号上升沿或下降沿的延迟，但不直接导致过冲。电感过大可能会影响信号的上升时间，但不是产生过冲的直接原因。

B. 大电流驱动

大电流驱动可以提供足够的能量快速充电和放电，但本身并不直接导致过冲。如果电流过大，可能会导致信号的上升沿或下降沿过于陡峭，这可能会间接导致过冲，但这并不是大电流驱动的直接结果。

C. 信号边沿陡

信号边沿陡是产生过冲的一个常见原因。当信号的上升沿或下降沿非常陡峭时，电路中的寄生参数（如电容和电感）会导致信号在达到最终值之前先超过它，从而产生过冲。

D. 阻抗不匹配

阻抗不匹配是产生过冲的另一个常见原因。当信号在传输过程中遇到阻抗突变时，信号的反射和传输会导致过冲和下冲现象。阻抗不匹配可以发生在源端、负载端或传输线中。

36、以下关于谐振的说法正确的有（）

- A.PI 电容滤波效果最好的点为并联谐振点
- B.为提升 PI 电容滤波效果，应降低谐振点
- C.为提升 PI 电容滤波效果，应提升谐振点
- D.PI 电容滤波效果最好的点为串联谐振点

解析：

聚酰亚胺（Polyimide, PI）是指分子结构主链中含有酰亚胺结构的高分子聚合物，聚酰亚胺是一个非常庞大的家族，高性能 PI 的主链大多以芳环和杂环为主要结构单元。

对于 PI 电容的概念很模糊，论文资料里能提到只有如上概念。至于并联谐振点和串联谐振点，提高和降低谐振点也是根据滤波频段来设计的。

37、可编程直流程控电源具有哪些()保护功能?

- A.过功率保护(OPP)
- B.过压保护 (OVP)
- C.过流保护 (OCP)
- D.过温保护(OTP)

解析：

OVP (过压保护)：当可编程直流电源的输出电压超过 OVP 设置值时，输出将被阻塞。这样的控制电路被设计成防止负载在电压升高时烧毁和破坏。工作方式将根据型号的不同分为输入开关跳闸类型和终端输出类型。OVP 之所以起作用，除了电源故障外，外部电压或外部控

制时的过电压输入等。

OCP (过流保护): 可编程直流电源配有 OCP 功能设备。当电流达到 OCP 设定值时, 输出电流受到限制。(根据不同的型号, 它像 OVP 一样分为输入开关跳闸类型和终端输出类型) OCP 由于外部控制时电源本身和过流输入的故障而工作。

OHP (过热保护): 可编程直流电源监控大量功耗电路 (串联稳压电路、开关电路、整流电路) 的放热温度。当超过一定温度时, 可以像保护模式下的 OVP 一样进行, 停止输出。串联稳压器模式的线圈内部装有温度保险丝, 超过一定温度时会保险丝, 输出端自动闭合。

38、常见的防护器件有哪些?

A、压敏电阻

B、防静电手环

C、TVS

D、气体放电管

解析: 防静电手环是戴在手上的一个防静电的手环。

39、芯片级别从工作温度、抗干扰性等方面区分, 一般包含哪些类型?

A、工业级

B、商业级

C、汽车级

D、民用级

40、解决亚稳态有哪些方法

A、改善时钟质量, 用边沿变化快速的时钟信号

B、使用反应更快的 Flip-Flop

C、引入同步机制

D、降低系统时钟频率

解析: 方法如下:

Flip-Flop (触发器)

降低系统时钟频率;

提高时钟信号边沿变化速度 (这个取决于晶振、器件、工艺等等);

用反应更快的 DFF (Data Flip-Flop);

引入同步机制, 防止亚稳态的传播;

相位控制技术, PLL 控制分频与相位。

华为 2025 届校招-硬件通用/单板开发

(第 19 套 2024-5-15)

1、芯片处在 25°C 环境温度下, 芯片热阻 $\theta_{ja}=5^{\circ}\text{C}/\text{W}$, $\theta_{jb}=4^{\circ}\text{C}/\text{W}$, $\theta_{jc}=3^{\circ}\text{C}/\text{W}$, 实测结温 $T_j=85^{\circ}\text{C}$, 由此可推算芯片热耗 $P=()$

A、10W

B、12W

C、8W

D、20W

解析: $\theta_{ja}=(T_j-T_a)/P$, $P=(T_j-T_a)/\theta_{ja}=(85-25)/5=12W$

$\theta_{jb}=(T_j-T_B)/P$, $\theta_{jc}=(T_j-T_C)/P$

2、以下不是电阻器规格参数的是

A、等效串联电阻

B、额定温度

C、精度

D、温度范围

3、集成运算放大器的输入失调电压是指

A、输入端都为 0 时的输出电压

B、输出端为 0 时输入端的等效补偿电压

C、两个输入端电压之和

D、两个输入端电压之差

解析: (书本定义) 通常, 集成运放在输入电压为零时, 也存在一定的输出电压。在室温(25°C)及标准电源电压下, 输入电压为零时, 为使集成运放的输出电压为零, 在输入端加的补偿电压叫做失调电压。

4、SPI 总线信号读写时序描述正确的是

A、当 SPI 信号在读写过程中 CS 片选信号始终为低电平

B、SPI 信号数据仅支持时钟下降沿采样

C、当 SPI 信号在读写过程中 CS 片选信号始终为高电平

D、SPI 信号数据仅支持时钟上升沿采样

解析: SPI 的片选信号为低电平有效。时钟相位可配置数据采样是在第几个边沿。

5、NAND Flash 相比 NOR Flash 有以下哪些优点?

A、集成度高, 单位容量价格低

B、擦除/写入速度慢, 读速度快

C、可擦写次数少

D、可靠性高

解析: NAND Flash 是一种非易失性存储器, 用于数据存储和读写操作。它的特点是高密度、较低成本和较快的写入速度。NAND Flash 以块 (Block) 为单位进行数据读写, 并且在写入之前需要先擦除整个块, 因此擦除操作的速度较慢。NAND Flash 主要用于大容量存储设备, 如固态硬盘 (SSD)、USB 闪存驱动器、存储卡 (如 SD 卡和 microSD 卡) 等。

NOR Flash 也是一种非易失性存储器, 用于代码执行和存储不易变动的数据。相比 NAND Flash, NOR Flash 的特点是较低的密度、较高的成本和较慢的写入速度。NOR Flash 以字节 (Byte) 为单位进行数据读写, 支持随机访问, 因此适用于存储器映射和执行代码的应用。NOR Flash 常用于嵌入式系统中的引导程序、固件存储和执行代码的存储器。

NAND Flash 适用于需要大容量存储和较快写入速度的应用, 如数据存储设备; 而 NOR Flash 适用于需要随机访问和代码执行的应用, 如嵌入式系统中的引导程序和固件存储。

NorFlash: 串行存储器、读取速度比较快 (比 NandFlash 快), 适合用于存储程序代码和执行代码, 但 NorFlash 写入速度比较慢、容量比较小。

NandFlash: 并行存储器、写入速度比较快 (比 NorFlash 快)、容量比较大, 适合用于存储

大量数据。但 NandFlash 读取速度比较慢，因此不适合用于存储程序代码和执行代码。

总结

(1) NorFlash 的读取速度比 NandFlash 快，但写入速度较慢。

(2) NorFlash 主要用于存储程序代码、启动程序和执行代码，NandFlash 主要用于存储大量数据。

一、NAND flash 和 NOR flash 的性能比较

1、NOR 的读速度比 NAND 稍快一些。

2、NAND 的写入速度比 NOR 快很多。

3、NAND 的 4ms 擦除速度远比 NOR 的 5s 快。

4、大多数写入操作需要先进行擦除操作。

5、NAND 的擦除单元更小，相应的擦除电路更少。

二、NAND flash 和 NOR flash 的接口差别

NOR flash 带有 SRAM 接口，有足够的地址引脚来寻址，可以很容易地存取其内部的每一个字节。

NAND 器件使用复杂的 I/O 口来串行地存取数据，各个产品或厂商的方法可能各不相同。8 个引脚用来传送控制、地址和数据信息。NAND 读和写操作采用 512 字节的块，这一点有点像硬盘管理此类操作，很自然地，基于 NAND 的存储器就可以取代硬盘或其他块设备。

三、NAND flash 和 NOR flash 的容量和成本

NAND flash 的单元尺寸几乎是 NOR 器件的一半，由于生产过程更为简单，NAND 结构可以在给定的模具尺寸内提供更高的容量，也就相应地降低了价格。

四、NAND flash 和 NOR flash 的可靠性和耐用性

采用 flash 介质时一个需要重点考虑的问题是可靠性。对于需要扩展 MTBF 的系统来说，Flash 是非常合适的存储方案。可以从寿命(耐用性)、位交换和坏块处理三个方面来比较 NOR 和 NAND 的可靠性。

五、NAND flash 和 NOR flash 的寿命(耐用性)

在 NAND 闪存中每个块的最大擦写次数是一百万次，而 NOR 的擦写次数是十万次。NAND 存储器除了具有 10 比 1 的块擦除周期优势，典型的 NAND 块尺寸要比 NOR 器件小 8 倍，每个 NAND 存储器块在给定的时间内的删除次数要少一些。

6、IO 标准的选择对逻辑器件功耗影响，以下说法错误的是？

A、对于电压驱动型接口，负载为容性负载，低供电电压低摆幅电平具有更低的功耗，与驱动电流强度无关

B、内部匹配不会增加整个器件的功耗

C、不同的 IO 标准功耗差异较大

7、常见接地方式包括单点接地、多点接地、混合接地，以下说法正确的是

1、单点接地多用于低频系统，没有接地回路

2、单点接地多用于低频系统，有接地回路

3、多点接地多用于高频系统，没有接地回路

4、多点接地多用于高频系统，有接地回路

A、2、4

B、2、3

C、1、3

D、1、4

8、下列电路中能够把串行数据变成并行数据的电路是

- A、十进制计数器
- B、移位寄存器
- C、JK 触发器
- D、3/8 译码器

解析：移位寄存器的工作原理是，将数据从串行输入端输入，经过时钟脉冲后，数据依次移入下一个锁存器中，最终输出到串行输出端或并行输出端。

9、利用石英材料的哪个特性制成的电子元器件称为晶振

- A、高硬度
- B、电光特性
- C、压电特性
- D、稳定性

10、某贴片电感标注 101，则代表其电感值是

- A、1000 μ H
- B、101 μ H
- C、10 μ H
- D、100 μ H

11、LDO 线性电源电源设计时，无法有效减小输出电压噪声的措施为

- A、电压基准采用低通滤波电路
- B、设计低噪声电压基准电路
- C、适当减小 DO 输出阻抗
- D、适当减小 DO 环路带宽

解析：减小 LDO 的环路带宽会降低其对负载变化和输入电压变化的响应速度，这可能会导致输出电压的稳定性变差，增加噪声和纹波。为了有效减小输出电压噪声，通常需要适当增加环路带宽，以提高对快速负载变化的响应能力。

12、“线与”是指哪种类型门器件相与？

- A、OC/OD
- B、RS232
- C、LVTTTL
- D、CMOS

13、负载电压 1.0V，负载电流 2A，负载由 DCDC 模块供电，DCDC 模块效率 80%，那么 DCDC 的损耗是：

- A、1.5W
- B、0.6W
- C、0.5W
- D、2W

14、能用于精确测量单板开路故障位置的仪表是？

A、时域反射分析仪

B、频谱分析仪

C、逻辑分析仪

D、数字万用表

15、单管时钟优选()时钟信号测量，差分时钟信号优选将差分探头的测试线()在单板上，地尽量靠近对端器件

A、探头支架点触，点触

B、手直接测量，点触

C、探头支架点触，焊接

D、手直接测量，焊接

16、以下哪个不是同步设计缺点

A、使用的同步时钟需要分布在各个子系统或模块中，不能发生较大的时钟相差，系统太大或系统速度太快时，电路实现比较困难

B、需要分析不同信号通道上的错综复杂的时延关系

C、系统速度由最慢通道速度决定，一般比具有相同功能的异步设计慢

D、成千上万的寄存器上的时钟占据了一定的芯片面积，并产生了大量的功耗、辐射和干扰。

17、USB3.0 口的速率最高可达到多少？

A、500Mbit/s

B、480Mbit/s

C、2Gbit/s

D、5Gbit/s

18、产生信号反射的原因不包括

A、PCB 走线 stub (布线线头)

B、PCB 布线长度大

C、PCB 介质厚度波动

D、容性负载阻抗突变

解析：反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。

19、不属于三种基本放大电路的是

A、共模放大电路

B、共集放大电路

C、共基放大电路

D、共射放大电路

20、以下哪类信号是高速数字信号

A、USB

B、SPI

C、GPIO

D、I2C

21、十进制数-55 用 8 位二进制补码表示为()

A、11001001

B、10110111

C、11001000

D、00110111

解析：-55 的二进制表示是 1011,0111,那么它的补码就是：最高位不变,剩下的取反加 1,即为 1100,1001

22、对于二极管来说，下列说法错误的是

A、二极管具有钳位功能

B、二极管同样具有放大作用

C、二极管具有单相导电性

D、二极管具有开关等功能

23、LDO 电路设计中，影响其高频处电源抑制比(PSRR)性能的主要因素是

A、开环增益

B、前馈补偿电容

C、输出电容

D、输入电压基准

解析：

参数	PSRR	PSRR	PSRR
频率	低频(<1kHz)	中频(1kHz – 100kHz)	高频(>100kHz)
VIN – VOUT	+++	+++	++
输出电容器 (COUT)	没有效果	+	+++
降噪电容器 (CNR)	+++	+	没有效果
前馈电容 (CFF)	++	+++	+
PCB 布局	+	+	+++

24、如果一个单 bit 信号 a 延时 1 拍和延时 2 拍的结果为 a_1d 和 a_2d, 那么 a_1d&(-a_2d)的功能是 ()

A、取信号上升沿

B、取信号边沿有效

C、取信号下降沿

D、对信号计数

解析：信号上升沿，隔一拍取到上升沿得两端。a_1d 是上升沿右端为 1，a_2d 是上升沿左端为 0。

25、常用运放的基本结构和原理描述不正确的是

A、中间级一般采用多级共发射极电路，以获得足够高的电压增益

B、运放输入级采用差分放大电路以消除零点漂移和抑制干扰

C、输出级一般采用互补对称功放电路，以输出足多大的电压和电流

D、中间级一般采用多级共集电极电路，输入电阻高，输出电阻低，以获得足多高的电压增益

解析：共集只能放大电流，不能放大电压。，无法获得更高的电压增益。

26、温度升高时，二极管的反向饱和电流(), 主要因素是()

- A、升高，多数载流子的扩散运动
- B、升高，少数载流子的漂移运动
- C、降低，少数载流子的漂移运动
- D、降低，多数载流子的扩散运动

27、以下哪些措施能降低串扰 ()

- A、降低信号平行长度
- B、减小信号上升时间
- C、减小信号与地参考面的间距
- D、增大信号间距

解析：

减小串扰的方法：

- 布线时尽可能增加线的间距，减小线的平行长度，从而减小串扰。
- 高速信号线在满足先前条件下，正确的源端端接可以减小或消除反射，从而减小串扰。
- 对于带状线和微带线尽量减小走线到地平面的距离，从而减小串扰。
- 层叠设计时，尽量使用电源平面或地平面来隔离两个信号层，如果两个信号层不得相邻，采用垂直布线。
- 在串扰较严重的两条线之间插入一条地线，可以起到隔离的作用，从而减小串扰。
- 尽量避免电源和地平面的分割。
- 用差分线来传输关键的高速信号。

串扰原因：

- 电容和电感耦合电容耦合是由于寄生电容，而电感耦合是由于互感。
- 传播速度差异传播速度的差异，可能串扰
- PCB 过孔带有短截线的 PCB 过孔会产生反射，从而产生振铃，从而产生串扰。
- 增加的数据速率随着数据速率的增加，上升时间也会增加。根据法拉第定律，随着上升时间的增加，串扰也会增加。
- 板尺寸随着 PCB 板尺寸的增加，走线长度也会增加，这些走线就像天线一样。

28、DDR4 引入了 DBI(Data Bus inversion)功能，带来的收益有哪些? ()

- A、提高工作效率
- B、降低系统噪声，改善信号质量
- C、降低了走线 skew 约束
- D、降低功耗

解析：

1. **降低功耗**：DBI 技术通过增加高电平信号的数量来降低功耗。当数据为高电平时，由于 POD (Pseudo Open Drain) 特性，没有电流流动，因此增加高电平信号可以减少功耗。
2. **提高信号完整性**：DBI 功能有助于改善信号的完整性，因为当信号翻转时，可以减少信号间的串扰和噪声，从而提高数据传输的可靠性。

3. **增强数据传输及存储的可靠性**：DBI 技术通过调整信号的高低电平状态，有助于减少数据传输过程中的错误，增强数据存储的稳定性。
4. **优化性能**：DBI 功能通过减少信号翻转的次数，可以提高内存的性能，尤其是在高频操作时，可以减少由于信号翻转带来的**延迟（SKEW）**。
5. **提升内存效率**：DBI 技术使得内存控制器能够更高效地管理数据传输，降低延迟，提高性能。
6. **适应性**：DBI 技术允许内存存在不同的工作条件下调整信号状态，以适应不同的性能和功耗需求，提供了更好的系统适应性。

29、关于仪器仪表的功能描述正确的有？

- A、网络分析仪主要用于测量器件的 S 参数
- B、网络分析仪集成了信号源和测量功能
- C、频谱分析仪集成了信号源和测量功能
- D、频谱分析仪主要用于对未知信号的时域、频域、调制域进行测量分析

解析：网络分析仪包含信号源、信号分离装置、接收机、处理显示单元四个组成部分。

30、电源噪声对信号时序的影响说法正确的是（）

- A、电源 PDN 设计需要考虑信号工作频率及阻抗谐振效率
- B、PLL 属于噪声敏感器件，输出时钟 jitter 与供电电源噪声及频谱强相关
- C、IO 电源同步开关噪声对输出信号时序没有关系
- D、电源噪声会通过过孔、平面等耦合到信号链路影响信号的时序

解析：因为 **IO 电源同步开关噪声对输出信号时序有关系**：输入/输出（IO）电源的同步开关噪声可以影响输出信号的时序，因为这种噪声可能会通过电源和地平面耦合到信号路径，从而影响信号的完整性。

31、总线按照其功能可分为()三种不同类型的总线

- A、地址总线
- B、控制总线
- C、指令总线
- D、数据总线

32、电源动态负载特性是用于评估输出负载变化情况下，电源输出电压稳定在整定值的能力，需要重点测试以下哪些参数

- A、效率
- B、恢复时间
- C、稳压幅度
- D、过冲幅度

33、如下属于电容器件在电路中的功能有

- A、储能
- B、耦合
- C、滤波
- D、电流检测

34、关于长期高温运行对电子产品的影响，以下描述正确的是（）

- A、材料老化
- B、元器件性能老化
- C、元器件损坏
- D、低熔点焊料融化

35、哪些因素对传输线的阻抗有影响？

- A、走线长度
- B、线间距
- C、介质厚度
- D、线宽

解析：传输线阻抗受到多种因素影响，包括**线宽（包括线间距）**、铜箔厚度、**介质厚度**、蚀刻因子，PCB 材料所涉及的铜箔厚度、介质厚度、介电常数、介质损耗角的影响，加工中涉及到的蚀刻因子（Etch），蚀刻药水的特性、加工稳定性等等。

36、下列关于电平转换说法正确的是

- A、可以采用电容器件分压进行电平转换
- B、可以采用三极管进行电平转换
- C、可以采用 NMOS 进行电平转换
- D、可以采用光耦进行电平转换

37、通孔的寄生电感比寄生电容更为重要，通孔孔径对电感的影响比通孔长度更大；

- A、正确
- B、错误

解析：*通孔直径的改变对电感影响很小,但通孔长度 的改变可能引起大的变化。*

38、传输线损耗包括导体损耗、介质损耗、辐射损耗。

- A、正确
- B、错误

解析：传输线损耗主要包括：导体损耗、介质损耗、耦合至邻近线、阻抗不连续、辐射损耗等。

1.导体损耗的原因主要是：趋肤效应、铜箔表面粗糙度。导体的电阻在交流情况下随频率变化，随着频率升高，电流由于趋肤效应集中在导体表面，因此受到的阻抗增大（横截面积减小），同时铜箔表面的粗糙度也会加剧导体损耗。

2.介质损耗：源于介质的极化，交流电场使介质中的电偶极子极化方向不断变化，进而消耗部分能量。

1.趋肤效应（通俗理解）：电流寻找最低阻抗路径的趋势造成，在高频时，路径阻抗主要由回路电感决定，为寻找回路电感最低路径，电流在导线上的分布会尽量伸展开以减小导线自感（宽线有利于减小传输线损耗），同时，返回路径中的反向电流会尽量靠近信号路径表面以减小回路电感。

2.趋肤深度：电磁波强度衰减到表面场强 $1/e$ 的深度称为趋肤深度，高频时，铜导线中电流经过的趋肤深度 $G:G=2.5*(1/F)^{(0.5)}$;

随着频率的增加，趋肤深度下降，意味着过流面积的减小，阻抗因此增加，同样，实际的导体表面绝非光滑，而是有一定粗糙度的。

39、时序中，建立时间指的是时钟采样点之前数据保持稳定所需的时间，同样保持时间是指时钟采样点后的数据保持稳定所需的时间。

A、正确

B、错误

40、单片机时钟电路可以采用外部时钟与内部时钟 2 种设计方式。

A、正确

B、错误

华为 2025 届校招-硬件通用/单板开发 (第 20 套 2024-5-22)

1、三极管最重要的作用是()作用。

A.电压放大

B.电压缩小

C.电流放大

D.电流缩小

2、场效应管属于——控制型器件，晶体三极管则属于——控制型器件。

A、电压/电压

B、电流/电流

C、电压/电流

D、电流/电压

3、晶体的负载电容一般选用

A、Z5U (-56%~22%)

B、X5R ($\pm 15\%$)

C、NPO ($\pm 0.03\%$)

D、Y5V (-82%~22%)

4、逻辑电平的直流噪声容限是指？

A、高电平：VCC-Vih 低电平：Vil-GND

B、高电平：Voh-Vih 低电平：Vil-Vol

C、高电平：VCC-Voh 低电平：Vol-GND

D、Vih-Vil

5、当时钟低频相噪存在干扰时应采取下列哪种措施

A、采用低通滤波

B、串接 100nH 电感

C、串接 33 Ω 电阻

D、采用高通滤波

6、理想运放的两个重要结论是（）

- A、短路与断路
- B、虚短与虚地
- C、虚短与虚断
- D、虚地与反相

7、为了保证产品实现电磁兼容，以下说法错误的是

- A、控制干扰源的发射
- B、降低系统屏蔽
- C、增强产品的抗干扰能力
- D、抑制干扰信号的传播

8、限制铁氧体磁珠在高频应用的主要原因是

- A、材料涡流损耗变小
- B、寄生效应小
- C、材料涡流损耗变大
- D、寄生效应大

9、相同容值情况下，如下哪种封装的自谐振频率最高

- A、1206
- B、0402
- C、0201
- D、0603

解析：

电感与封装的关系

- 电感值：封装大小对电感值有一定的影响。封装越大，电感值通常也越大。这是因为电感的值与线圈的匝数、线圈的长度和截面积等因素有关，而封装越大，线圈匝数和长度就会变大。
- 直流电阻：封装大小还会影响电感器的直流电阻。封装越小，电感器的直流电阻通常越小，这是因为电感器的直流电阻取决于线圈的长度、截面积和导体材料的电阻率等因素。
- 电流承载能力：封装大小也会影响电流承载能力。一般来说，封装越大，电流承载能力也越大，因为尺寸大的电感器可以容纳更多的导体，使电流分布更均匀。
- 自谐振频率：封装大小对自谐振频率也有影响。封装越小，自谐振频率也越高，这是因为尺寸小的电感器电容分布比较均匀，自谐振频率也就相应提高。

10、下列现象中，属于电磁感应现象的是

- A. 电流周围产生磁场
- B. 磁场对电流产生作用力
- C. 变化的磁场使闭合电路中产生电流
- D. 原来没有磁性的物质有了磁性

11、下列关于信号完整性概念说法错误的是

- A、过冲:信号上升沿或下降沿出现的非单调(非线性)现象。

- B、信号完整性:信号在电路中能以正确的时序和电压做出响应的能力
- C、高速数字信号:指上升时间小于 6 倍信号传输延迟的信号，定义为高速数字信号
- D、传输线:由任意两条有一定长度的导线组成，用于将信号从一端传输到另一端，其中一条是信号路径，另一条是返回路径。

解析: **边沿非单调**: 通常指的是信号在上升或下降沿出现不单调的行为，如存在回沟、台阶或其他不规则形状。

12、UDIMM 相对 LRDIMM 区别是什么

- A、速率更高
- B、无需缓冲，同等频率下延迟较小
- C、容量更大

13、关于 MOS 说法正确的是

- A、NMOS 在开通状态下，在工作电压范围内 V_{gs} 越大， R_{dson} 越小
- B、PMOS 在开通状态下，在工作电压范围内 V_{gs} 越大， R_{dson} 越大
- C、PMOS 开通的条件是 $V_{gs} > 0$
- D、NMOS 开通的条件是 $V_{gs} < 0$

解析:

对于 PMOS，当栅极-源极电压 (V_{gs}) 增加时 (即 V_{gs} 更负)，沟道电阻 (R_{dson}) 实际上减小，导通电阻降低。

PMOS 是 N 型沟道，开通条件是 V_{gs} 小于 0 ($V_{gs} < 0$)，即栅极相对于源极是负电压。

NMOS 是增强型器件，开通条件是 V_{gs} 大于其阈值电压 ($V_{gs} > V_{th}$)，即栅极相对于源极是正电压。

14、对于 MCS-51 单片机的中断响应，描述错误的是

- A、支持中断源的使能控制
- B、中断响应前需要保护断点，中断处理完成后执行 RET 指令返回断点处
- C、外部中断的触发方式可以配置成边沿中断或者电平中断
- D、CPU 收到新中断源后立即响应

解析: MCS-51 单片机在响应中断时，需要完成当前指令的执行，即存在一个指令周期的延时。在当前指令周期结束后，单片机才会响应中断请求。

15、开关电源输出滤波平面设计中电容的选择描述不正确的是 ()

- A、输出电容大小影响输出电压的 AC 精度
- B、输出容量越大输出电压越稳定
- C、输出电容大小影响输出电压的 DC 精度
- D、输出电容越靠近电源变换器，负载电压越稳定

解析: 输出电容的大小主要影响 AC 精度，即纹波，而不是 DC 精度。DC 精度通常指的是输出电压的绝对值与标称值的偏差。

16、在选用有源晶振器件时，如果对时钟频率准确度有很高的要求，最好是选择

- A、XO
- B、OCXO
- C、VCXO

D、TCXO

解析：TCXO 提供了比 XO 更好的频率稳定性，因为它设计有补偿温度变化的机制。然而，它通常不如 OCXO 准确。

17、设计电源分配网络(PDN)目标是保证从直流到高频阻抗都处于低阻抗，以下描述最准确的是？

A、PDN 设计时，只要 PCB 空间允许，陶瓷电容应能加就加，保证阻抗曲线极低，设计裕量足够大

B、为了生产归一化和低成本，降低生产管理成本，陶瓷电容只使用 1uF 并联使用即可

C、PDN 的阻抗曲线低于目标阻抗就可保证电压跌落满足芯片供电需求

D、阻抗曲线尽量平坦，谐振点少，并且仿真验证瞬态最恶劣供电场景，确保电压过冲和跌落都满足芯片供电规定。

解析：A 选项描述的“只要 PCB 空间允许，陶瓷电容应能加就加”并不准确，因为 PDN 设计需要根据实际需求和目标阻抗曲线来确定合适的电容数量和值，而不是简单地增加更多电容。

B 选项描述的“陶瓷电容只使用 1uF 并联使用”过于简化，PDN 设计需要多种不同值的电容来覆盖不同的频率范围，以实现整个频率范围内的低阻抗。

C 选项描述的“PDN 的阻抗曲线低于目标阻抗就可保证电压跌落满足芯片供电需求”虽然接近，但没有考虑到阻抗曲线的平坦性和谐振点的影响，以及瞬态条件下的表现。

18、CMOS 反相器的基本单元为两个 MOS 管，其正确的工作状态是

A、一个导通另一个截止

B、两个均截止

C、两个均导通

19、微型计算机中数据总线的信号状态是

A、单向双态

B、双向三态

C、单向三态

D、双向双态

20、某 Buck 电源降压电路，输入电压 12V，输入电流 1.8A，输出电压 0.8V，输出电流 25A，这个 BUCK 电路的效率是

A、0.926

B、0.946

C、0.904

D、0.856

解析： $0.8 \times 25 / 12 \times 1.8$

21、高速电流沿着()最小的路径前进

A、电感

B、电压

C、电阻

D、电容

22、下列哪一项是开关电源的优点()

A、效率高

B.输出纹波与噪声较小

C、外围电路简单

D、响应快

23、传输线阻抗与以下哪个因素无关

A、板材

B、线长

C、线宽

D、传输线与相邻参考平面的距离

24、影响 ADC SNR 的以下噪声中，是由器件本身决定的是

A、时钟噪声

B、量化噪声

C、电源噪声

D、热噪声

25、以下有关于 GPIO 描述，正确的是（此题存疑）

A、Slew Rate 用于配置上升、下降沿的翻转速率，在串行通信中，翻转速率越高越好。

B、IO Cell 主要由前置驱动电路、后置驱动电路、输入电路以及 ESD 保护电路组成。前置电路电平由 Core 电压决定。

C、高阻态指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无影响。

D GPIO 在基本的 IO Cell 的结构上增加一些功能:主要功能有上/下拉、上升/下降斜率、输出驱动能力、输出保持、功率放大等。

26、小阳想用一台示波器同时测试单板上的 3 个时钟信号，分别是 2MHZ、8MHZ、16MHZ，为了在示波器上得到稳定的 3 个波形，采用哪个源？

A、使用哪一个时钟都可以

B、8MHZ

C、16MHZ

D、2MHZ

多选

27、如下关于差模干扰和共模干扰说法正确的是

A、差模干扰在两导线之间传输，属于对称性干扰

B、共模干扰在导线与地之间传输;属于非对称性干扰

C、共模干扰电流大小相等，方向相同

D、差模干扰电流大小相等，方向相反

解析：

共模干扰是在导线与地之间传输的干扰，但它属于对称性干扰，因为通常在两条导线上的干

扰电流大小相等，方向相同。

28、以下关于信号完整性说法,错误的是 ()

- A、信号完整性问题和驱动力，走线长度，阻抗匹配相关
- B、低频信号一定没有信号完整性问题
- C、低频信号也有可能产生信号完整性问题
- D、高速信号就是高频信号

29、以下哪种信号异常能用示波器 1 次完成测试 ()

- A、信号上升缓慢
- B、信号占空比超标
- C、16 个信号的异常组合
- D、信号抖动过大

30、选择晶振时，需要考虑哪些指标

- A、抖动
- B、频率稳定度
- C、占空比
- D、延迟

31、某 CPU 系统核电压直流值测量比预期值低 10mV，以下哪些是可能原因

- A、系统电源输出反馈电压来样点设置不合理
- B、系统电源输出滤波磁珠选型直流电阻过大
- C、系统电源回流路径中经过多次换层过孔
- D、系统电源走线过粗

32、与晶体管相比，关于场效应管的特点的说法正确的有

- A、温度稳定性好
- B、输入电阻小
- C、抗辐射能力强
- D、输入电阻大

33、关于 DRAM，以下哪些说法是错误的()

- A、掉电后信息不丢失
- B、每 Bit 记忆单元由一个电容和一个开关管组成
- C、信息不需要定时刷新
- D、只能读出

34、关于 tSU(建立时间)，以下哪种说法是正确的

- A、建立时间(tSU)是指数据在时钟有效沿到来之后必须稳定的时间;
- B、建立时间只可能是正值;
- C、建立时间(tSU)是指数据在时钟有效沿到来前必须稳定的时间;
- D、tSU 和时钟到触发器的走线延迟相关

35、下列哪种设计会导致时钟波形存在过冲或回沟

A、源端串接匹配电阻

B、走线存在 Stub

C、走线控 50Ω 阻抗

D、驱动过大

36、某客户在调试 I2C 过程中，测试 Data 上的波形，发现低电平有浮高(400mV)，为优化此波形，下列哪些措施可优化此操作？

A、减小驱动能力

B、增大上拉电阻

C、加大驱动能力

D、减小上拉电阻

37、时钟是敏感信号，PCB 走线需要包地处理。

A、正确

B、错误

38、热量传播的主要方式有传导、对流和辐射。

A、正确

B、错误

39、在功率放大电路中，输出功率越大，功放管的功耗越大。

A、正确

B、错误

解析：在功率放大电路中，功放管的功耗并不总是随着输出功率的增加而增加。具体来说，如果是甲类功放，那么不管输出功率是多大，功放管的功耗都是一样的。而在乙类或甲乙类功放中，当输出功率最大时，功放管的功耗则是最小。这表明，在特定类型的功放中，输出功率与功放管功耗之间的关系并不是简单的正比关系，而是受到功放类型的影响。

40、工作在放大区的 NPN 三极管，集电极电流是多数载流子漂移所形成的。

A、正确

B、错误

解析：晶体管再放大状态下,发射极电流是多数载流子扩散运动形成的,集电极电流是基区非平衡少数载流子漂移运动形成的。

华为 2025 届校招-硬件通用/单板开发

(第 21 套 2024-6-5)

1、下列关于理想运放的说法正确的是()

A.输入阻抗无穷小，输出阻抗无穷小

B.输入阻抗无穷小，输出阻抗无穷大

C.输入阻抗无穷大，输出阻抗无穷小

D.输入阻抗无穷大，输出阻抗无穷大

2、下面关于 GPIO 描述正确的是

A.GPIO 可以由程序决定方向但不能读取电平状态

B.GPIO 可以用来模拟 IIC 时序跟外部设备通信

C.GPIO 可以通过编程来决定是输入或者输出，但不能是双向的

D.GPIO 驱动电流通常满足直接驱动外部的 LED、MOS 管、马达等外设

3、硅 MOS 的导通电阻 $R_{ds(on)}$ 其结温关系是

A. $R_{ds(on)}$ 随结温升高而增大

B. $R_{ds(on)}$ 不随温度变化

C. $R_{ds(on)}$ 随结温升高而减小

4、片式电阻表面丝印为 1003，该器件阻抗是

A. 1M Ω

B. 100K Ω

C. 1003 Ω

D. 10K Ω

5、微处理器的 ALU 位于()之中

A.存储器

B.CPU

C.时钟单元

D.IO 接口

6、关于施密特触发器，哪一个不是其主要作用

A.脉冲整形

B.脉冲鉴幅

C.波形变换

D.提升输出

7、电磁干扰三要素包括

1) 电磁骚扰源

2) 耦合路径

3) 敏感设备

4) 被测环境

A.2、3、4

B.1、2、4

C.1、2、3

D.1、3、4

8、N 型半导体可能是在本征半导体中加入下列 () 物质而形成的。

A.硼(B)

B.锗

C.空穴

D.磷(P)

9、若某存储器容量为 32Kx16 位，则

A.地址线 15 根，数据线 16 根

B.地址线 16 根，数据线 15 根

C.地址线 32 根，数据线 16 根

D.地址线 16 根，数据线 32 根

10、严格地讲，下面哪种技术不属于并行处理技术？

A. 异构

B.流水线

C.超标量

D.多核

解析：A.异构:异构并行涉及在同一个系统或设备中使用不同种类或品牌的 CPU 或处理器，这些处理器可以有不同的架构、核心、频率、功耗等参数。通过不同处理器之间的协调通信，它们能够共同完成一项任务，这显然是并行处理的一种形式。

B.流水线:流水线技术是一种程序执行时的准并行处理实现技术。它将一个时序过程分解成若干个子过程，每个子过程都能有效地与其他子过程同时执行。这种技术通过重复指令的执行来提高处理器的效率，但它主要关注于单个处理器内部的指令执行流程优化，而不是直接在多个处理器或核心之间进行并行处理。

C.超标量:超标量 CPU 架构是指在一颗处理器内核中实行指令级并行的一类并行运算。这种技术能够在相同的 CPU 主频下实现更高的 CPU 吞吐率，是并行处理的一种形式。

D.多核:多核处理指的是在一个处理器中集成多个核心，每个核心都可以独立执行代码。这种技术允许多个任务或线程同时执行，从而提高整体性能，是并行处理的一个直接体现。

综上所述，流水线技术主要关注于单个处理器内部的指令执行流程优化，而不是直接在多个处理器或核心之间进行并行处理。因此，流水线技术不属于并行处理技术的范畴。

11、容量 8GB 位宽 72bit 内存单元，需要多少片 8Gb 8bit 内存颗粒

A. 8pcs

B.9pcs

C.10pcs

D.4pcs

12、下列信号哪个是双向的()

A. CS

B. Data

C. RW

D. Addr

解析：A.CS(片选信号):这通常是一个单向信号用于选中某个芯片或设备。它不是双向的，因为它主要用于控制目的，而不是数据传输，

B.Data(数据信号):数据信号可以是双向的，因为它涉及信息的发送和接收。在某些通信协议中，数据信号线可以用于发送数据到设备，也可以用于从设备接收数据。因此，它满足双向性的定义。

C.RW(读写信号):这通常是一个单向信号用于指示当前是读操作还是写操作。它告诉设备是应该发送数据(写操作)还是接收数据(读操作), 但本身并不携带数据。

D.Addr(地址信号):地址信号通常是单向的, 用于指定某个特定的寄存器、内存位置或设备。它不涉及数据的双向传输。

13、针对在高速信号应用场景, PCB 板材关键参数损耗因子 DF 如何选型()

A.越小越好

B.不需要考虑 DF 参数

C. 越大约好

解析: 在 PCB 设计和制造过程中, DF 值是一个重要的参数。DF 代表了 DielectricFactor(介电因子)或 Dissipation Factor(耗散因 DF 是衡量介电材料能量耗损的指标, DF 越低, 越好, 代表信号在介质中传送的完整性越好。

14、IC 器件的结温与可靠性密切相关, 为了降低结温可以采用多种方法, 如下所用的哪种方法是错误的?

A. 采用低热阻的封装形式

B.数字电路采用低的时钟频率

C.降低系统时钟的摆幅

D.采用低的供电电压

15、通过熔丝的电流越大, 熔丝熔断时间越()

A.短

B.不变

C.长

16、以下哪项不是线缆比 PCB 插损低的影响因素

A.高速电缆通常使用优质的绝缘材料

B.高速电缆的设计考虑了信号完整性和传输性能

C.高速线缆使用差分对

D.高速电缆的导体通常是纯铜或其他高导电性材料

17、当流过一个线圈的电流发生变化时, 本线圈电流变化在相邻线圈引起的感应电压, 称为()现象, 要求感应器件避免 ()放置。

A.互感;平行

B.自感;平行

C.自感;垂直

D.互感;垂直

18、在 PCB 布局中, 电容的放置说法正确的是

A.电容的放置位置对滤波影响较大, 但跟大电容和小电容没关系

B.电容的放置位置对滤波影响较大, 特别是低频大电容影响更大

C.电容的放置位置对滤波影响较大, 特别是高频小电容影响更大

D.电容的放置位置对滤波影响不大

19、应力迁移 SM 是指由于金属层和绝缘层的()不一样, 导致金属原子的错位、滑动等移动

- A.硬度
- B.弹性
- C.导电性
- D.热膨胀系数

20、关于 BUCK 电路设计, 下面说法正确的是? (同海康第二套)

- A.计算电路的电感感量时, 输入电压取典型输入电压
- B.BUCK 的开关频率越大, 就可以选用更低感量的电感, 所以设计时最好使用芯片规定的最大开关频率
- C.BUCK 电路电感的铁损与电感电流的直流分量无关
- D.BUCK 电感感量越大, 输出纹波电流越小, 所以设计时优选大感量电感

解析:

B、给定输入电压、输出电压、纹波电流的情况下, 开关频率越高则电感量越小, 但是如果选择最大开关频率则会带来开关损耗增加与恶劣的 EMI 问题, 所以开关频率的选择要综合考虑很多方面的因素, 不能直接选择芯片的最大开关频率。

C、电感上的损耗分为两部分: 铜损和铁损, 铜损一般指 DCR 产生的损耗, 其和电感电流直流分量有关。铁损一般指铁芯损耗, 主要由涡流损耗和磁滞损耗造成, 这两部分都和电感电流的交流分量有关。

D、根据电感纹波电流的计算公式, 给定输入电压、输出电压、开关频率的情况下, 电感量越大输出纹波电流越小。但是电感量大了以后会导致动态响应的问题, 电感储能过多没法及时响应负载的动态响应, 所以电感量也不是越大越好。

21、浪涌保护器件通常有:气体放电管、MOV 压敏电阻、TSS 管、TVS 管, 响应速度从慢到快依次是?

- A.气体放电管、MOV 压敏电阻、TSS 管、TVS 管
- B.气体放电管、MOV 压敏电阻、TVS 管、TSS 管
- C.MOV 压敏电阻、气体放电管、TSS 管、TVS 管
- D.气体放电管、TSS 管、MOV 压敏电阻、TVS 管

22、以下关于失效分析过程的原则, 不正确的是

- A.分析过程不能引入新的失效机理
- B.先内部后外部
- C.先非破坏性, 再破坏性分析
- D.先外部后内部

解析: 先做外部分析, 后做内部(解剖)分析。先做非破坏性分析, 后做破坏性分析。

23、使用示波器测量电源高频噪声时, 如何操作是错误的?

- A.测量芯片引出的 bump 测试点
- B.使用 AC 档测量
- C.测量多个周期后取 vpp 值
- D.使用高阻探头测量, 用探头的鳄鱼夹接地

24、集成运放的输入级广泛采用了差动放大电路, 它能够有效放大的应该是

- A. 既有差模信号，又有共模信号
- B. 以上三者都正确
- C. 共模信号
- D. 差模信号

25、下列哪个措施有可能改善 USB 信号眼图上升沿变缓的问题

- A. 降低驱动
- B. 并联电容
- C. 增加共模电感
- D. 缩短线长

解析：上升沿下降沿缓慢，要么是信号上电容太大，要么是串阻大，另外传输线也比较长。

26、高速 PCB 传输线的单位长度插损和温度的关系是

- A. 低温更大
- B. 和温度无关
- C. 高温更大

解析：随着环境温度升高及湿度增加,三种高速材料的 Dk 及 Df 也随之变大;受材料在不同温湿度下 Dk 及 Df 变化的影响,当环境湿度恒定时,差分线上高速信号的插入损耗的绝对值随着环境温度升高而增大,且 Dk 对插入损耗的影响较之 Df 的要大。

多选

27、能表征 CPU 的处理能力的指标有

- A. 存储器的存取速度
- B. 工作电压
- C. 缓存大小
- D. 工作时钟频率

解析：CPU 的主频表示在 CPU 内数字脉冲信号震荡的速度，主频和实际的运算速度存在一定的关系，但目前还没有一个确定的公式能够定量两者的数值关系，因为 CPU 的运算速度还与 CPU 的流水线数目、缓存大小、指令集、CPU 的位数等指标有关。

28、关于指令集的描述正确的是

- A. MIPS/POWER 指令集属于 CISC
- B. CSIC 采用固定的指令格式
- C. ARM 指令集成属于 RISC
- D. x86 指令集属于 CISC

解析：常见四种处理器架构有 X86、ARM、MIPS、PowerPC。其中 X86 属于复杂指令集(CISC)，其余三种属于精简指令集(RISC)。

29、下列属于 TTL 门电路的特征的是？

- A. 高功耗
- B. 低功耗
- C. 高速度
- D. 高输入阻抗

解析：TTL 门电路具有低功耗、高速操作、高噪声抑制、宽电压摆幅、高输入阻抗、高输出

电流能力等特点。

30、以下哪些措施能减小 MOS 管的驱动损耗？

- A.适当降低开关频率
- B.选用 Q_g 更小的器件
- C.选用 Q_g 更大的器件
- D.适当降低驱动电压

$$P_d = V_{gs} * Q_g(tol) * f$$

解析：

High Side MOS 的开关损耗跟开关频率和 MOS 的栅极电荷 Q_g 相关，因此可以通过降低开关频率，或者选用 Q_g 较小的 MOS 来减小开关损耗；而导通损耗主要跟 MOS 的 $R_{ds(on)}$ 相关，因此需要减小 $R_{ds(on)}$ 才能减小导通损耗。

Low Side MOS 的主要损耗就是导通损耗，因此更小的 $R_{ds(on)}$ 可有效降低损耗。

- 开关损耗---通和关断并不是瞬间完成，过渡过程存在 电压和电流存在重叠区--->使用软开关技术
- 导通损耗--- $R_{ds(on)}$ --->选择 $R_{ds(on)}$ 小的管子
- 驱动损耗--- 导通之前，驱动芯片在对 MOS 的栅极充电电荷量 Q_g --->选择 Q_g 小的管子

31、一个锁相环电路通常由以下模块构成

- A.温控振荡器(TCO)
- B.环路滤波器(LF)
- C.鉴频鉴相器(PFD)
- D.压控振荡器(VCO)

32、电容的应用场景有哪些

- A. 滤波
- B.扼流
- C.储能
- D.去耦

33、关于 SRAM 和 DRAM，以下说法正确的是

- A.SRAM 利用 MOS 电容存储电荷来保存信息，使用时需不断给电容充电才能使信息保持；
- B.DRAM 利用 MOS 电容存储电荷来保存信息，使用时需不断给电容充电才能使信息保持
- C.SRAM 利用双稳态触发器来保存信息，只要不断电，信息不会丢失；
- D.DRAM 利用双稳态触发器来保存信息，只要不断电，信息不会丢失。

解析：SRAM 和 DRAM 都是随机存储器，机器掉电后，两者的信息都将丢失。它们的最大区别就是：DRAM 是用电容有无电荷来表示信息 0 和 1，为防止电容漏电而导致读取信息出错，需要周期性地给电容充电，即刷新；而 SRAM 是利用触发器的两个稳态来表示信息 0 和 1，所以不需要刷新。另外，SRAM 的存取速度比 DRAM 更高，常用作高速缓冲存储器 Cache。DRAM 的集成度要高。因为 SRAM 需要更大的体积。

34、哪些因素会影响 PCB 上传输线的特征阻抗

- A.线宽
- B.板材介质厚度
- C.线长
- D.板材介电常数

35、常用的时钟质量表征参数()

- A.相噪
- B.占空比
- C.摆幅
- D.频率

36、以下关于 NOR FLASH 和 NAND FLASH 的描述正确的是()

- A.NOR 的位翻转可靠性比 NAND 差
- B.NAND 的写入速度和擦除速度比 NOR 快
- C.Flash 进行写操作时，如果该页已经存在数据，必须先擦除再写
- D.NOR 的读速度比 NAND 快

37、降低芯片工作电压对芯片静态功耗没有影响。

正确

错误

38、差分信号不需要参考回路平面

正确

错误

39、CMOS 器件输入信号任何时候都不能悬空。

正确

错误

40、传输线的传播延迟与其单位长度的并联电感和单位长度的串联电容有关。

正确

错误

华为 2025 届校招-硬件通用/单板开发

(第 22 套，2024 年 6 月 19 日)

1、以下哪种是隔离电源？

- A. Foreward
- B. Boost
- C. Buck
- D. Buck-Boost

2、以下非隔离电源，输出变负电源(比如从 5V 变到-5V)有

A. Buck-Boost

B. SEPIC

C. Boost

D. Buck

解析：Buck-Boost 的公式 $V_o = -D/(1-D) \cdot V_{in}$ ，相同的还有 CUK。

3、负反馈能抑制的干扰和噪声是

A. 反馈环内的干扰和噪声

B. 输入信号中的干扰和噪声

C. 输出信号中的干扰和噪声

D. 反馈环外的干扰和噪声

4、假设 RLC 串联电路在 f_1 处发生谐振，该电路在 $3f_1$ 处呈现 ()

A. 电容性

B. 电阻性

C. 电感性

5、要测试一个信号的频域波形，可以使用

A. 示波器

B. 都可以

C. 频谱仪

6、关于 CPU 芯片电源噪声测试，如下描述不正确的是

A. 测量电源噪声应采用同轴电缆，并确保焊接环路最小

B. 测试点应尽量接近被测器件

C. 示波器输入阻抗应设为 50Ω ，减小反射的影响

D. 同轴电缆直接焊接在 PI 滤波电容的两端，这样测试出的电源噪声最接近真实值

7、平面传输线不包含哪种？

A. 共面波导

B. 耦合微带线

C. 微带线

D. 同轴线

解析：平面传输线常见的类型包括带状线、悬浮带状线、微带线、共面波导、槽线、鳍线和镜像线。

8、判断示波器的带宽是否足够，主要看被测信号的哪个参数？

A. 上升时间

B. 占空比

C. 频率

D. 幅值

解析：

①5 倍带宽普适原则：示波器带宽必须为被测信号频率的 5 倍及以上

②通过信号的上升沿时间来估算信号的真实带宽

信号的最高频率成分=0.5/信号上升时间 (10%-90%)

信号的最高频率成分=0.4/信号上升时间 (20%-80%)

③在高速信号测量时，还要考虑示波器本身的上升沿时间是否满足要求。

9、当均匀传输线末端开路时，呈现什么状态？

A.行驻波

B.行波

C.驻波

D.静止波

解析：

1) 当传输线为半无限长或负载阻抗等于传输线特性阻抗时， $T_L=0$ 和 $\Gamma(z)=0$ ， $p=1$ ，此时线上只有入射波，没有反射波，传输线工作在行波状态。行波状态意味着入射波功率全部被负载吸收，即负载与传输线相匹配。

2) 当传输线终端短路($Z_L=0$)、开路($Z=\infty$)或接纯电抗负载($Z_L=\pm jX_L$)时，终端的入射波将被全反射，沿线入射波与反射波叠加形成驻波分布。驻波状态意味着入射波功率一点也没有被负载吸收，即负载与传输线完全失配。驻波状态下， $|\Gamma(z)|=1$ 、 $p=\infty$ 。

3) 当均匀无耗传输线终端接任意负载阻抗 $Z=R \pm jX$ 时， $|\Gamma(z)|<1$ ，表明反射波幅度小于入射波幅度，入射波功率部分被负载吸收，部分被负载反射，部分反射波与入射波叠加形成行驻波。

10、集成运放电路采用直接耦合方式是因为

A.可使温漂小

B.提高输入电阻

C.可获得很大的放大倍数

D.集成工艺难于制造大容量电容

11、用电负载大多呈感性($R+j\omega L$)，为提高功率因数，一般使用()方法提高功率因数。

A.串联电阻

B.串联电容

C.并联电容

D.并联电阻

12、以下几种滤波器，哪种在通频带最平坦？

A.Chebyshev

B. Bessel

C.Cauer

D. Butterworth

解析：Chebyshev (切比雪夫)，Bessel (贝塞尔)，Cauer (考尔)，Butterworth (巴特沃斯)。

13、分辨率是数字万用表的关键指标，常见的三位半数字万用表的分辨率为多少?()

A. 0.5%

B.0.005%

C.0.05%

D.0.001

14、哪些措施不能降低信号之间串扰

- A.增大信号线间距
- B.减少平行长度
- C.增大信号到参考平面距离
- D.增加末端匹配

15、放大电路在高频信号作用时放大倍数数值下降的原因是

- A.半导体管极间电容和分布电容的存在
- B.耦合电容和旁路电容的存在
- C.半导体管的非线性特性
- D.放大电路的静态工作点不合适

16、MOSFET 中寄生电阻、寄生电容将影响集成电路的开关速度，假设 $(W/L)_n=1$ 的 MOSFET 的工艺参数为 $R_n=2320\Omega$ ， $C_n=2.5\text{fF}$ 。那么宽长比 $(W/L)_n=14$ 的 MOSFET 的寄生电阻、电容分别是：

- A. $R_n=2320\Omega$ ， $C_n=2.5\text{fF}$
- B. $R_n=166\Omega$ ， $C_n=0.178\text{fF}$
- C. $R_n=32480\Omega$ ， $C_n=35\text{fF}$
- D. $R_n=166\Omega$ ， $C_n=35\text{fF}$

解析：对于寄生电阻 R_n ：由于 R_n 与沟道宽度 W 成反比，与沟道长度 L 成正比，因此 R_n 与宽长比 (W/L) 成反比。所以有： $R_{14}=R_1/14$ 代入 $R_1=2320$ ，得： $R_{14}=2320/14$
对于寄生电容 C_n ：由于 C_n 与沟道宽度 W 成正比，与沟道长度 L 成反比，因此 C_n 与宽长比 (W/L) 成正比。所以有： $C_{14}=14\times C_1$ 代入 $C_1=2.5\text{fF}$ ，得： $C_{14}=14\times 2.5\text{fF}$

17、引入电压负反馈后，输出电阻相比基本放大器

- A.变大了
- B.减小了
- C.不变

解析：

在电路中引入电压串联负反馈后，与基本放大器，输入电阻增大，输出电阻减小；
在电路中引入电压并联负反馈后，与基本放大器，输入电阻减小，输出电阻减小。

18、以下不是串口通信的传输方式为

- A.单工
- B.半双工
- C.全双工
- D.双工

19、下列关于 IC 设计中同步复位与异步复位的区别，不正确的是

- A.异步复位也需要同步到对应的时钟域，以便后续 STA 分析
- B.异步复位对复位信号要求比较高，不能有毛刺
- C.异步复位不管时钟，只要复位信号满足条件，就完成复位

D.同步复位在时钟沿采复位信号，完成复位动作

20、下面哪种时域和频域对应关系是错误的？

A.时域连续非周期信号，频域为连续非周期频谱

B.时域离散非周期信号，频域为连续周期频谱

C.时域连续周期信号，频域为离散非周期频谱

D.时域离散周期信号，频域为离散非周期频谱

21、功率最大原理表述的是内阻与外阻之间的关系为

A.虚部相等

B.实部相等

C.相等

D.共轭

22、关于驻波系数 VSWR，下列说法正确的是

A.驻波系数与反射系数成负相关

B.驻波系数与反射系数成正相关

C.传输线上相邻波谷点和波腹点的电压振幅之比被称为驻波系数

D.传输线上相邻波腹点和波谷点的电压振幅之比被称为驻波系数

23、影响放大电路高频特性的主要因素是

A.半导体管的非线性特性

B.耦合电容和旁路电容的存在

C.半导体管极间电容和分布电容的存在

D.放大电路的静态工作点不合适

24、麦克斯韦方程组微分形式中，揭示安培环路定律的是

A. $\nabla \cdot D = \rho$

B. $\nabla \cdot B = 0$

C. $\nabla \times E = -\partial B / \partial t$

D. $\nabla \times H = J + \partial D / \partial t$

25、关于逻辑电平描述错误的是

A.低电平直流噪声容限= $V_{IL} - V_{OL}$

B.LVTTL 3.3V 电平和 LVCMOS 3.3V 电平参数(V_{OH} 、 V_{IH} 、 V_{th} 、 V_{IL} 、 V_{OL})完全一致，所以能相互驱动

C.高电平直流噪声容限= $V_{OH} - V_{IH}$

D. $V_{OH} > V_{IH} > V_{th} > V_{IL} > V_{OL}$

26、测量电源纹波大小，需要记录哪个数值？

A. PK-PK 值

- B. Mean 值
- C. MAX 值
- D. RMS 值

27、程序计数器的作用是:

- A. 保存正在执行的指令地址
- B. 保存下一条将要执行的指令
- C. 保存下一条将要执行的指令地址
- D. 保存正在执行的指令

28、当信号频率等于放大电路的 f_L 或 f_H 时, 放大倍数的增益下降

- A. 4dB
- B. 5dB
- C. 3dB
- D. 10dB

29、为了增加电压放大倍数, 双极型晶体管构成的集成运放的中间级多采用

- A. 共射放大电路
- B. 共基放大电路
- C. 共集放大电路

30、下列哪种情况下, 2 输入与非门输出最慢

- A. A 由 "0" 变为 "1", B 由 "1" 变为 "0"
- B. A 由 "1" 变为 "0", B 由 "0" 变为 "1"
- C. A 由 "0" 变为 "1", B 由 "0" 变为 "1"
- D. A 由 "1" 变为 "0", B 由 "1" 变为 "0"

多选

31、以下说法正确的是

- A. 最大模式为多处理机模式, 控制信号较多, 一般可不必外接总线控制器。
- B. 最大模式为多处理机模式, 控制信号较多, CPU 必须通过总线控制器与总线相连。
- C. 最小模式为单处理机模式, 控制信号较少, CPU 必须通过总线控制器与总线相连。
- D. 最小模式为单处理机模式, 控制信号较少, 一般可不必外接总线控制器。

解析: A. 最大模式为多处理机模式, 控制信号较多, 一般可不必外接总线控制器。- 这不正确, 因为最大模式下控制信号多, 所以可能需要外接总线控制器。

B. 最大模式为多处理机模式, 控制信号较多 CPU 必须通过总线控制器与总线相连。- 这通常是正确的, 因为最大模式需要处理多个设备对总线的访问, 因此需要总线控制器进行仲裁。

C. 最小模式为单处理机模式, 控制信号较少 CPU 必须通过总线控制器与总线相连。- 这不正确, 因为在最小模式下, CPU 直接控制总线, 不需要额外的总线控制器。

D. 最小模式为单处理机模式, 控制信号较少, 一般可不必外接总线控制器。- 这通常是正确的, 因为在最小模式下, 由于只有一个 CPU 在使用总线, 且控制信号较少, 所以不需要

外接总线控制话。

32、关于谐振电路的品质因素 Q 说法正确的有()

- A. Q 越大, 回路选择性越好
- B. Q 越大, 曲线越尖锐
- C. Q 越大, 通频带越宽
- D. Q 越大, 通频带越窄

33、如何提升接收机的灵敏度?

- A. 降低接收机的噪声系数
- B. 提高接收机带宽
- C. 降低接收机工作温度
- D. 减少接收机带宽

解析: 提升接收机的灵敏度可以通过以下几种方法来实现:

1. 降低接收机的噪声系数:

0 噪声系数是衡量接收信号质量的指标, 代表了系统添加的噪声。

通过减小接收机的噪声系数, 可以提高系统的整体灵敏度。如参考文章 5 中提到的关系式所示, 减小 NF(噪声系数)可以使接收机的灵敏度 S 提升。

3. 降低接收机工作温度:

虽然未直接提及在给出的参考文章中但理论上降低接收机的工作温度可以降低其内部热噪声, 从而提高信噪比和灵敏度。如参考文章 4 所述, 在低温条件下, 接收机热噪声的功率会降低, 故信噪比会提高。

34、激发器件问题可以使用的应力条件包括()

- A. 电应力
- B. 机械应力
- C. 湿度应力
- D. 温度应力

35、判断下面有关 LTI 系统的说法中正确的是,

- A. 若 $h(t)$ 是一个 LTI 系统的单位冲激响应, 并且 $h(t)$ 是周期的且非零, 则系统是不稳定的
- B. 一个非因果的 LTI 系统与一个因果的 LTI 系统级联, 必定是非因果的
- C. 一个因果的 LTI 系统的逆系统总是因果的
- D. 若一个离散时间 LTI 系统其单位脉冲响应 $h[n]$ 为有限长, 则系统是稳定的

36、CMOS 输入结构的器件对输入信号上升沿和下降沿有约束要求(比如 74LVT16244B 要求 $\Delta t/\Delta V$ 小于 10ns/V), 输入信号边沿过缓的影响有哪些?

- A. 可能导致输出信号不稳定甚至产生振荡
- B. 可能会发生电过应力损伤
- C. 可能影响器件输出延迟参数 T_{pd}
- D. 可能影响器件工作频率 f

解析: 1. 输出信号不稳定甚至产生振荡:

当输入信号的边沿过缓时, 可能导致 CMOS 器件的内部电路不能迅速适应输入信号的变化, 从而在输出端产生不稳定的信号。如果信号边沿的变化速率远低于器件的响应速度,

输出信号可能会出现不期望的抖动或振荡。

2.电过应力损伤:

尽管输入信号边沿过缓可能增加功耗但通常不会直接导致电过应力损伤(除非这种过缓是由极端的操作条件或外部因素引起的)。电过应力损伤更常见于电压或电流超过器件规格的情况

3.影响器件输出延迟参数 T_{pd} 。正确。在 CMOS 逻辑电路中, 信号的传输延迟(T_{pd})与输入信号的边沿速率有关。如果输入信号的边沿过缓, 可能需要更长的时间来使 CMOS 门电路的晶体管状态发生变化, 从而增加输出信号的延迟。

4.影响器件工作频率 f:

输入信号的边沿速率对工作频率有间接影响。如果边沿过缓导致输出延迟增加, 那么器件能处理的最大频率可能会受到限制。但值得注意的是, 工作频率的极限是由多种因素决定的, 包括内部电路的传输延迟、功耗、热效应等。

37、单片机广泛应用于:

- A.工业自动化测控
- B.汽车电子与航空航天电子系统
- C.计算机网络和通信技术
- D.智能仪表仪器与集成智能传感器领域

38、传输码型的选型原则描述, 正确的是

- A.具有内在的检错能力
- B.含有丰富的定时信息, 以便于从接收码流中提取定时信号
- C.编译码简单, 以降低通信延时和成本
- D.不含直流分量, 且低频分量尽量少

39、下列说法正确的是

- A.若 $y[n]=x[n]*h[n]$, 则 $y[n-1]=x[n-1]*h[n-1]$;
- B.若 $y(t)=x(t)*h(t)$, 则 $y(-t)=x(-t)*h(-t)$;
- C.若 $n < N_1$, $x[n]=0$, 和 $n < N_2$, $h[n]=0$, 则 $n < N_1+N_2$ 时, $x[n]*h[n]=0$;
- D.若 $t > T_1, x(t)=0$ 和 $t > T_2, h(t)=0$, 则 $t > T_1+T_2$ 时, $x(t)*h(t)=0$

解析: A.对于离散时间信号, $y[n]=x[n]*h[n]$, 这并不能直接推出 $y[n-1]=x[n-1]*h[n-1]$, 因为卷积的定义中涉及到求和, 并且时间索引的变化会影响求和项中的 k 值。因此, A 选项是错误的。

B.对于连续时间信号, 卷积的定义是 $y(t)=\int x(\tau)h(t-\tau)d\tau$ 给定 $y(t)=x(t)*h(t)$, 这并不意味着 $y(-t)=x(-t)*h(-t)$, 因为卷积的定义中涉及的是 $t-\tau$ 这样的表达式, 而不是 $-t$ 和 $-T$ 的直接组合。因此, B 选项是错误的。

C.若 $n < N_1$ 时 $x[n]=0$, 且 $n < N_2$ 时 $h[n]=0$, 那么只有当 $n \geq N_1$ 时 $x[n]$ 才可能非零, 并且只有当 $n > N_2$ 时 $h[n]$ 才可能非零。因此, 只有当 $n \geq \max(N_1, N_2)$ 时, $x[n]*h[n]$ 才可能非零。所以 $n < N_1+N_2$ 时 $x[n]*h[n]=0$ 的说法并不准确, 除非 N_1 和 N_2 都是正数且 $N_1 \leq N_2$ 或 $N_2 \leq N_1$ 。因此, C 选项可能是错误的, 除非有额外的条件限制。但在此题目中, 我们假设没有额外的条件, 所以 C 选项是错误的。

D.对于连续时间信号, 如果当 $t > T_1$ 时 $x(t)=0$, 且当 $t > T_2$ 时 $h(t)=0$, 那么 $x(t)$ 和 $h(t)$ 在 $t > \max(T_1, T_2)$ 时都为零。由于卷积是时间的函数, 如果两个函数在某一时间之后都为零, 那么它们的卷积在该时间之后也必定为零。因此, 当 $t > T_1+T_2$ 时, $x(t)*h(t)=0$ 。D 选项

是正确的。

40、周期信号可以展开为傅里叶级数的狄利克雷(Dirichlet)条件包含哪几项?

A.在一个周期内, 信号是绝对可积

B.在一个周期内, 极大极小值的数目有限

C.在一个周期内, 信号是连续的。

D.在一个周期内, 间断点数目有限

解析: A.在一个周期内, 信号是绝对可积的。这确保了傅里叶级数的系数是存在的。如果一个信号在一个周期内不是绝对可积的, 那么它的傅里叶系数可能不存在或无法确定。

B.在一个周期内, 极大极小值的数目有限。这确保了信号在周期内没有无限次的跳跃或突变。

D.在一个周期内, 间断点数目有限。这确保了信号在周期内的间断是可控的, 不会过于复杂以至于无法用傅里叶级数来近似。

而 C 选项“在一个周期内, 信号是连续的”并不是狄利克雷条件的必要部分。狄利克雷条件允许信号在一个周期内有不连续点, 只要这些不连续点是有限的并且信号是绝对可积的。

华为 2025 届校招-硬件通用/单板开发 (第 23 套, 2024 年 7 月 17 日)

1、放大电路在高频信号作用时放大倍数数值下降的原因是

A. 半导体管极间电容和分布电容的存在

B. 半导体管的非线性特性

C. 耦合电容和旁路电容的存在

D. 放大电路的静态工作点不合适

2、关于电磁辐射的屏蔽, 下列说法错误的是

A. 电磁屏蔽按屏蔽原理可分为电场屏蔽、磁场屏蔽和电磁场屏蔽

B. 电磁辐射的屏蔽措施有很多, 比如采用金属铜盖将辐射源包裹起来。

C. 电磁辐射对人体是有害无利的, 所以要将电磁辐射全部屏蔽起来, 不让电磁波传播

D. 电磁辐射应根据国内/国际标准控制在一定范围内。

3、眼图与信道性能之间的关系，用来描述定时误差灵敏度的是眼图的哪个指标()

A, 眼图斜边的斜率

B. 眼高

C. 眼皮厚度

D. 眼宽

解析：眼图的斜边斜率用来描述定时误差的灵敏度。这一指标反映了系统对定时误差的敏感程度，斜率越大，表示系统对定时误差越敏感。在实际应用中，通过观察和分析眼图的这一特征，可以评估系统的稳定性和性能，从而进行必要的调整以优化系统性能。

4、以下哪种波导可以传播 TEM 模？

A. 圆柱形波导

B. 矩形波导

C. 椭圆柱形波导

D. 同轴波导


解析：

同轴线是一种特殊的波导，它能够传输 TEM 模式的电磁波。TEM 模式的特点是电场和磁场都只在与电磁场能量传播方向垂直的平面内（即横向）有分量，而在传播方向（即纵向）上没有电场和磁场分量。这种模式在同轴线中得到了支持，因此同轴线是一种能够传播 TEM 模式

的波导。

广义的“波导”可以指传输电磁波的任何线性结构，包括平行双导线、同轴线、矩形波导、圆波导、微带线、光纤等。但狭义的“波导”，尤其是矩形波导和圆波导这类空心金属管结构的微波传输线，是无法传输 TEM 模的，它们主要传输 TE 模和 TM 模。

5、下图所示电路的戴维南等效电路参数为



A. 4V、 20Ω

B. 2V、 4Ω

C. 2V 20Ω

D. 5V、 4Ω

解析：

$$U_o = \frac{1}{5} \times 10 = 2V$$

$$R_{eq} = \frac{1}{5^2} \times 100 = 4\Omega$$

6、数字万用表不仅可以测量电压和电流，也可用于测量电阻。下面

对电阻测量说法错误的是()

- A. 测量较小电阻时，用四线制测阻方法精度高于两线制测阻方法：
- B. 被测对象带电测量可规避干扰，提高精度；
- C. 测量开始前需例行检查表笔通断：
- D. 内置恒流源是万用表可进行电阻测量的关键。

解析：

万用表不能带电测量电阻。

7、万用表测试通过电阻的电流方法是？

- A. 万用表无法测试
- B. 和电阻并联
- C. 并联串联都可以
- D. 和电阻串联

8、设信号 $x(t)$ 的奈奎斯特频率为 ω_0 ，则 $x^2(t)$ 的奈奎斯特频率为

- A、 ω_0
- B、 $1/2 \omega_0$
- C、 $4 \omega_0$
- D、 $2 \omega_0$

9、根据奈奎斯特定理，对于典型的电话信号(频率范围 300Hz~3400Hz)

通信系统，抽样频率至少为多少()

A. 4000Hz

B. 2000Hz

C. 16000Hz

D. 8000Hz

10、输入电压 2.5V，输出电压 5V，效率 90%的 BOOST 电路，如果负载电流为 1A，则输入电流约为多少

A、 2A

B、 2.22A

C、 1A

解析： $P_{in}=2.5 \times I_{in}$ ， $P_{out}=5 \times 1=5W$ ， $P_{in} \times \eta = P_{out}$ 。

11、热电偶测温，是通过测量哪个物理量来得到被测的温度？

A. 电流

B. 电压

C 电容

D. 电阻

解析：热电势与温度关系。

12、电磁干扰的三要素是

A. 传导干扰、辐射干扰、抗扰度

B, 干扰源、耦合通道、敏感(接收)设备

C. EM、EMS、EME(电磁环境)

D. 天线、接收机、电缆

13、下列哪个指标是判断器件能否正常工作的核心指标?

A. 器件结温

B. 散热器基板温度

C. 器件壳温

D. 出风温度

14、 $x(t)=\cos(4\pi t)$ 的傅里叶级数系数为:

A. $a_1=a_{-1}=1/2$, 其余 $a_k=0$

B. $a_1=-1/2j$, $a_{-1}=1/2j$, 其余 $a_k=0$

C. $a_1=a_{-1}=1/4$, 其余 $a_k=0$

D. $a_1=-1/4j$, $a_{-1}=1/4j$, 其余 $a_k=0$

15、一般情况下, 电感的()不能突变, 电容的()不能变

A 电压、电流


B. 电压、电压

C 电流、电压

D. 电流、电流

16、电路图如下所示, 时钟到触发器的延时 Clock Delay=0.5ns, Pad

的输出延时为 0.5ns, Pad 和触发器之间的组合逻辑和布线延时 6ns, 触发器的 Micro tco=1ns, 则时钟到输出的延时 Tco 是 ()



- A. 6
- B. 7
- C. 7.5
- D. 8

17、通讯设备中通常所说的“三地”是指 ()

- A. GND、PGND、AGND
- B. RTN、AGND、PGND
- C. GND、PGND、RTN 或 BGND
- D. GND、BGND、AGND

18、如下均为离散时间 LTI 系统的单位脉冲响应，其中哪一个是因果系统

- A. $h[n] = (1/5)^n u[n]$
- B. $h[n] = (1/2)^n u[-n]$
- C. $h[n] = (0.8)^n u[n+2]$
- D. $h[n] = (5)^n u[3-n]$

19、哪个不是运放理想模型参数特性

- A、差模输入电阻无穷大
- B、共模抑制比无穷大
- C、开环差模电压增益无穷大
- D、输出电阻无穷大

解析：输出电阻无穷小，输入电阻无穷大。

20、若某移动通信系统载频 2GHz;用户终端速度小于 240km/h，试计算最小相干时间

- A. 2.2ms
- B. 6ms
- C 1ms
- D. 2.4ms

21、关于导体损耗和介质损耗与频率的关系，说法正确的是？

- A. 导体损耗与频率成正比，介质损耗与频率的平方根成正比
- B. 导体损耗和介质损耗均与频率的平方根成正比
- C. 导体损耗和介质损耗均与频率成正比
- D. 导体损耗与频率的平方根成正比, 介质损耗与频率成正比

解析：

导体损耗的计算公式可以表示为：

$$\alpha_c(f) = K1\sqrt{f}$$

1. 吸收损耗的计算公式：

$$Pa = K \cdot f^n \cdot d \cdot \tan \delta$$

其中， Pa 是单位长度的吸收功率， K 、 n 、 d 和 $\tan \delta$ 与材料本身有关， f 是频率。

2. 散射损耗的计算公式：

$$P_{sca} = k \cdot V_{eff}^2 \cdot \Delta f$$

其中， P_{sca} 是单位体积的散射功率， k 是介质散射系数， V_{eff} 涉及到材料的形状和大小等因素， Δf 是频率带宽。

介质损耗因数 ($\tan \delta$) 的计算公式为：

$$\text{介质损耗因数}(\tan \delta) = \frac{\text{有功功率} P}{\text{无功功率} Q} \times 100\%$$

22、下列关于译码器描述不正确的是()

- A. 当用于 CPU 地址译码时，对于给定地址只会有一个输出有效
- B. 译码电路为组合逻辑电路
- C. 在数字电路设计中常采用地址的高位译码来产生芯片的片选信号
- D. 译码器输出可作为时序电路的时钟端

解析：

译码器的输出由于有多个输入，因为延迟，输出将产生竞争或毛刺。

23、以下哪个属于有源滤波

- A. LC 滤波
- B. RC 滤波
- C. KRC 滤波
- D. 共模电感滤波

24、发光二极管的导通压降在

A. 0.7-0.9V

B. 1.2-1.5V

C. 1.8-2.5V

D. 0.5-0.7V

25、以下关于 MOS 管和晶体三极管描述错误的是

A. MOS 管和三极管在结构上均有一定的对称性，MOS 管可以互换源极和漏极，三极管可以互换集电极和发射极，但 MOS 管要注意衬底的接法

B. 三极管 (PNP 或者 NPN) 在结构上是由两个 PN 结叠加构成，但是用两个普通的二极管 (PN) 还是不能实现三极管的功能。

C. MOS 管的源极、栅极、漏极可以近似的对应于三极管的射极、基极、集电极，他们的工作原理不同，但是作用相似。

D. MOS 管是压控电流器件，三极管是电流控制电流器件。

解析：

MOS 管的源极和漏极在结构上对称，可以互换使用 (但应注意，有时厂家已将 MOS 管的源极与衬底在管内已经短接，使用时就不能互换)。对耗尽型 MOS 管的 V_{GS} 可正、可负、可为零，使用时比较灵活。三极管的集电极和发射极一般不能互换使用。

26、整流的目的是()

A. 将正弦波变为方波

B. 将交流电变为直流电

C. 将高频变为低频

27、在三极管的三种基本组态中，只有电流放大能力而无电压放大能力的是基本共集组态。

A. 正确

B. 错误

28、某二极管在正向电流为 2A 的时候，其正向压降为 0.5V，那么在正向电流为 500mA 的时候，其正向压降为

A. 0.5-2V

B. 0.5V

C. 0V-0.5V

D. 2V

解析：

正向电流减小，正向压降会有所降低。

29、下列关于 MOSFET 器件描述正确的是

A. MOS 管工作时电子空穴反方向运动形成导电

B. 增强型 MOS 管 $V_{GS}=0$ 时，已有导电沟道生成

C. N 型 MOS 管为电流控制型器件

D, 耗尽型 MOS 管 $V_{GS}=0$ 时, 已有导电沟道生成

解析:

A. 载流子在沟道中的运动, 在电场的作用下沿同一方向运动形成电流。

B. 即使在 $V_{GS}=0$ 的情况下, 这些正离子产生的电场也能在 P 型衬底中“感应”出足够的电子, 形成 N 型导电沟道。这种设计使得耗尽型 MOS 管在 $V_{GS}=0$ 时就已经有了导电沟道, 而不需要像增强型 MOS 管那样, 需要通过增加 $V_{GS}>0$ 来形成导电沟道。

C. MOS 都是压控电流型器件

30、某电压检测 ADC 器件, 参考电压为 2.5V、检测采样转换数字量为 8 位数据。用于检测一个电压为 1V 的电源, 其检测精度约为()

A. 0.004V

B. 0.002V

C. 0.01V

D. 0.005V

解析:

$$2.5/2^8=0.0098V$$

多选

31、下列说法正确的是

A. 结型场效应管外加的栅-源电压应使栅-源间的耗尽层承受反向电

压，才能保证其 RCS 大的特点

B. PN 结在无光照、无外加电压时，结电流为零

C. 若耗尽型 N 沟道 MOS 管的 U_{GS} 大于零，则其输入电阻会明显变小

D. 在 N 型半导体中如果掺入足够量的三价元素，可将其改型为 P 型半导体

32、信号在接收端测到的波形，上升及下降沿比较缓，可能的因素有

A. 驱动端驱动电流大

B. 负载过重

C. 传输线过长

D. 驱动速度慢

33、在给定 BER 需求下，BPSK、QPSK、16QAM 需要的 E_b/N_0 要求有什么不同？

A. BPSK 需要的 E_b/N_0 与 QPSK 需要的 E_b/N_0 相同

B. 16QAM 需要的 E_b/N_0 比 QPSK 需要的 E_b/N_0 大

C. 16QAM 需要的 E_b/N_0 比 QPSK 需要的 E_b/N_0 小

D. BPSK 需要的 E_b/N_0 是 QPSK 需要的 E_b/N_0 的 $1/2$

解析：

- BPSK（二进制相移键控）是一种简单的相位调制方式，其中每个符号只有两种相位状态。在高斯白噪声条件下，BPSK 的误码率（BER）与信噪比（ E_b/N_0 ）的关系可以通过特定的公式计算，

其中 E_b 是每比特的能量， N_0 是噪声功率谱密度。BPSK 在低信噪比条件下表现出较好的性能，但随着信噪比的增加，其性能提升不如其他更高阶的调制方式。

- **QPSK（四相相移键控）**是 BPSK 的扩展，其中每个符号有四种相位状态。QPSK 的频带利用率是 BPSK 的两倍，且具有更强的抗干扰能力。在相同的 BER 需求下，**QPSK 需要的 E_b/N_0 通常比 BPSK 低**，因为 QPSK 能够更有效地利用信号和噪声之间的关系来保持较低的误码率。
- **16QAM（十六进制正交振幅调制）**是一种高阶调制方式，其中每个符号可以携带 4 比特的信息。16QAM 提供了更高的频带利用率，但相对于 BPSK 和 QPSK，它在高斯白噪声条件下的性能要求更高。**在相同的 BER 需求下，16QAM 需要的 E_b/N_0 通常更高**，因为它需要更高的信噪比来保持较低的误码率。

34、如何提升接收机的灵敏度？

A. 降低接收机的噪声系数。

B. 提高接收机带宽

C 降低接收机工作温度

D. 减少接收机带宽

解析：提升接收机的灵敏度可以通过以下几种方法来实现：

1. 降低接收机的噪声系数：

0 噪声系数是衡量接收信号质量的指标，代表了系统添加的噪声。

通过减小接收机的噪声系数，可以提高系统的整体灵敏度。如参考文章 5 中提到的关系式所示，减小 NF (噪声系数) 可以使接收机的灵敏度 S 提升。

2. 降低接收机工作温度：

虽然未直接提及在给出的参考文章中但理论上降低接收机的工作温度可以降低其内部热噪声，从而提高信噪比和灵敏度。如参考文章 4 所述，在低温条件下，接收机热噪声的功率会降低，故信噪比会提高。

35、模拟电路地与数字电路地一点共地的目的, 说法不正确的是()

- A 增大模拟电路与数字电路的共地阻抗
- B. 减小模拟电路受到的辐射干扰
- C 减少数字电路地线电流
- D. 减小模拟电路与数字电路的共地阻抗

36、信号回流的基本概念

- A. 高频时电流沿着电阻最小的路径回流
- B. 低频时电流沿着阻抗最小的路径回流
- C 高频时电流沿着阻抗最小的路径回流
- D. 低频时电流沿着电阻最小的路径回流

37、请描述多天线都有哪些增益？

- A. 分集增益

B. 干扰对消增益

C. 阵列增益

D. 空间复用增益

解析：

	改善系统覆盖	提高链路可靠性	提高系统容量	提高用户峰值速率
阵列增益	√			
功率增益	√			
分集增益	√	√		
空间复用增益			√	√
干扰抑制增益	√	√	√	

38、连续非周期信号 $x(t)$ 存在傅里叶变换的狄利克雷 (Dirichlet) 条件包括哪几项？

A. 非周期信号在其定义区间上绝对可积。

B 在任意有限区间内，信号只有有限个最大值或者最小值。

C. 在任意有限区间内，信号仅有有限个不连续点，且间断点可以是无穷大

D. 在任意有限区间内，信号仅有有限个不连续点，且间断点必须是有限值

39、下面关于计数器的描述，正确的是()

A 如果同步置数输入端 $D_n=0$ ，则它的功能和异步清零完全一样

B. 异步清零功能又称异步复位功能

C 异步清零需要在计数脉冲到来时才起效

D. 同步置数在计数脉冲到来时才起效

40、对自动控制系统的基本要求是

A. 准确性

B. 稳定性

C. 可靠性

D. 快速性

华为 2025 届校招-硬件通用 (第 24 套, 2024 年 9 月 25 日)

1、为了实现数据总线的双向传送, 必须采()来控制数据流向

A、三态门

B、与门

C、或门

D、OD 门

参考答案: A

2、在一般产品中, 共模电流产生的辐射发射通常()差模电流

A. 小于

B. 等于

C. 不确定

D. 大于

参考答案：D

3、在信号接口 SI 仿真时，管脚寄生电容对信号质量有较大影响，常用逻辑芯片(与或门、电平转换等)的管脚典型寄生电容更接近于 ()

- A、0.1pf
- B、0.01pf
- C、50pf
- D、5pf

参考答案：D

4、下列哪些不属于常见的电磁屏蔽材料 ()

- A.塑料面板
- B.导电布
- C.金属波导板
- D.簧片

参考答案：D

5、RC 电路的时间常数 τ =()。

- A、RC
- B、C/R
- C、1/RC

D、R/C

参考答案：A

6、I2C 总线 CLK 上升时间过慢，应该如何调整：

- A. 增大上拉电阻
- B. 增加总线电容
- C. 减小上拉电阻
- D. 增加驱动能力

参考答案：C

7、下面关于逻辑器件互连方法，描述正确的是

- A、5V TTL 器件可以直接驱动 5V CMOS 器件；
- B、2.5VCMOS 逻辑电平的 V_{OH} 为 2.0V，而 3.3V TTL/CMOS 的逻辑电平的 V_{IH} 也为 2.0V，所以二者可以直接互连
- C、3.3V TTL/CMOS 器件可以直接驱动 5V TTL 器件
- D、5VCMOS 器件可以直接驱动 3.3VTTL/CMOS 器件，也可以通过 LVC/LVT 器件(输入是 TTL/CMOS 逻辑电平，输出是 LVTTTL 逻辑电平)进行转换

参考答案：D

8、在高精密电路中，为减少共模信号对运放电路的影响，应特别关注运放的哪个指标？

- A、CMR

B、 V_{os}

C、BW

D、PSRR

参考答案：A

9、关于 OD 门说法错误的是()

A. 可以连在一起，做“线与逻辑”

B. 上拉电阻太小，会导致 MOS 管的导通电流过大，烧毁 MOS 管

C. 上拉电阻太大，会延缓信号的上升沿

D. 可组成推挽输出结构，其低电平输出能力比 OD 门强很多

参考答案：D

10、常用运放的基本结构和原理描述不正确的是

A. 中间级一般采用多级共集电极电路，输入电阻高，输出电阻低，以获得足够高的电压增益；

B. 中间级一般采用多级共发射极电路，以获得足够高的电压增益

C. 输出级一般采用互补对称功放电路，以输出足够大的电压和电流

D. 运放输入级采用差分放大电路以消除零点漂移和抑制干扰

参考答案：A

11、Pipeline ADC 的特点，描述错误的是

A. 采样率高

- B. 精度低
- C. 功耗高
- D. 分辨率中等

参考答案：B 或者 C

12、已知 Buck 电路稳态电流连续模式，占空比为 D，输入电压 V_{in} 与输出电压 V_{out} 之间的关系是()

- A. $V_{in} = (1-D) * V_{out}$
- B. $V_{in} = (1-D) / V_{out}$
- C. $V_{in} = D * V_{out}$
- D. $V_{in} = V_{out} / D$

参考答案：D

13、USB3.0 接口的速率最高可达到多少？

- A、500Mbit/s
- B、480Mbit/s
- C、2Gbit/s
- D、5Gbit/s

参考答案：D

14、请选择一下容量密度最大的介质()

- A. TLC

B. SLC

C. PLC

D. QLC

解析：D

QLC（四比特单元存储）闪存技术可以在每个存储单元中存储 4 个比特的信息，这是目前主流闪存技术中容量密度最高的。与之相比，TLC（三比特单元存储）存储 3 个比特，SLC（单层单元存储）存储 1 个比特，而 PLC（五层单元存储）技术尚未广泛商业化，且在实际应用中面临更多的技术挑战和限制。

15、3.3V LVTTL 的电平关系

A、 $V_{OH} \geq 2.4V$; $V_{OL} \leq 0.4V$; $V_{IH} \geq 2V$; $V_{IL} \leq 0.8V$

B、 $V_{OH} \geq 2.0V$; $V_{OL} \leq 0.2V$; $V_{IH} \geq 1.7V$; $V_{IL} \leq 0.7V$

C、 $V_{IH} \geq 2.4V$; $V_{IL} \leq 0.4V$; $V_{OH} \geq 2V$; $V_{OL} \leq 0.8V$

D、 $V_{IH} \geq 2.0V$; $V_{IL} \leq 0.2V$; $V_{OH} \geq 1.7V$; $V_{OL} \leq 0.7V$

解析：A（记忆）

5V TTL $V_{CC}: 5V$; $V_{OH} \geq 2.4V$, $V_{OL} \leq 0.4V$. $V_{IH} \geq 2V$, $V_{IL} \leq 0.8V$;

3.3V LVTTL: $V_{CC}: 3.3V$. $V_{OH} \geq 2.4V$, $V_{OL} \leq 0.4V$, $V_{IH} \geq 2V$, $V_{IL} \leq 0.8V$

2.5V LVTTL: $V_{CC}: 2.5V$, $V_{OH} \geq 2V$, $V_{OL} \leq 0.2V$; $V_{IH} \geq 1.7V$, $V_{IL} \leq 0.7V$;

5V CMOS $V_{CC}: 5V$; $V_{OH} \geq 4.45V$; $V_{OL} \leq 0.5V$; $V_{IH} \geq 3.5V$; $V_{IL} \leq 1.5V$ 。

3.3V LVCMOS: $V_{CC}: 3.3V$; $V_{OH} \geq 3.2V$; $V_{OL} \leq 0.1V$; $V_{IH} \geq 2.0V$;

$V_{IL} \leq 0.7V$ 。

2. 5V LVCMOS: $V_{cc}: 2.5V; V_{OH} \geq 2V; V_{OL} \leq 0.1V; V_{IH} \geq 1.7V; V_{IL} \leq 0.7V$ 。

16、下列属于异步总线的是

- A. IIC
- B. UART
- C. SPI
- D. USB

参考答案： B

17、下列存储器中需要持续刷新的是？

- A. DRAM
- B. FLASH
- C. SRAM
- D. ROM

参考答案： A

18、处理器对存储器的访问，速率最快的是？

- A. FLASH
- B. Register
- C. Cache
- D. DDR

参考答案： C

19、常见接地方式包括单点接地、多点接地、混合接地，以下说法正确的是

- 1) 单点接地多用于低频系统，没有接地回路
- 2) 单点接地多用于低频系统，有接地回路
- 3) 多点接地多用于高频系统，没有接地回路
- 4) 多点接地多用于高频系统，有接地回路

A、2、4

B、2、3

C、1、3

D、1、4

参考答案：A

20、什么元件上只消耗有功功率不产生无功功率

A. 电感

B. 电阻

C. 电容

参考答案：B

21、异或门的等效逻辑电路包含

A. 两个或门和一个与门

B. 两个或门、一个与门和两个非门

C. 两个与门和一个或门

D. 两个与门、一个或门和两个非门

参考答案：D

22、通孔的寄生电感比寄生电容更为重要，通孔孔径对电感的影响比通孔长度更大。

A、正确

B、错误

参考答案：B

23、在高速信号设计中，PCB 过孔的背钻主要作用是

A 减少信号串扰

B. 减少信号插损

C. 减少信号反射

参考答案：C

24、微带线的等效介电常数()

A 小于空气介电常数

B. 介于空气介电常数与介质介电常数之间

C. 等于空气介电常数

D. 等于介质介电常数

解析：B

微带线是一种常用的微波传输线，它由一个导体带（通常为铜带）和两个地平面组成，中间夹着介质材料。微带线的等效介电常数（也称为有效介电常数）是衡量电磁波在微带线中传播特性的一个重要参数，它与介质材料的介电常数以及微带线的结构有关。

微带线的等效介电常数通常介于空气的介电常数和介质材料的介电常数之间。这是因为微带线中的电磁场不仅存在于介质材料中，也存在于空气之中。因此，微带线的等效介电常数会介于两者之间，具体数值取决于微带线的结构和介质材料的介电常数。

25、关于减小电源噪声描述正确的是()

- A. 减小电源噪声可以从负载、PDN 设计和电源响应总体进行改善
- B. 电容的滤波效果和自身的寄生电感相关，和贴装的方式无关
- C. 晶片上的电容反应速度最快，为了减小电源声，要尽量加大晶片上电容量
- D. 只要把 PDN 降的足够低一定可以减小电源噪声

解析：A

A. 减小电源噪声可以从负载、PDN 设计和电源响应总体进行改善
电源噪声的减小是一个系统性问题，需要从多个方面进行考虑和优化。负载、电源分配网络（PDN）的设计，以及电源的响应特性都是影响电源噪声的重要因素。

B. 电容的滤波效果和自身的寄生电感相关，和贴装的方式无关
这个选项是错误的。电容的滤波效果确实和自身的寄生电感有关，但贴装方式也会影响电容的滤波性能。例如，贴装在电路板上的位置、

方向以及与电源和地的连接方式都会影响电容的滤波效果。

C. 晶片上的电容反应速度最快，为了减小电源噪声，要尽量加大晶片上电容量

这个选项是错误的。晶片上的电容（去耦电容）确实可以提供快速的电源噪声抑制，但这并不意味着要无限制地增加晶片上的电容量。电容量的增加会带来成本、空间和热管理等问题。通常需要根据具体的应用需求和电源噪声的特性来选择合适的电容值。

D. 只要把 PDN 降的足够低一定可以减小电源噪声

这个选项也是错误的。虽然降低电源分配网络（PDN）的阻抗可以减小电源噪声，但这并不是唯一的解决方案。电源噪声的减小需要综合考虑多种因素，包括电源的设计、负载特性、电路板布局、去耦电容的选择和布局等。

26、下列关 LVPECL 电路说法正确的是

A. 功耗低，差分驱动电流中直流分量 14mA

B. 对噪声不敏感，低 EMI

C. 不需接直流偏置电阻提供直流通路

D. 输出采用射极输出结构，输出内阻高

解析：B

A. LVPECL 的功耗实际上是相对较大的，因为它始终保持 VCC 到 GND 的电流通路工作。同时，文章也提到 LVPECL 差分输出端导致近似的直流电流 14mA。因此，关于功耗低的描述是不准确的，但直流分量

14mA 的描述是正确的。

B 对噪声不敏感，低 EMI LVPECL 设计用于高速应用，通常具有较好的抗噪声性能和较低的电磁干扰（EMI）。这是因为它采用了差分信号传输，并且工作在较低的电压水平。

C LVPECL 输入接口需要外加直流偏置，以保证中心电平在 $V_{CC}-1.3V$ 。因此，这一说法是不正确的。

D 输出采用射极输出结构，输出内阻高。这个描述不准确。LVPECL 的输出通常是通过发射极耦合逻辑实现的，这意味着它使用发射极跟随器来提供低输出阻抗和驱动能力。

27、某电源网络目标阻抗超标，以下措施中无法改善超标问题的是：

A 增大电源、GND 平面面积，降低板级 ESR

B. 提高负载电流跳变斜率和幅度

C. 优化电源回路 PCB 设计，降低板级 ESL

D. 针对超标频段增加对应的滤波电容

解析：B

提高负载电流跳变的速度（即增加电流变化的斜率）会增加由于电感产生的电压降（根据 $V=L*(di/dt)$ ，其中 V 是电压降， L 是电感， di/dt 是电流变化率），从而可能增加电源网络的阻抗和噪声。

28、以下关于 TTL 和 CMOS 电路的说法错误的是

A. TTL 电路带负载能力比 CMOS 电路强

- B. TTL 电路的集成度比 CMOS 电路高
- C. TTL 电路抗干扰能力比 CMOS 电路强
- D: TTL 电路传输延迟比 CMOS 电路短

解析：B

TTL（晶体管-晶体管逻辑）电路通常由双极型晶体管构成，而 CMOS（互补金属氧化物半导体）电路由 MOSFET 构成。CMOS 工艺能够实现更高的集成度，因为它的晶体管密度更高，并且能够在较小的芯片面积上集成更多的逻辑功能。此外，CMOS 电路在制造时可以使用更先进的半导体工艺，这进一步增加了其集成度。相比之下，TTL 技术由于其基于双极晶体管的设计，通常集成度较低。

其他选项的描述是正确的：

- A. TTL 电路带负载能力比 CMOS 电路强，因为 TTL 电路可以提供较大的输出电流，能够驱动更多的负载。
- C. TTL 电路抗干扰能力比 CMOS 电路强，TTL 电路的高低电平之间相差较大，提供了较好的噪声容限。
- D. TTL 电路传输延迟比 CMOS 电路短，TTL 电路的速度较快，传输延迟时间短，但相应的功耗也较大。

29、面哪些不是 NVM 储器 (Non-volatile memory)?

- A. NAND FLASH
- B. EEPROM
- C. DRAM

D. NOR FLASH

解析：C

NVM 即是非易失性存储器，是指即使在断电情况下也能保持其数据不变的存储器。

30、在 SPI 通信中有以下 4 根信号引脚，() 引脚用于主机输出的数据

A. MOSI

B. MISO

C. /CS

D. SCLK

参考答案：A

多选

31、信号边沿不单调可能造成的直接影响有（）

A. 产生错误采样

B. 降低时序容限

C. 产生电磁辐射

D. 器件寿命

解析：ABC

对于一个沿有效的时钟来说，信号沿上的回钩和台阶是致命的。因为一个非单调性的时钟沿，可能被接收端认作多个有效沿，或在器件内部产生亚稳态，导致时序逻辑的功能错误。对于数据来说，非单调性

的危害主要是造成时间裕量的减少，这也是复杂的总线系统往往需要进行时序仿真的原因之一。

因此，选项 A 和 B 是正确的。选项 C 和 D 也有可能受到影响，但是不是边沿不单调的主要问题。边沿不单调可能会导致信号的频谱发生变化，从而对电磁兼容性造成影响（选项 C），但是这并不是边沿不单调的主要问题。边沿不单调也可能会加速器件的老化和损坏，从而影响器件的寿命（选项 D），但是这是由于信号的高频成分引起的，与边沿不单调本身并没有直接关系。

32、随着信号的速率提升，差分信号得到越来越多的应用，以下描述对差分信号的理解正确的是：

- A、对于差分对这种耦合传输结构，由于走线一般是对称的，因此相邻的其他信号线产生的串扰是同步的，可以相互抵消，因此差分对走线和其他高频信号线之间的距离可以不需要特别控制；
- B. 对于差分对这种耦合传输结构，由于走线一般是对称的，但差分对和攻击信号线组成的系统内耦合关系较复杂，相互之间的串扰不能相互抵消，因此差分对走线和其他高频信号线之间的距离仍需要特别控制，尽量拉开间距；
- C. 对于差分对这种耦合传输结构，其中一条走线是另一条的返回路径，因此对于差分对来说参考平面不是很重要；
- D. 对于差分对这种耦合传输结构，其中一条走线的返回电流是从参考平面和另一条走线共同分担，而且主要还是集中在参考平面，因此参

考平面更重要；

参考答案：BD

33、以下关于 NOR FLASH 和 NAND FLASH 的描述正确的是()

- A. Flash 进行写操作时，如果该页已经存在数据，必须先擦除再写
- B. NAND 的写入速度和擦除速度比 NOR 快
- C. NOR 的位翻转可靠性比 NAND 差
- D. NOR 的读速度比 NAND 快

参考答案：ABD

解析：NAND Flash 是一种非易失性存储器，用于数据存储和读写操作。它的特点是高密度、较低成本和较快的写入速度。NAND Flash 以块（Block）为单位进行数据读写，并且在写入之前需要先擦除整个块，因此擦除操作的速度较慢。NAND Flash 主要用于大容量存储设备，如固态硬盘（SSD）、USB 闪存驱动器、存储卡（如 SD 卡和 microSD 卡）等。

NOR Flash 也是一种非易失性存储器，用于代码执行和存储不易变动的数据。相比 NAND Flash，NOR Flash 的特点是较低的密度、较高的成本和较慢的写入速度。NOR Flash 以字节（Byte）为单位进行数据读写，支持随机访问，因此适用于存储器映射和执行代码的应用。NOR Flash 常用于嵌入式系统中的引导程序、固件存储和执行代码的存储器。

NAND Flash 适用于需要大容量存储和较快写入速度的应用，如数据存储设备；而 NOR Flash 适用于需要随机访问和代码执行的应用，如嵌入式系统中的引导程序和固件存储。

NorFlash：串行存储器、读取速度比较快（比 NandFlash 快），适合用于存储程序代码和执行代码，但 NorFlash 写入速度比较慢、容量比较小。

NandFlash：并行存储器、写入速度比较快（比 NorFlash 快）、容量比较大，适合用于存储大量数据。但 NandFlash 读取速度比较慢，因此不适合用于存储程序代码和执行代码。

总结

（1）NorFlash 的读取速度比 NandFlash 快，但写入速度较慢。

（2）NorFlash 主要用于存储程序代码、启动程序和执行代码，NandFlash 主要用于存储大量数据。

一、NAND flash 和 NOR flash 的性能比较

- 1、NOR 的读速度比 NAND 稍快一些。
- 2、NAND 的写入速度比 NOR 快很多。
- 3、NAND 的 4ms 擦除速度远比 NOR 的 5s 快。
- 4、大多数写入操作需要先进行擦除操作。
- 5、NAND 的擦除单元更小，相应的擦除电路更少。

二、NAND flash 和 NOR flash 的接口差别

NOR flash 带有 SRAM 接口，有足够的地址引脚来寻址，可以很容易地存取其内部的每一

个字节。

NAND 器件使用复杂的 I/O 口来串行地存取数据，各个产品或厂商的方法可能各不相同。8 个引脚用来传送控制、地址和数据信息。NAND 读和写操作采用 512 字节的块，这一点有点像硬盘管理此类操作，很自然地，基于 NAND 的存储器就可以取代硬盘或其他块设备。

三、NAND flash 和 NOR flash 的容量和成本

NAND flash 的单元尺寸几乎是 NOR 器件的一半，由于生产过程更为简单，NAND 结构可以在给定的模具尺寸内提供更高的容量，也就相应地降低了价格。

四、NAND flash 和 NOR flash 的可靠性和耐用性

采用 flash 介质时一个需要重点考虑的问题是可靠性。对于需要扩展 MTBF 的系统来说，Flash 是非常合适的存储方案。可以从寿命(耐用性)、位交换和坏块处理三个方面来比较 NOR 和 NAND 的可靠性。

五、NAND flash 和 NOR flash 的寿命(耐用性)

在 NAND 闪存中每个块的最大擦写次数是一百万次，而 NOR 的擦写次数是十万次。NAND 存储器除了具有 10 比 1 的块擦除周期优势，典型的 NAND 块尺寸要比 NOR 器件小 8 倍，每个 NAND 存储器块在给定的时间内的删除次数要少一些。

34、SerDes 主要模块有

- A. 并串/串并转换
- B. TX 均衡
- C. RX 预加重
- D. PLL

参考答案：ABCD

35、线性电源(LDO)的优点有

- A. 无高频开关纹波 EMI
- B. 低输出纹波与噪音
- C. 极好的电压与负载调整率
- D. 实现简单、小功率变换成本低廉

参考答案：ABD

36、能表征 CPU 的处理能力的指标有

- A. 存储器的存取速度
- B. 工作电压
- C. 缓存大小
- D. 工作时钟频率

解析：ACD

CPU 的主频表示在 CPU 内数字脉冲信号震荡的速度，主频和实际的运算速度存在一定的关系，但目前还没有一个确定的公式能够定量两者的数值关系，因为 CPU 的运算速度还与 CPU 的流水线数目、缓存大小、指令集、CPU 的位数等指标有关。

37、在不同逻辑电平类型的两个器件之间实现互连，需考虑

- A. 驱动能力
- B. 时延特性
- C. 电平关系
- D. 器件工艺节点

参考答案：ABC

解析：A.在高速信号进行逻辑电平转换时，会带来较大的延时，设计时一定要充分考虑其容限。时延特性对于保证数据传输能满足负载器件的时序容限尤为重要，特别是对于高速信号。

B.必须保证在各自的电平范围内工作，否则，不能满足正常逻辑功能，严重时可能会烧毁芯片。应保证合格的噪声容限，并且输出电压不超过输入电压允许范围。

C.必须根据器件的特性参数仔细考虑，计算和试验，否则很可能造成隐患，在电源波动，受到干扰时系统就会崩溃。对于数字电路来说，各种器件所需的输入电流、输出驱动电流不同，为了驱动大电流器件、远距离传输、同时驱动多个器件，都需要审查电流驱动能力。

D.虽然在高速数字电路的互连中，器件的工艺节点不常被直接提及为互连时需要考虑的因素，但是器件的工艺节点可能会影响其电气特性，如输出阻抗、电源电压等，这些间接影响互连的设计。因此，虽然不是直接考虑的因素，但了解器件的工艺节点有助于更全面地理解器件的电气特性，从而在设计互连时做出更合适的决策。

38、时钟的 jitter(抖动)是指不同周期的幅值的差值。

A、正确

B、错误

参考答案：B

39、关于 CISC 指令集描述正确的有？

A. 单条指令处理能力强大，易于编程

- B. 寻址方式复杂会使得计算有效地址需花费较多的时间
- C. 一个机器周期处理完一条指令
- D. 指令种类多、寻址方式复杂

参考答案： ABD

40、通常对于电源电压是 V_{DD} 的 CMOS 接口电路，高电平输入电压门限是 $0.7 \cdot V_{DD}$ 。

- A、正确
- B、错误

参考答案： A

