

华为（硬件-通用）

单选题（27 道）

1、DC-DC 电源输入口滤波方案，如下哪个效果最好（）

- A.低频滤波电容
- B.高频滤波电容+低频滤波电容
- C.高频滤波电容

答案：B

解析：DC-DC 电源输入口存在多种频率干扰。低频滤波电容能滤除低频纹波等干扰；高频滤波电容可处理高频噪声。二者结合，能覆盖更宽频率范围，全面滤除不同频率干扰，比单独使用低频或高频滤波电容效果更好。

2、下列关于 RS232 通信中描述错误的是（）。

- A.RS232 只容许点对点的通信
- B.TTL 电平 UART 口和 RS232 连接需要进行电平转换。
- C.RS232 传输电平较高，因此比 RS485 通信抗干扰能力强。
- D.RS232 最少需要三根线就可以实现双工通信。

答案：C

解析:RS485 采用差分信号传输，抗干扰能力比传输单端信号的 RS232 强，C 描述错误。RS232 是点对点通信，TTL 与 RS232 电平不同需转换，其最少三根线可双工通信，A、B、D 描述正确。

3、CPU 的处理流程可以抽象为哪三步？

- A.读取(Fetch)=>执行(Execute)=>缓存(Cache)
- B.读取(Fetch)=>执行(Execute)=>写回(Writeback)
- C.读取(Fetch)=>解码(Decode)=>执行(Execute)
- D.读取(Fetch)=>缓存(Cache)=>执行(Execute)

答案：C

解析：CPU 处理指令的基本流程分为三步：读取(Fetch)指令、解码(Decode)指令内容、执行(Execute)指令操作，这是指令周期的核心抽象模型。选项 B 中的"写回"属于五级流

水线的后续阶段，而选项 A/D 中的"缓存"属于存储层级，与指令处理流程无关。

4、我们在对弱信号进行观测时，通常需要经过低噪声放大器进行信号放大，主要目的是

- A.提高有用信号与环境中热噪声的比值
- B.降低环境中的热噪声
- C.降低仪表的机器噪声
- D.提高有用信号与仪表的机器噪声的比值

答案：A

解析：低噪声放大器主要作用是在对弱信号进行放大时，尽可能减少自身引入的噪声，从而提高有用信号与环境中热噪声的比值，即提高信号的信噪比。它不能降低环境中的热噪声、仪表的机器噪声，而仪表的机器噪声与低噪声放大器无关，其主要针对的是环境中的热噪声等，所以 B、C、D 选项错误。故本题选 A。

5、导致微带线特征阻抗变大的因素有（）

- A.PCB 走线线宽变大
- B.PCB 走线层铜厚变大
- C.介质的介电常数变小
- D.距离参考平面间距变小

答案：C

解析：微带线的特征阻抗受多种因素影响。根据相关资料，导体宽度（W）与特征阻抗成反比，线宽变大，特征阻抗会减小，所以 A 选项错误。导体厚度（t）增加会使特征阻抗减小，B 选项中 PCB 走线层铜厚变大即导体厚度增加，特征阻抗会变小，B 选项错误。介电常数（ ϵ_r ）与特征阻抗成反比，介质的介电常数变小，相当于增大电容，会使特征阻抗变大，C 选项正确。距离参考平面间距与特征阻抗成正比，间距变小相当于减小电容，特征阻抗会减小，D 选项错误。

6、下列哪些总线属于半双工总线

- A.JTAG 总线
- B.I2C 总线
- C.UART 总线
- D.SPI-四线制总线

答案：B

解析：I2C 总线是典型的半双工总线，通过 SDA（数据线）和 SCL（时钟线）两根线实现双向分时传输，同一时刻只能单向通信。UART 总线在标准配置下为全双工，使用独立的 TX 和 RX 线支持同时收发，仅在特殊单总线配置下可实现半双工，但考试通常以标准模式为准。SPI 四线制采用 MOSI 和 MISO 双线并行传输，支持全双工通信。JTAG 总线通过 TDI 和 TDO 实现同步全双工数据交换，主要用于芯片调试。因此，唯一符合半双工定义的选项为 B。

7、一个 D 触发器,其数据 $T_{su}=2ns$, $T_{cq}=3ns$, $T_{hd}=1ns$, 则此触发器的最高工作频率为:

A.200MHz

B.100MHz

C.500MHz

D.333MHz

答案：A

解析：D 触发器的最高工作频率由时钟周期最小值决定，时钟周期需满足建立时间（ T_{su} ）和时钟到输出延迟（ T_{cq} ）的约束，即最小周期 $T_{min}=T_{su}+T_{cq}=2ns+3ns=5ns$ ，对应频率 $f=1/T_{min}=1/5ns=200MHz$ 。保持时间（ T_{hd} ）不影响时钟周期计算，因此选 A。

8、下面各门电路，（）的输出端可以直接相连，实现电路线与逻辑。

A.一般 TTL 或非门

B.一般 TTL 与非门

C.一般 CMOS 与非门

D.OC(集电极开漏)门

答案：D

解析：一般的 TTL 或非门、与非门以及 CMOS 与非门输出端不能直接相连，否则会导致逻辑混乱和器件损坏。而 OC（集电极开漏）门在工作时需要外接上拉电阻，其输出端可以直接相连实现线与逻辑，即多个 OC 门输出端相连时，只要有一个输出为低电平，总的输出就是低电平，只有当所有输出都为高电平时，总的输出才是高电平。所以本题选 D。

9、如下不属于电感器件主要规格有

A.耐压

- B.电感量
- C.品质因数
- D.自谐振频率

答案：A

解析：电感量是电感器的基本参数，反映其储存磁场能量的能力；品质因数用于衡量电感器的性能优劣，与电感的损耗有关；自谐振频率是电感的一个重要特性参数，当工作频率达到自谐振频率时，电感的特性会发生变化。而耐压通常是电容等器件的重要规格参数，电感器一般不强调耐压这一规格，它主要关注的是电流、电感量等参数，所以耐压不属于电感器件主要规格。

10、哪些是电阻分压电路的缺点（）

- A.可应用于低功率电路中
- B.成本低
- C.功耗较高
- D.电路简单易实现

答案：C

解析：电阻分压电路是一种常用的电路，可应用于低功率电路，具有成本低、电路简单易实现的优点，故 ABD 错误。但电阻分压电路中，电阻会消耗电能，导致功耗较高，这是其缺点，C 正确。

11、十进制数-55 用 8 位二进制补码表示为（）

- A.10110111
- B.00110111
- C.11001001
- D.11001000

答案：C

解析：先求 55 的二进制原码为 00110111，对于负数，其补码是原码除符号位外取反加 1，所以 -55 的原码为 10110111，除符号位取反得到 11001000，再加 1 后得到 11001001。

12、下列关于可靠性的定义正确的是

- A.将产品暴露于特定的环境中，确定环境对其影响的过程。

- B.可靠性是通过测试出来的，与设计无关；
- C.产品在出厂时抽检到的失效率。
- D.指产品在规定条件下和规定时间内，完成规定功能的能力。

答案：D

解析：选项 D 是可靠性的标准定义；选项 A 描述的是环境试验的概念；选项 B 错误，可靠性与设计密切相关，设计阶段的合理规划对产品可靠性起关键作用；选项 C 中产品出厂时抽检到的失效率只是可靠性的一个衡量指标，不能完全代表可靠性的定义。


13、已知 5MHz 晶振输出的频率与标称频率偏差了 0.5ppm，4 倍频后输出的频率与标称频率偏差是多少？（）

- A.0.125ppm
- B.0.2ppm
- C.0.5ppm
- D.2ppm

答案：C

解析：晶振的 PPM(百万分之一)误差是相对误差，与倍频无关。4 倍频后，标称频率变为 20MHz，但相对误差仍保持 0.5ppm，因为绝对误差同步放大($0.5\text{ppm} \times 5\text{MHz} = 2.5\text{Hz}$, $4 \times 2.5\text{Hz} = 10\text{Hz}$, $10\text{Hz} / 20\text{MHz} = 0.5\text{ppm}$)。

14、逻辑电路如下图所示，已知输入波形，请画出输出波形示意图:



答案：A

解析：①首先分析电路：输入信号 IN 先经过一个非门，信号取反。然后经过由电阻 R 和电容 C 组成的 RC 延时电路（这里电容 $C=100\text{pF}$ ），电容充电需要时间，会产生信号延时。最后再经过一个非门，信号再次取反。

②接着看输入输出逻辑关系：当输入 IN 为高电平时，经过第一个非门变为低电平，此时电容开始充电。经过一定延时后，信号到达第二个非门，此时信号又变为高电平输出。当输入 IN 为低电平时，经过第一个非门变为高电平，电容放电，经过延时后，到达第二个非门变为低电平输出。整体上输出信号相对输入信号有一个延时，并且经过两次取反后，输入输出信号同相，A 选项符合这一逻辑关系。

15、以下哪种 MOS 管在 $V_{gs}=0$ 时沟道是关闭的

- A.耗尽型 PMOS
- B.增强型 NMOS
- C.耗尽型 NMOS
- D.增强型 PMOS

答案：B

解析：增强型 NMOS 管的特点是当栅源电压 $V_{gs}=0$ 时，没有导电沟道，只有当 V_{gs} 大于阈值电压时才会形成沟道，使管子导通，所以在 $V_{gs}=0$ 时沟道是关闭的。耗尽型 MOS 管(包括耗尽型 NMOS 和耗尽型 PMOS)在 $V_{gs}=0$ 时就已经存在导电沟道。增强型 PMOS 管是 V_{gs} 为负电压且达到一定值时才开启沟道， $V_{gs}=0$ 时沟道也是关闭的，但题目问的

是哪种 MOS 管在 $V_{gs}=0$ 时沟道是关闭的, 优先选增强型 NMOS, 因为在数字电路等常见应用中, 增强型 NMOS 更为典型。

16、若某存储器容量为 $32K \times 16$ 位, 则

- A. 地址线 32 根, 数据线 16 根
- B. 地址线 15 根, 数据线 16 根
- C. 地址线 16 根, 数据线 15 根
- D. 地址线 16 根, 数据线 32 根

答案 : B

解析 : $32K (2^{15})$ 需 15 根地址线, 16 位字长对应 16 根数据线。

17、下列关于信号完整性概念说法错误的是

- A. 传输线: 由任意两条有一定长度的导线组成, 用于将信号从一端传输到另一端, 其中一条是信号路径, 另一条是返回路径。
- B. 过冲: 信号上升沿或下降沿出现的非单调(非线性)现象。
- C. 信号完整性: 信号在电路中能以正确的时序和电压做出响应的能力
- D. 高速数字信号: 指上升时间小于 6 倍信号传输延迟的信号, 定义为高速数字信号

答案 : B

解析 : 过冲是指信号上升沿或下降沿超过其稳定值的现象, 而不是非单调 (非线性) 现象, 所以 B 错误。A 选项对传输线的定义正确 ; C 选项对信号完整性的定义准确 ; D 选项关于高速数字信号的定义也是正确的。

18、关于 OD 门说法错误的是 ()

- A. 可以连在一起, 做“线与逻辑”
- B. 上拉电阻太小, 会导致 MOS 管的导通电流过大, 烧毁 MOS 管
- C. 可组成推挽输出结构, 其低电平输出能力比 OD 门强很多
- D. 上拉电阻太大, 会延缓信号的上升沿

答案 : C

解析 : OD 门即集电极开路门, 它可以连在一起实现“线与逻辑”, A 选项正确 ; 上拉电阻太小时, 会使 MOS 管导通电流过大, 可能烧毁 MOS 管, B 选项正确 ; 推挽输出结构与 OD 门是不同的输出结构, OD 门不能组成推挽输出结构, 推挽输出结构的低电平输出能力确实比 OD 门强很多, 但说 OD 门可组成推挽输出结构错误, C 选项符合题意 ;

上拉电阻太大，会使电容充电时间变长，从而延缓信号的上升沿，D 选项正确。

19、RS-232 电平标准的逻辑"1"对应的电压是多少？

- A.0V
- B.3.3V
- C.-3V~-15V
- D.+3V~+15V

答案：C

解析：RS-232 电平标准中逻辑"1"对应的电压是-3V~-15V，逻辑"0"对应的电压是+3V~+15V，所以选 C。

20、如果一个单 bit 信号 a 延时 1 拍和延时 2 拍的结果为 a_1d 和 a_2d, 那么 $a_1d \& (\sim a_2d)$ 的功能是（）

- A.取信号边沿有效
- B.取信号上升沿
- C.取信号下降沿
- D.对信号计数

答案：B

解析：单 bit 信号 a 延时 1 拍得到 a_1d，延时 2 拍得到 a_2d。当信号 a 出现上升沿时，a_1d 为当前时刻的值变为 1，而 a_2d 为上一时刻的值还是 0，取非后 $\sim a_2d$ 为 1，此时 $a_1d \& (\sim a_2d) = 1$ ，在其他时刻该表达式结果为 0，符合上升沿检测逻辑，所以其功能是取信号上升沿。

21、对于 LDO 电源，若输入电压为 3.5V，此时 LDO 的输出不可能为（）

- A.3.6V
- B.0V
- C.3.3V
- D.2.8V

答案：A

解析：LDO 是低压差线性稳压器，其输出电压是低于输入电压的，它通过调整自身的压降来稳定输出电压。输入电压为 3.5V，所以输出不可能大于 3.5V，A 选项 3.6V 大于输入电压，是不可能的输出值；B 选项 0V 可能是 LDO 处于关断状态或故障等特殊情况；

C 选项 3.3V 和 D 选项 2.8V 均低于输入电压 3.5V，是 LDO 可能的输出电压。

22、现在有一个两输入(A,B)的与非门，想要将其当作反相器使用，则输入端 A、B 的连接方式为（）

A.都不是

B.A 与 B 相连

C.A 和 B 都接“1”

D.A 或者 B 中有一个接“0”

答案：B

解析：与非门输出为低电平仅当两输入均为高电平（1），否则输出高电平（0）。将 A、B 相连后，输入信号同时作用于两个输入端：当输入为高电平时，两输入均为高，输出低电平（取反）；当输入为低电平时，两输入均为低，输出高电平（取反）。此逻辑等效于非门功能。若 A/B 独立控制（如选项 C/D），则无法实现完整反相功能。

23、容量 8GB 位宽 72bit 内存单元(带 ECC 功能)，需要多少片 8Gb8bit 内存颗粒

A.4pcs

B.8pcs

C.10pcs

D.9pcs

答案：D

解析：因 CPU 每次与内存通信传输 64bit 数据，ECC 内存每 64bit 数据需额外 8bit 校验位，即一次 IO 传输 72bit 数据。每个内存颗粒位宽 8bit， $72 \div 8 = 9$ ，所以需 9 片 8Gb8bit 内存颗粒。

24、单相全桥整流电路中(输入正弦波交流电压);如果四个二极管其中的任意一个开路,则:

A.不工作，无输出

B.将引起电源短路

C.将成为全波整流电路

D.将成为半波整流电路

答案：D

解析：单相全桥整流电路正常工作时四个二极管两两导通，输出全波整流波形。若任意

一个二极管开路，电路仅剩三个二极管，导致仅在输入电压的半个周期内有电流流过负载，另一半周期无电流，等效于半波整流电路。

25、I2C 总线的 Start 和 Stop 定义分别是：

- A.SCL 为高电平时，SDA 由低到高;SCL 为高电平时，SDA 由高到低
- B.SDA 为高电平时，SCL 由高到低;SDA 为高电平时，SCL 由低到高
- C.SCL 为高电平时，SDA 由高到低;SCL 为高电平时，SDA 由低到高
- D.SDA 为高电平时，SCL 由低到高;SDA 为高电平时，SCL 由高到低

答案：C

解析：I2C 总线中，当 SCL 为高电平时，SDA 由高到低的跳变表示起始（Start）信号；当 SCL 为高电平时，SDA 由低到高的跳变表示停止（Stop）信号。通过这种特定的电平变化组合来定义 I2C 总线的起始和停止操作，用于数据传输的同步和控制。所以选 C。

26、以下有关同步和异步逻辑的描述，错误的是

- A.同步逻辑需要一个稳定的时钟信号，要求各个组件在时钟边沿进行操作，比异步逻辑容易发生竞争现象。
- B.同步复位是复位信号随时钟边沿触发有效。异步复位是复位信号有效和时钟无关
- C.同步逻辑中,由于所有组件都在时钟信号的控制下操作,因此可以更好地控制功耗和提高性能。异步逻辑由于没有时钟信号的限制，可能会出现冲突和竞争，导致性能下降
- D.同步逻辑的时钟之间同源同相;

答案：A

解析：同步逻辑需要稳定时钟信号，各组件在时钟边沿操作，因有统一时钟控制，能避免输入信号间竞争冒险，比异步逻辑更不易发生竞争现象。同步复位在时钟边沿触发有效，异步复位与时钟无关；同步逻辑组件受时钟控制，可更好控制功耗和提高性能，异步逻辑无时钟限制，可能出现冲突竞争致性能下降；同步逻辑的时钟之间同源同相。

27、产生信号反射的原因不包括

- A.PCB 介质厚度波动
- B.PCB 走线 stub
- C.容性负载阻抗突变
- D.PCB 布线长度大

答案：D

解析：信号反射产生的根本原因是信号传输通路的阻抗不连续或者不匹配。PCB 介质厚度波动会影响特性阻抗，导致阻抗不匹配从而产生反射；PCB 走线 stub 会产生天线辐射效应和阻抗不连续，引起信号反射；容性负载阻抗突变会造成信号反射。而 PCB 布线长度大主要影响信号传输延迟和受电磁干扰程度，并非直接导致信号反射的原因。

多选题（10 道）

28、在数字电路设计中，为消除“竞争-冒险”现象，可以从多维度优化。常用方法有

- A.修改逻辑设计
- B.引入选通脉冲
- C.接入滤波电容

答案：ABC

解析：在数字电路设计里，为消除“竞争-冒险”现象，有多种常用方法。修改逻辑设计可通过增加冗余项等方式，避免输出逻辑函数中出现原变量和反变量同时存在的情况，从而消除竞争冒险，如增加冗余项 BC 消除 $Y=AB+A'C$ 在 $B=C=1$ 时的竞争冒险。引入选通脉冲是在电路中增加一个选通信号，当输入信号转换完成并稳定后，才引入选通脉冲将它打开，此时才允许有输出，避开竞争冒险现象。接入滤波电容是在输出端并接一个很小的滤波电容，利用电容两端电压不能突变的特性，使输出波形的上升沿和下降沿都变得比较缓慢，从而削弱尖峰脉冲的幅度至门电路的阈值以下，起到消除冒险现象的作用。所以 ABC 选项均正确。

29、关于指令集的描述正确的是

- A.CSIC 采用固定的指令格式
- B.MIPS/POWER 指令集属于 CISC
- C.x86 指令集属于 CISC
- D.ARM 指令集成属于 RISC

答案：CD

解析：A 选项，RISC（精简指令集计算机）采用固定的指令格式，而不是 CSIC（应该是你笔误，不存在这种指令集，你可能想说 CISC，复杂指令集计算机），CISC 指令格式不固定；B 选项，MIPS 和 POWER 指令集属于 RISC（精简指令集），不是 CISC；C 选项，x86 指令集是典型的 CISC，其指令复杂，功能强大但指令长度不固定等；D 选项，ARM 指令集属于 RISC，具有指令简单、执行效率高等特点。所以 CD 正确。

30、关于 DC-DC 电源芯片的布局布线设计，下面描述正确的有哪些？

- A.小信号地和功率地注意单点连接
- B.小信号回路和功率回路分开布局，避免小信号回路和功率回路交错重叠
- C.主功率回路的面积要保持最小，以减少环路带来的容性耦合
- D.电压反馈线(VSENSE)选择与器件层相邻或者没有地层隔离的信号层走线。

答案：AB

解析：A 选项，小信号地和功率地单点连接可避免地线上的噪声相互干扰，是正确的布局布线原则。B 选项，小信号回路和功率回路分开布局，防止功率回路大电流产生的磁场干扰小信号回路，避免交错重叠也是合理的做法。C 选项，主功率回路面积要保持最小是为减少环路带来的感性耦合而非容性耦合，该选项错误。D 选项，电压反馈线 (VSENSE)应选择与器件层相邻且有地层隔离的信号层走线，以减少干扰，该选项错误。

31、对于 DDR4 时序要求描述正确的有

- A.地址控制信号单向传输，Addr/CTRL 参考 CK
- B.'leveling'功能无需控制器 DQS-DQS#具备延时处理功能
- C.数据信号是双向传输，DQ 参考 DQS
- D.DDR4 总线采用 leveling'功能自动校准 DQS 和 CK 之间的时序关系

答案：ACD

解析：A 选项，DDR4 中地址控制信号是单向传输的，地址和命令信号参考时钟 CK，该描述正确。B 选项，'leveling'功能需要控制器 DQS-DQS#具备延时处理功能，以补偿 DIMM 上每个 DRAM 之间的时钟与选通信号的飞线偏移时间，所以该选项错误。C 选项，DDR4 的数据信号是双向传输的，数据选通信号 DQ 参考 DQS，该描述正确。D 选项，DDR4 总线采用'leveling'功能自动校准 DQS 和 CK 之间的时序关系，使 DQS 差分信号与 CK 差分信号的两个上升沿对齐，该描述正确。

32、关于 GPIO 应用的说法正确的是

- A.GPIO 配置为 OD 输出，上拉到不同电源域可实现电平转换
- B.GPIO 输出模式分为推挽和 OD 输出
- C.GPIO 可以同时即做输入又做输出
- D.GPIO 驱动外部 MOS 管时，为防止上电瞬间的不定态造成 MOS 管误开启，需要加下拉电阻

答案：ABD

解析：A 选项，GPIO 配置为 OD 输出，通过上拉到不同电源域可实现电平转换，该说法正确。B 选项，GPIO 输出模式通常分为推挽和 OD（开漏）输出，说法正确。C 选项，GPIO 在同一时刻通常只能作为输入或者输出，不能同时既做输入又做输出，该选项错误。D 选项，GPIO 驱动外部 MOS 管时，为防止上电瞬间的不定态造成 MOS 管误开启，加下拉电阻是常见的做法，说法正确。

33、哪些因素对传输阻抗(特征阻抗)有影响？

- A.走线长度
- B.介质厚度
- C.线间距
- D.线宽

答案：BCD

解析：传输阻抗（特征阻抗）与走线长度无关，公式中特征阻抗的单位长度传输线参数决定，和长度无直接联系。介质厚度变大，导体间互感减小，单位电感变大，单位电容变小，特征阻抗变大；线间距增大，阻抗增大；线宽越宽，单位电感越小，单位电容越大，特征阻抗则越小。所以介质厚度、线间距、线宽会对传输阻抗产生影响。

34、常见 SI 问题有哪些

- A.回沟
- B.同步开关噪声
- C.串扰与耦合
- D.过冲&下冲

答案：BCD

解析：同步开关噪声是由于多个信号同时切换时产生的瞬间电流变化引起的；串扰与耦合是指相邻信号之间的相互干扰；过冲&下冲是信号在跳变时出现的电压或电流的瞬间过度变化，这些都是常见的 SI（信号完整性）问题。而回沟并不是常见的 SI 问题表述，通常不存在这种说法。所以答案是 BCD。

35、关于处理器指令集 CISC 和 RISC，以下说法正确的是

- A.RISC 典型代表是 ARM，CISC 典型代表是 X86
- B.RISC 指令长度固定，CISC 指令长度不固定

C.RISC 有多种访存指令，CISC 访存指令为 Load/store

D.RISC 复杂操作需多指令完成，CISC 复杂操作可单指令完成

答案：ABD

解析：A 选项，RISC（精简指令集计算机）典型代表有 ARM 架构，被广泛应用于移动设备等；CISC（复杂指令集计算机）典型代表是英特尔生产的 x86 系列 CPU 及其兼容 CPU，如 AMD 等，该选项正确。B 选项，RISC 设计上指令长度单一，一般 4 个字节且在字边界上对齐；而 CISC 指令系统中指令长度有长有短，该选项正确。C 选项，RISC 采用装入/存储指令结构，只有装入（Load）和存储（Store）指令可以访问内存，其他指令均在寄存器之间对数据进行处理，并非有多种访存指令；CISC 有大量存储器-存储器操作指令，访存指令不局限于 Load/store，该选项错误。D 选项，RISC 结构中复杂操作通常需多条简单指令组合完成；CISC 由于指令系统丰富，有专用指令来完成特定的复杂功能，复杂操作可单指令完成，该选项正确。

36、以下逻辑电路间可以直接相连的有

A.5V TTL 驱动 5V CMOS

B.3.3V CMOS 驱动 3.3V LVTTTL

C.3.3V LVTTTL 驱动 3.3V CMOS

D.3.3V CMOS 驱动 5V TTL

答案：ABC

解析：TTL 和 CMOS 电平标准不同，5VTTL 和 5VCMOS 逻辑电平是通用的逻辑电平，可直接相连；3.3VCMOS 和 3.3VLVTTL 电平相近，3.3VCMOS 可以驱动 3.3VLVTTL，3.3VLVTTL 也能驱动 3.3VCMOS。而 3.3VCMOS 输出高电平一般为 3.2V 左右，小于 5VTTL 输入高电平的最小值 2.0V，所以 3.3VCMOS 不能直接驱动 5VTTL。

37、主板上某开关电源的工作频率为 1.5MHz，下列说法正确的是

A.电源开关切换瞬间产生的电流脉冲包含丰富的频率分量，因此会对 700MHz 以上的射频接收造成影响

B.该开关电源干扰的频谱特征主要表现为宽带噪声

C.该开关电源频率很低，因此它产生的噪声不会对 700MHz 以上的射频接收造成影响

D.该开关电源干扰的频谱特征主要表现为在其开关频率上的单音

答案：ABC

解析：A 选项：5VTTL（晶体管-晶体管逻辑）的输出电平可以满足 5VCMOS（互补金属氧化物半导体）的输入电平要求，所以 5VTTL 可以直接驱动 5VCMOS，该选项正确。

B 选项：3.3VCMOS 的输出特性能够适配 3.3VLVTTL（低电压晶体管-晶体管逻辑）的输入特性，二者可以直接相连，该选项正确。C 选项：3.3VLVTTL 的输出可以为 3.3VCMOS 提供合适的输入信号，能够直接相连，该选项正确。D 选项：3.3VCMOS 的输出高电平一般达不到 5VTTL 输入高电平的要求（5VTTL 输入高电平要求相对较高），所以 3.3VCMOS 不能直接驱动 5VTTL，该选项错误。

多选题（3 道）

38、对于 3.3VCMOS 器件，0.8V~2.0V 属于不可靠区域，实际使用中要避免

正确

错误

答案：正确

解析：对于 3.3VCMOS 器件，其高电平输入电压 V_{IH} 一般大于等于 2.0V，低电平输入电压 V_{IL} 一般小于等于 0.8V，0.8V-2.0V 这个区间内信号可能会使器件产生误判，属于不可靠区域，实际使用中要避免。

39、信号发生器的信号源包括频率合成部分，信号输入部分和信号输出部分

正确

错误

答案：错误

解析：信号发生器主要由频率合成部分（用于产生不同频率信号）、信号调制部分（对信号进行如幅度、频率等调制）、信号放大输出部分（将信号放大后输出）等构成，一般没有信号输入部分，信号发生器主要是产生信号输出并非输入信号，所以表述错误。

40、在印制电路板中通孔的寄生电感对 SI 有很大影响，相比于通孔长度的缩短，通孔孔径的增大对电感的影响更大；

正确

错误

答案：错误

解析：通孔寄生电感的计算公式为 $L=5.08h$ ，其中 h 为通孔长度， d 为钻孔直径。从公式可见，电感与通孔长度 h 呈正相关，而与钻孔直径 d 呈弱对数关系。因此，缩短通孔长度对降低寄生电感的影响远大于增大孔径。例如，当 h 从 63mil 减至 31mil 时，电感值可降低约 50%，而孔径从 10mil 增至 20mil 仅减少约 10% 的电感。

