# Componenti per l'elaborazione binaria dell'informazione

Architettura degli elaboratori

#### M. Favalli



Engineering Department in Ferrara

#### **Sommario**

Porte logiche

Il livello switch

Aspetti tecnologici

Reti logiche combinatorie

Analisi

Sintesi

#### **Sommario**

## Porte logiche

Il livello switch

Aspetti tecnologici

Reti logiche combinatorie

Analis

Sintesi

## Porte logiche

Si puó dare una definizione duplice delle porte logiche (gate):

#### Visione indipendente dalla tecnologia

Semplici blocchi corrispondenti a operatori (e più in generale a semplici funzioni) dell'algebra di commutazione con le quali costruire reti logiche che realizzano funzioni più complesse


#### Visione dipendente dalla tecnologia

Circuiti elementari di tipo digitale messi a disposizione da una data tecnologia (ASIC, FPGA)

Al livello logico un gate é caratterizzato inizialmente da funzione e numero di ingressi (fam-in).


#### Porte logiche (fan-in $\leq$ 2)

#### Funzione e simbolo schematico



## Porte logiche (fan-in > 2)

#### Funzione e simbolo schematico



## Aspetti tecnologici

- Diverse tecnologie microelettroniche consentono di realizzare gate (TTL, ECL, MOS, CMOS, FinFET ....)
- Ciascuna tecnologia consente di realizzare in maniera efficiente solo un certo numero di tipi di gate (gli altri sono realizzabili mediante opportune reti di gate elementari)
- Al livello tecnologico i gate non sono caratterizzati solo dalle funzioni che realizzano, ma anche da altri parametri (costo, ritardo, consumo di potenza)
- Per capire questi aspetti analizzeremo una tecnologia in dettaglio

#### **Sommario**

Porte logiche

#### Il livello switch

Aspetti tecnologici

Reti logiche combinatorie

Analisi

Sintesi

#### Livello switch

- La tecnologia elettronica piú diffusa é attualmente quella CMOS e quelle che stanno iniziando a sostiuirla hanno un comportamento simile
- In tale tecnologia il componente elementare più semplice descrivibile al livello logico non é il gate, ma il transistore descrivibile come un interruttore (switch)
- Un interruttore é infatti un componente binario (due stati)
- Questo ci consente di vedere il modo in cui una porta logica é costruita

#### Livello switch

- Supponiamo che un segnale binario (x) possa controllare lo stato (ON, OFF) dell'interruttore
- Nella tecnologia CMOS sono presenti due tipi di transistori

tipo n		tipo p	
X	stato	X	stato
0	OFF	0	ON
1	ON	1	OFF



## Descrizione di reti di switch mediante l'algebra di commutazione


- I sistemi fisici costituiti da switch interconnessi sono descrivibili utilizzando l'algebra di commutazione
- Bisogna codificare gli stati OFF e ON con un valore binario

logica positiva		logica negativa	
0	OFF	0	ON
1	ON	1	OFF


• Per descrizione della rete, si intende un espressione che assume il valore 1 se la rete é ON (logica positiva)

#### Connessioni serie e parallelo

#### Connessione serie:



#### Connessione parallelo:



## Rappresentazione logica

#### Logica positiva

Logica negativa


$S_X$	$s_y$	serie
0	0	0
0	1	0
1	0	0
1	1	1

$S_X$	$s_y$	parallelo
0	0	0
0	1	1
1	0	1
1	1	1

OR

**AND** 

$S_X$	$s_y$	serie	
1	1	1	
1	0	1	
0	1	1	
0	0	0	
		ı	
OR			




## Principio di dualitá

- Utilizzando lo stesso tipo di logica, le reti serie e parallelo realizzano funzioni duali (AND, OR)
- Cambiando tipo di logica, la stessa rete viene descritta da una funzione duale
- Il principio di dualità riguarda il modello logico dei sistemi fisici
- Punto di vista del calcolo delle proposizioni
  - La serie é ON se entrambi gli switch sono ON.
  - Il parallelo é ON se uno o l'altro degli switch é ON.
  - La serie é OFF se uno degli switch é OFF.
  - Il parallelo é OFF se entrambi gli switch sono OFF.

#### Reti di switch

- Reti di switch in serie e in parallelo possono essere composte in reti piú complesse
- Tali reti possono essere analizzate sostituendo iterattivamente:
  - a ciascuna serie di due o piú switch un singolo switch controllato dal prodotto logico degli ingressi degli switch sostituiti
  - a ciascun parallelo di due o piú switch un singolo switch controllato dalla somma logica degli ingressi degli switch sostituiti

#### Reti di switch (esempio di analisi)




Si puó quindi affermare che la rete n é ON se é vera x + yw

#### **Problema**

- Le reti di switch sono piuttosto interessanti, apparentemente sembrerebbero essere in grado di realizzare una qualsiasi espressione, ma c'é un problema di carattere elettrico.
- Gli switch non sono ideali ma hanno una resistenza serie per cui l'informazione si degrada attraversando serie di con troppi switch.
- Conviene utilizzarle per espressioni semplici.
- Come realizzare espressioni complesse?
- Si fará riferimento alla logica positiva

## Gate (tecnologia CMOS)

- La soluzione consiste nel fare in modo che una rete di switch possa controllare gli switch di un altra rete (con un guadagno in grado di "rinforzare" i segnali binari)
- Vediamo come esempio il caso della tecnologia CMOS
- Procuriamoci le costanti 1 (vdd) e 0 (gnd) e utilizziamo switch di tipo p e n per realizzare due reti con stati complentari



#### **NAND**

- Nella tecnologia CMOS non si puó realizzare direttamente un gate AND
- La realizzazione di un NAND é simile a quella di un NOT: si costruiscono due reti complementari
  - pull-up: che pilota un 1 uno degli ingressi vale 0
  - pull-down: che pilota uno 0 quando entrambi gli ingressi valgono 1

x _\		xy	pull-down (n)	pull-up (p)
^ -0	x _\ _\ _\	00	OFF	ON
i i	out	01	OFF	ON
× —\	x	10	OFF	ON
y	ν <u> </u>	11	ON	OFF

#### **Esercizi**

Si realizzi la porta logica CMOS di tipo NOR (out = (x + y)')

#### **Sommario**

Porte logiche

Il livello switch

## Aspetti tecnologici

Reti logiche combinatorie

Analis


Sintesi

#### Circuiti integrati

- Alcune informazioni sulle porte logiche possono essere dedotte dalla loro struttura al livello switch
- Una ulteriore informazione riguarda la tecnologia:
  - i circuiti sono realizzati integrando numerose porte logiche (> 10<sup>6</sup>) in un circuito integrato realizzato con materiali semiconduttori (es. silicio)
  - la tecnologia é planare: i dispositivi (switch, gate) non possono essere sovrapposti (le interconnessioni invece possono occupare diversi livelli)
  - il costo é proporzionale all'area utilizzata che dipende dal numero di dispositivi e dalle interconnessioni

#### Costo

- Nella tecnologia CMOS un gate corrisponde fisicamente a un area rettangolare le cui dimensioni sono proporzionali al numero di transistori e quindi di ingressi
- In una rete complessa, un primo contributo al costo é dato da un termine proporzionale alla somma dei gate pesata sui loro ingressi
- C'é un contributo dovuto alle interconnessioni




Esempio di NAND a 3 ingressi

#### Ritardo di propagazione

- I cambiamenti di valore degli ingressi di un gate non si riflettono istantaneamente sull'uscita
  - L'informazione é portata di valori di tensione e quindi per cambiarla é necessario muovere delle cariche
- Si ha un ritardo (detto di propagazione) che é proporzionale al numero di transistori in serie che pilotano il nuovo valore e al carico capacitivo
- Questo ritardo é molto importante perché contribuisce a determinare le prestazioni di un sistema digitale

## Ritardo di propagazione



#### **Sommario**

Porte logiche

Il livello switch

Aspetti tecnologici

#### Reti logiche combinatorie


Analisi

Sintesi

## Reti logiche combinatorie

- Una rete logica consiste di un insieme di porte logiche interconnesse secondo opportune regole in modo da una relizzare una funzione f: {0,1}<sup>n</sup> → {0,1}<sup>m</sup>
- Siano  $i_1, i_2, ...., i_n$  gli ingressi di tale rete e  $o_1, o_2, ...., o_m$ , le sue uscite
- Regole
  - gli ingressi di un gate possono essere dati da ingressi della rete, da una costante o da uscite di altri gate
  - l'uscita di un gate puó essere connessa agli ingressi di un altro gate o puó pilotare un uscita
  - le uscite di due gate non devono mai essere connesse insieme
  - non devono esistere cammini ciclici nella rete

## **Esempio**




#### Analisi e sintesi di reti combinatorie

- Per analisi di una rete combinatoria, si intende il processo che partendo dalla rete fornisce la funzione corrispondente
- Per sintesi di una rete combinatoria, si intende il processo che partendo da una funzione e da eventuali obbiettivi di progetto (costo, ritardo) produce una rete
- In entrambi i casi, le espressioni dell'algebra di commutazione sono il modello matematico che consente di gestire le trasformazioni che si hanno nei due processi

## Algoritmo di analisi




- 1. Si assegna un nome a ciascun ingresso
- Si procede in maniera iterattiva dagli ingressi del circuito esprimendo l'uscita di ciascun gate come un espressione degli ingressi della rete
  - a ciascun passo vengono considerati tutti i gate i cui ingressi sono giá stati calcolati
- 3. Si procede fino a quando non si ha l'espressione di tutte le uscite della rete
- 4. Si valutano tali espressioni ottendendo la tabella di veritá





Una volta ottenuta l'espressione dell'uscita, si puó fare la valutazione e ottenere la relativa funzione


abcde	a(b+c)(cd+e)	valore
00000	$0 \cdot (0+0) \cdot (0 \cdot 0 + 0) = 0 \cdot 0 \cdot (0+0)$	0
 11001	$1 \cdot (1+0) \cdot (0 \cdot 0 + 1) = 1 \cdot 1 \cdot (0+1)$	0


31












#### **Simulazione**

- La funzione associata a una rete combinatoria pu
   é essere calcolato senza utilizzare l'espressione corrispondente
- Le configurazioni vengono applicate agli ingressi e attraversa la rete verso le uscite calcolando l'uscita di ogni gate sulla base della sua definizione
- Questo compito puó essere fatto da strumenti detti simulatori logici
- Indipendentemente dal metodo utilizzato, l'analisi di una rete combinatoria ha un costo proporzionale a 2<sup>n</sup> (n é il numero di ingressi)
- Un circuito che implementa la somma in una CPU ha n=129, é possibile calcolare la funzione associata?

#### Esempio di simulazione

Si noti che questo tipo di simulazione (funzionale) non tiene conto dei ritardi dei gate che i simulatori possono comunque tenere in conto



## Algoritmo di sintesi (da espressione a rete) - I



- Si inseriscono nell'espressione tutte le parentesi compreso quelle rese non necessarie dalle regole dell'algebra di commutazione (senza considerare le complementazioni)
- 2. Si analizza l'espressione determinando il livello di ciascun operatore binario
  - 2.1 si inizializza un indice di livello a 1 o a 0 (se tutta l'espressione é racchiusa fra parentesi)
  - 2.2 si incrementa di 1 tale indice tutte le volte che si incontra una parentesi aperta e lo si decrementa di 1 tutte le volte che si incontra una parentesi chiusa

## Algoritmo di sintesi (da espressione a rete) - Il

- 3. Si disegnano i segnali di ingresso corrispondenti alle diverse variabili dell'espressione
- 4. Partendo dal valore più alto dell'indice di livello, si disegnano i simboli dei gate corrispondenti agli operatori connettendo gli opportuni segnali di ingresso a tale gate
- 5. Nel caso una variabile di ingresso o una parentesi risultino complementate si aggiunge un invertitore

## Esempi di sintesi


$$x = ab + c(d + e + ac)'$$

$$= (a \cdot b) + (c \cdot (d + e + (a \cdot c))')$$

$$=_1 (a \cdot_2 b) +_1 (c \cdot_2 (d +_3 e +_3 (a \cdot_4 c))')$$

livello 2

$$x = ab + c(d' + e)(f + g)$$
  
=  $(a \cdot b) + (c \cdot (d' + e) \cdot (f + g))$   
=  $(a \cdot 2b) + (c \cdot 2(d' + 3e) \cdot 2(f + 3g))$ 



#### Il ruolo del fan-out

- É possibile che una porta logica ne piloti piú di una (fan-out >
   1)
- Questo consente di ridurre il numero di porte logiche e di conseguenza il costo di una rete
- L'unico problema é un aumento del ritardo della rete
- Dal punto di vista degli algoritmi di analisi non cambia nulla
- Dal punto di vista della sintesi, invece, si hanno dei cambiamenti: prima del passo 3, si inserisce un ulteriore passo di ricerca di sottoespressioni comuni
- Per il momento, questa operazione verrá svolta su basi intuitive


#### Sintesi in presenza di fan-out

$$x = (a+bc)d + ((a+bc)e + f)$$

$$= ((a+(bc))d) + (((a+(bc))e) + f)$$

$$= ((a+3 (b ·4 c)) ·2 d) +1 (((a+4 (b ·5 c)) ·3 e) +2 f)$$

## Nel disegnare la rete conviene considerare prima le sottoespressioni con i livelli maggiori



#### Conclusioni

- Si é visto come si possa passare da un espressione a una rete o da una rete a un espressione a una funzione (tramite la valutazione)
- Non sappiamo ancora come passare da una funzione a un espressione
- Questo passo é quello piú rilevante dal punto di vista della sintesi