Nome:	Cognome:
Matricola:	Anno di immatricolazione

## Compito di Architettura degli elaboratori - A

La soluzione va riportata in bella su questo foglio, se ci sono problemi di spazio, utilizzate il retro, non sono ammessi altri fogli. I punti sono in trentesimi.

1. [1] Si trasformi l'espressione y = (a'+b)'c + a(b'c')' + abd in un espressione di tipo SP indicando le proprietá dell'algebra di commutazione utilizzate.

passo 1		.proprietá	De Morgan
passo 2	(a"b')c+a(b"+c")+abd	. proprietá	involuzione
-	ab'c+a(b+c)+abd		
passo 4	ab'c+ab+ac+abd	.proprietá	assorbimento
passo 5	ab'c+ab+ac	.proprietá	assorbimento
passo 6	ab+ac	.proprietá	


- 2. [1] Si effettuino le seguenti conversioni:
  - (a)  $89_{10} \Rightarrow 1011001$  base 2
  - (b)  $-49_{10} \Rightarrow 11001111$  base 2 (in complemento a 2 su 8 bit)
  - (c) BB (intero con segno in esadecimale su 8 bit)  $\Rightarrow$  \_-69 base 10
  - (d)  $1100101_2$  (naturale)  $\Rightarrow$  \_\_\_\_\_ base 10
- 3. [0.5] Si descrivano brevemente le differenze fra flip-flop latch: ......

..... i latch campionano.su.un livello, i flip-flop campionano.in corrispondenza a.un fronte..................

Si descriva sinteticamente il motivo per cui il flip-flop é piú largamente utilizzato dei latch nella realizzazione di reti sincrone:

i flip-flop garantiscono la stabilità dell'uscita per un periodo di clock, i latch solo durante la fase di hold

4. [2.5] Si consideri la funzione f non completamente specificata rappresentata nella seguente mappa di Karnaugh e si determini una espressione SP di costo minimo per f indicando sulla mappa i ragruppamenti rettangolari utilizzati in tale copertura.




Espressione

ab+bc'+ac'd+abc'+a'b'c

Nome: \_\_\_\_\_ Cognome: \_\_\_\_

5. [4] Si tracci il grafo di transizione dello stato di una FSM con due ingressi x e y e un uscita w. La FSM (di Mealy) ha uscita 0 quando x=0, quando x=1 osserva i bit ricevuti serialmente su y e porta l'uscita a 1 se gli ultimi 3 bit ricevuti su y (senza contare quelli ricevuti quando x=0 e compreso quello corrente) hanno il valore 1.



6. [1.5] Si descriva sinteticamente il principale problema del sommatore Ripple Carry (sommatore seriale)

Il ritardo nella propagazione del riporto

Si descriva poi l'idea utilizzata nel sommatore Carry Look Ahead che risolve in parte tale problema

Calcolare indipendentemente i riporti utilizzando solo gli ingressi

Si riportino le espressioni del carry propagate (p) e del carry generate (g) utilizzati nel sommatore CLA

p(i)=a(i) xor b(i) e g(i)=a(i) and p(i) dove i rappresenta l'indice dell' i-mo bit di ingresso

7. [1.5] Si consideri la seguente espressione del calcolo delle proposizioni e la si traduca in un espressione equivalente che utilizza invece gli operatori dell'algebra di commutazione:

 $P = (a \rightarrow b) \land (a \rightarrow c)$  P=(a'+b)(a'+c)

Si faccia la stessa operazione per l'espressione:

Utilizzando la valutazione delle due espressioni per tutti i valori di a,b,c o usando delle trasformazioni algebriche si determini se le due espressioni sono equivalenti:

P=(a'+b)(a'+c)=a'a'+a'c+a'b+bc=a'+a'c+a'b+bc=a'+bc=Q


diversamente, si poteva anche valutare P e Q per gli 8 possibili valori di a, b e c

3.7	
Nome:	Cognome:

## Compito di Architettura degli elaboratori - B

1. [0.5] Si descrivano i campi dell'istruzione or dell'ISA MIPS (numero di bit per campo, posizione dei campi nella parola e significato dei campi)

2. [1.5] Si evidenzino (ripassandoli con una matita colorata) i cammini dei dati che vengono attivati durante l'esecuzione di un istruzione di tipo lw \$t0, offset(\$t1) nella CPU MIPS a ciclo singolo illustrata di seguito. Si annotino tali cammini con gli argomenti dell'istruzione.



dall'ISA MIPS, le istr	rantaggio e uno svantaggio nell'utilizzo di un ISA in cui, diversame uzioni hanno diverse dimensioni (ad esempio 2 byte, 3 byte e 4 byte). memorizzazione più compatta dei programmi	
	rete di fetch e decodifica delle istruzioni più complessa	

Nome:	Cognome:			
	statisticamente il trasferir á spaziale. Ovvero			
	o și legge o scrive un dato da o siano letti o scritti dopo pocl			
agire per sfrutta indipen	utilizzare una memoria cac are il tipo di localitá evidenzi dentemente dal tipo di cache r di 1 (2,4)	iata, e quali valori s	si possono tipican dimensioni dei blo	mente utilizzare? pççhi (b)
scrittura al regi possibile soluzio l'i	rsione pipelined della CPU ster file. Si descriva sintetic one. ndirizzo (write register) del da el dato stesso che sta ancora	camente tale proble ato da scrivere nel r	ema e si annoti lo egister file arriva i	schema con una
O M U N PC	Address  Instruction memory  Address  Read register 1 Read register 2 Register 2 Register Write Write Write Register 2 Register 2 Register 2 Register 3 Re	Flead data 1 isters Read data 2	EX/MEM  Add  ALU result  Address  Da mem	

- 6. [0.5] In una CPU pipelined a n stadi, il periodo di clock viene determinato considerando:
  - O la somma dei ritardi di tutti gli stadi
  - () il ritardo dello stadio piú lento
  - $\bigcirc$  la somma dei ritardi di tali stadi diviso n

dove per ritardo di uno stadio si intende:

write register viene fatto passare attraverso 3 registri

in modo che rimanga allineato a write data

- (il ritardo del cammino piú lento in tale stadio (ad esempio, nello stadio EX nella figura di sopra, un possibile cammino va da ID/EX a EX/MEM attraverso Shift e Add)
- O la somma dei ritardi di tutti i blocchi utilizzati in tale stadio (ad esempio, ALU, adder, multiplexer e shifter nello stadio EX nella figura di sopra)
- O il ritardo massimo fra quelli di tali blocchi

Nome:	Cognome:
11011101	

7. [3] Si considerino la versione pipelined della CPU MIPS e questo frammento di codice:

add \$t0, \$s0, \$s1 and \$s1, \$t0, \$t4 or \$t1, \$s2, \$s4 or \$t2, \$t1, \$t0

Si riporti l'esecuzione in sequenza (senza tenere conto degli hazard) nella seguente tabella. Si indichino poi in tale tabella le dipendenze fra i dati che darebbero luogo ad hazard.

nota: non é detto che servano tutte le righe nelle tabelle

clock	IF	ID	EX	MEM	WB
1	and t0,s0,s1				
2	and s1,t0,t4	and t0,s0,s1			
3	or t1,s2,s4	and s1,t0,4	and t0,s0,s1		
4	or t2,t1,st0	or t1,s2,s4	and s1,t0,t4	and t0,s0,s1	
5		or t2(t1,st0	or t1,s2,s4	and s1,t0,t4	and t0 s0,s1
6			or t2,t1,st0	or t1,s2,s4	and s1,t0,t4
7				or t2,t1,st0	or t1 s2,s4
8					or t2,t1,st0

Si mostri l'esecuzione di tale frammento di codice in modo che tali dipendenze siano risolte. Si supponga a questo riguardo di considerare una pipeline priva di bypass a parte quello che rende possibile leggere e scrivere dal register file nello stesso ciclo di clock. Per ridurre il numero di stalli provate invece a riorganizzare il frammento di codice.

clock	IF	ID	EX	MEM	WB
1	and t0,s0,s1				
2	or t1,s2,s4	and t0,s0,s1			
3		or t1,s2,s4	and t0,s0,s1		
4	and s1,t0,t4	15	or t1,s2,s4	and t0,s0,s1	)
5	or t2,t1,st0	and s1,t0,t4		or t1,s2,s4	and t0,s0,s1
6		or t2,t1,st0	and s1,t0,t4		or t1 s2,s4
7			or t2,t1,st0	and s1,t0,t4	
8				or t2,t1,st0	and s1,t0,t4
9					or t2,t1,st0
10					
11					
12					

8. [3] Si consideri la seguente memoria cache a mappatura diretta con b=2 illustrata nella prima tabella. Si descrivano i campi di un indirizzo dell'architettura MIPS utilizzato per accedere a tale memoria.

Risposta: 31 Set block byte

La prima tabella mostra anche il suo stato iniziale prima dell'esecuzione della sequenza di istruzioni.

istruz	hit/miss	
lw \$t	0, 0x80(\$	<sup>zero)</sup> miss
lw \$t	1, 0x20(\$	zero) miss
lw \$t	2, 0x4c(\$	zero) hit
lw \$s	0, 0xb84(	<sub>\$zero)</sub> miss

Si annoti ogni istruzione con il suo esito (hit/miss) e si riporti lo stato finale della cache nella seconda tabella.

## Stato iniziale

V	tag	data block 1	data block 0	$\operatorname{set}$
0				7
0				6
0				5
1	0x010	M[0xA4]	M[0xA0]	4
0				3
0				2
1	0x001	M[0x4c]	M[0x48]	1
0				0

## Stato finale

V	tag	data block 1	data block 0	set
				7
				6
				5
1	0x000	M[0x24]	M[0x20]	4
				3
				2
1	0x001	M[0x4c]	M[0x48]	] 1
1	0x0101110	M[0xb84]	M[0xb80]	0