PAGE: Practical AES-GCM Encryption for Low-End Microcontrollers

https://youtu.be/aQCqSKftExM

김경호






Contents

- 1. Related work
- 2. FACE-LIGHT
- 3. 128bit Binary field multiplication
- 4. Evaluation
- 5. Conclusion



1. Related work | AES-GCM

- 현재 가장 많이 사용하는 암호화 모드
- Message 인증을 포함하는 암호화 모드(GMAC을 이용한 무결성 검증)
- AES CTR 암호화 + Galois Message Authentication Code(GMAC)
- $GF(2^{128})$





GCM Overview



1. Related work | FACE

- 2018 CHES에서 발표된 AES 최적화 기법
- Look Up Table(LUT)을 이용한 연산 시간 최적화
- AES-CTR의 Counter 값의 특징을 이용한 LUT 저장
- Counter 값 변화에 따라 일정 주기마다 LUT 업데이트 필요
- LUT의 크기는 5KB↑







1. Related work | 128bit Binary Field Multiplication

- GCM에서는 128bit Binary Field(BF) Multiplication 이용
- Multiplication은 연산 시간이 크기 때문에 최적화 필요
- LUT Method
 - LUT를 이용한 연산 시간 단축
 - Timing Attack, SPA 방어
 - 반복적인 LUT 접근에 따른 CPA 공격 취약성 밝혀짐
- Block Comb Method
 - Multiplicand(피승수)의 bit 값에 따라 연산
 - 1 -> 연산, 0 -> Pass
 - If, else로 인한 Timing Attack 취약

```
Algorithm 1 Constant exclusive-or operation with NOP [25]

Require: Operand A
Ensure: Result R

1: if exclusive operation is required then
2: R \leftarrow R \oplus A {normal exclusive-or operation}
3: else
4: NOP {no operation}
5: end if
6: return R

Algorithm 2 Constant exclusive-or operation with zero variable [25]

Require: Operand A
Ensure: Result R
1: if exclusive operation is required then
2: R \leftarrow R \oplus A {normal exclusive-or operation}
3: else
4: R \leftarrow R \oplus O {exclusive-or operation with zero value}
5: end if
6: return R
```



1. Related work | Research on Block Comb Method

- Secure GCM Implementation on AVR Ziu et al
 - LUT Method에 대한 CPA 공격
 - Masked Block Comb(MBC) Method 제안
 - Karatsuba Algorithm을 통한 곱셈기 최적화 구현

```
Algorithm 5 Masked Block Comb on 32-bit

Require: 32-bit wise operands A and B

Ensure: Result C \leftarrow A \cdot B

1: for i from 7 by 1 to 0 do

2: for j from 3 by 1 to 0 do

3: BIT \leftarrow A[j] \& (1 \ll i)

4: \{MASK, T0\} \leftarrow 0 - BIT

5: for k from 3 by 1 to 0 do

6: C[k+j] \leftarrow C[k+j] \oplus (B[k] \& MASK)

7: end for

8: end for

9: C \leftarrow C \ll 1

10: end for

11: return C
```

- 1. BIT 변수에 A[j]의 I 번째 bit set
- 2. BIT이 1이면 MASK = 0xff, 0이면 MASK = 0
- 3. MASK = 0xff 이면 동일한 결과 출력
- 4. MASK = 0 이면 XOR 0 -> 결과에 지장 x
- 5. 결과 1비트 왼쪽 shift 연산 후 8번 반복



1. Related work | Research on Block Comb Method

- SCA-Resistant GCM Implementation on AVR Seo and Kim
 - MBC(Masked Block Comb) Method에 CPA 공격
 - Dummy XOR을 통한 SPA 방지
 - GHASH의 CPA를 막기 위한 Masking 제안
 - 8개의 Garbage 레지스터 사용

```
    R<sub>25</sub> ← 0x07 // Set displacement value for dummy ADD instruction

    for ILA
2: for l = 0 to 15 do
3: Ri ← 0
 4: end for
 5: for l = 0 to 3 do
 6: R<sub>16+l</sub> ← A[l]
       R_{21+l} \leftarrow B[l]
9: R<sub>20</sub> ← 0
10: // Processing from 0-th bit to 6-th bit
11: for l = 0 to 6 do
       for m = 0 to 3 do
           if the l-th bit of R_{21+m}==1 then
              R_0 \leftarrow R_0 + R_{25} // Dummy ADD instruction for ILA
              for k = 0 to 4 do
                 R_{8+m+k} \leftarrow R_{8+m+k} \oplus R_{16+k}
             // Dummy XOR with the garbage registers
              for k = 0 to 4 do
                 R_{m+k} \leftarrow R_{m+k} \oplus R_{16+k}
23:
          end if
       end for
       (R_{20}, \dots, R_{16}) \leftarrow (R_{20}, \dots, R_{16}) \ll 1
27: // Processing the final 7-th bit
28: for m = 0 to 3 do
       if the 7-th bit of R_{21+m}==1 then
           R_0 \leftarrow R_0 + R_{25} // Dummy ADD instruction for ILA
           for k = 0 to 4 do
             R_{8+m+k} \leftarrow R_{8+m+k} \oplus R_{16+k}
          // Dummy XOR with the garbage registers
           for k = 0 to 4 do
              R_{m+k} \leftarrow R_{m+k} \oplus R_{16+k}
       end if
```

```
l 1 m 0:
   SBRS
              R<sub>21</sub>, 1
              1 1 m0 Dummy
   ADD
                 R<sub>12</sub>, R<sub>20</sub>
   RJMP
                 1 1 m 1
1 1 m0 Dummy:
   EOR
                 1 1 m 1
   RJMP
```

1. Related work | Karatsuba

- 효율적인 연산을 통해 곱셈 연산을 최적화하는 알고리즘
 - 기본적인 곱셈 알고리즘

$$x = x_1 B^m + x_0$$
$$y = y_1 B^m + y_0$$

$$xy = (x_1B^m + x_0)(y_1B^m + y_0)$$

$$xy = x_1y_1B^{2m} + (x_1y_0 + x_0y_1)B^m + x_0y_0$$

Ex) 1234 * 5678

$$12\ 34 = 12 \times 10^2 + 34$$

 $56\ 78 = 56 \times 10^2 + 78$

$$z_2 = 12 \times 56 = 672$$

 $z_0 = 34 \times 78 = 2652$
 $z_1 = (12 + 34)(56 + 78) - z_2 - z_0 = 46 \times 134 - 672 - 2652 = 2840$
결과 = $z_2 \times 10^{2 \times 2} + z_1 \times 10^2 + z_0 = 672 \times 10000 + 2840 \times 100 + 2652 = 7006652$

Karatsuba Algorithm

$$Z_{2} = X_{1} y_{1}$$

$$Z_{0} = X_{0} y_{0}$$

$$Z_{1} = (X_{1} y_{1} + X_{1} y_{0} + X_{0} y_{1} + X_{0} y_{0}) - X_{1} y_{1} - X_{0} y_{0}$$


$$= X_{1} y_{0} + X_{0} y_{1}$$

$$z_1 = (x_1 + x_0)(y_1 + y_0) - z_2 - z_0$$



2. FACE-LIGHT


- FACE에 기반한 최적화 구현 기법
 - 저전력 프로세스에 최적화 된 구현 기법
- Counter 값 변화에 따라 LUT 업데이트 필요 없음
- 기존 FACE와 결합하여 성능 향상








2. FACE-LIGHT





2. FACE-LIGHT



2. FACE-LIGHT | Extended FACE

- Extended FACE
 - Original FACE
 - FACE-Light
- 연산 절감 효과
 - Subbytes
 - AddRoundKey








- 기존 연구(SCA-Resistant GCM Implementation on AVR) 에서 성능 향상
 - 8개의 Garbage Register를 1개로 감소 및 곱셈 방식 교체로 Register 1개 확보
 - 확보한 8개의 레지스터를 이용한 Karatsuba Algorithm 최적화
 - Reduction 최적화 구현

- 8개의 Garbage Register를 1개로 감소(동일 곱셈 연산)
 - 파형에 큰 변화가 없으므로 공격자가 판단 불가능





```
Input: : 32-bit multiplicand A and 32-bit multiplier B (R_{19}, \ldots, R_{16}) A value, R_{23}, \ldots, R_{20} B value)
Output: Result C(64\text{-bit}) = A \times B (Garbage result goes into (R_{24}) and real result goes into
   (R_{15},\ldots,R_8)
 1: R_{25} \leftarrow 0x06
2: for l = 7 to 0 do
      for m = 3 to 0 do
         if the l-th bit of R_{16+m}==1 then
            R_0 \leftarrow R_0 + R_{25}
            for k = 0 to 4 do
               R_{8+m+k} \leftarrow R_{8+m+k} \oplus R_{20+k}
             end for
          else
            for k = 0 to 4 do
               R_{24} \leftarrow R_{24} \oplus R_{20+k}
            end for
          end if
      end for
      (R_{15},\ldots,R_8) \leftarrow (R_{15},\ldots,R_8) \ll 1
16: end for
```

```
Algorithm 5 Masked Block Comb on 32-bit

Require: 32-bit wise operands A and B

Ensure: Result C \leftarrow A \cdot B

1: for i from 7 by 1 to 0 do

2: for j from 3 by 1 to 0 do

3: BIT \leftarrow A[j]\&(1 \ll i)

4: \{MASK, T0\} \leftarrow 0 - BIT

5: for k from 3 by 1 to 0 do

6: C[k+j] \leftarrow C[k+j] \oplus (B[k]\&MASK)

7: end for

8: end for

9: C \leftarrow C \ll 1

10: end for

11: return C
```

• MBC에서 사용한 곱셈 방식 사용

Ziu et al

```
    R<sub>25</sub> ← 0x07 // Set displacement value for dummy ADD instruction

    for ILA
 2: for l = 0 to 15 do
 3: R<sub>l</sub> ← 0
 4: end for
 5: for l = 0 to 3 do
     R_{16+l} \leftarrow A[l]
     R_{21+l} \leftarrow B[l]
 8: end for
9: R<sub>20</sub> ← 0
10: // Processing from 0-th bit to 6-th bit
11: for l = 0 to 6 do
       for m = 0 to 3 do
          if the l-th bit of R_{21+m}==1 then
              R_0 \leftarrow R_0 + R_{25} // Dummy ADD instruction for ILA
              for k = 0 to 4 do
                 R_{8+m+k} \leftarrow R_{8+m+k} \oplus R_{16+k}
18:
             // Dummy XOR with the garbage registers
              for k = 0 to 4 do
                 R_{m+k} \leftarrow R_{m+k} \oplus R_{16+k}
           end if
       (R_{20}, \dots, R_{16}) \leftarrow (R_{20}, \dots, R_{16}) \ll 1
26: end for
27: // Processing the final 7-th bit
28: for m = 0 to 3 do
       if the 7-th bit of R_{21+m}==1 then
           R_0 \leftarrow R_0 + R_{25} // Dummy ADD instruction for ILA
          for k = 0 to 4 do
              R_{8+m+k} \leftarrow R_{8+m+k} \oplus R_{16+k}
          // Dummy XOR with the garbage registers
           for k = 0 to 4 do
           R_{m+k} \leftarrow R_{m+k} \oplus R_{16+k}
end for
     end if
10: end for
                    Seo and Kim
```

40bit의
 Multiplicand를 사용하는 기존 연구
에 비해 1개의 레지스터 확보

Our work

• 확보한 8개의 레지스터를 이용한 Karatsuba Algorithm 최적화

```
Algorithm 5 Karatsuba algorithm for 64-bit multiplication

Input: : 64-bit wise operands A and B

Output: : Result C \leftarrow A \times B

1: L \leftarrow A[3 \sim 0] \times B[3 \sim 0]

2: H \leftarrow A[7 \sim 4] \times B[7 \sim 4]

3: M \leftarrow (A[7 \sim 4] \oplus A[3 \sim 0]) \times (B[7 \sim 4] \oplus B[3 \sim 0])

4: M \leftarrow M \oplus L \oplus H

5: C \leftarrow (H \ll 64) \oplus (M \ll 32) \oplus L

6: return C
```

Algorithm 6 Proposed Level 1 Karatsuba Block-Comb in source code level

K0 ~ K7을 이용해 Karatsuba 과정에서 C[4] ~ C[11] 연산 에 필요한 값을 스텍 메모리 사용 없이 처리



- Reduction 최적화 구현
 - 128bit 곱셈의 결과를 Reduction하는 과정에서 소프트웨어 최적화
 - 8bit 환경에 알맞게 최적화 구현
 - Assembly 구현으로 320cc로 최적화

Algorithm 2 (Fast reduction modulo g)

Input: 256-bit string $[X_3 : X_2 : X_1 : X_0]$ where X_3, X_2, X_1, X_0 are 64-bit long each.

Step 1: Shift X₃ by 63-, 62- and 57-bit positions to the right, to compute:

$$A = X_3 \gg 63$$

$$B = X_3 \gg 62$$

 $C = X_3 \gg 57$ (23)

Step 2: XOR A, B, and C with X_2 . Compute D as follows:

$$D = X_2 \oplus A \oplus B \oplus C \tag{24}$$

Step 3: Shift [X₃: D] by 1-, 2- and 7-bit positions to the left. Compute numbers:

$$[E_1:E_0]=[X_3:D]\ll 1$$

$$[F_1:F_0] = [X_3:D] \ll 2$$

$$[G_1:G_0] = [X_3:D] \ll 7$$
 (25)

Step 4: XOR $[E_1 : E_0]$, $[F_1 : F_0]$, and $[G_1 : G_0]$ with each other and $[X_3 : D]$. Compute a number $[H_1 : H_0]$ as follows:

$$[H_1: H_0] = [X_3 \oplus E_1 \oplus F_1 \oplus G_1: D \oplus E_0 \oplus F_0 \oplus G_0]$$
 (26)

Output: $[X_1 \oplus H_1 : X_0 \oplus H_0]$ (the reduction result)



- 표준 AES보다 약 **22% 성능 향상**을 보임
- 추가적인 LUT 업데이트 시간 소요가 없음

Security level	Dinu et al. [17]	Otte et al. [18]	FACE-LIGHT (This work)	Extended FACE (This work)
AES-128	2,835	2,507	2,218	1,967
AES-192	N/A	2,991	2,702	2,449
AES-256	N/A	3,473	3,184	2,931




- FACE-LIGHT 8bits Microcontroller에 최적화 됨
- LUT 업데이트가 없기 때문에 Constant Timing 유지
- 8bits 저전력 프로세서부터 제약없이 사용 가능

	FACE [9]	FACE-LIGHT (This work)	
Table update	\checkmark	_	
Constant timing	_	\checkmark	
Target processor	32-bit or above	8-bit or above	
Expandable Round	Round 2	Round 3	



• **파형 분석 공격**(CPA, DPA)에 대한 **저항성**을 지님



- ARX 연산을 사용하는 LEA에 비해 매우 빠른 마스킹 속도
- 기존의 Masked AES 연구 결과에 비해 성능 향상
 - FACE-LIGHT, 소프트웨어 최적화

LEA-128 [19]	Masked LEA-128 [20]	Masked AES-128 (This work)
2,688	36,589	6,219



4. Evaluation | 128bit Binary Multiplication

• 기존 연구에 비해 31% 성능 향상

• 기존 연구들과 비교 했을 때 가장 빠름


Bit	Method	Seo and Kim [10]	This work
32-bit	Proposed Block-Comb	490	478
64-bit	Proposed Karatsuba Block-Comb (Level 1)	1,330	1,188
128-bit	Proposed Karatsuba Block-Comb (Level 2)	5,675	3,896

Contributor	Method	TA/SPA Security	Timing (cc)
Liu et al. [15]	Karatsuba + Masked Block Comb	TA only	14,878
Seo and Kim [10]	Karatsuba + Block-Comb with Dummy XOR and ILA	TA/SPA both	7,162
This Work	Karatsuba + Block Comb with Dummy XOR and ILA	TA/SPA both	4,230



4. Evaluation | PAGE

- CPA에 취약한 기존 연구에 비해 Masking을 통한 CPA 방어
- 기존 AES-GCM 구현 (Ziu et al)에 비해 평균 44% 성능 향상



Algorithm	16-byte	64-byte	1024-byte
AES-GCM-128	807	510	415
AES-GCM-192	868	548	466
AES-GCM-256	928	586	477

Algorithm	16 bytes	64 bytes	1024 bytes
A: Proposed masked GCM	1,378	850	686
B: Ziu et al	2,047	1,242	990
overhead ration: (A-B)/B	0.48	0.46	0.44



5. Conclusion

• AES-GCM 최적화

• 암호화 부분인 AES-CTR을 FACE-LIGHT 기법을 통해 최적화

• 메시지 인증 부분의 128bit Multiplication을 최적화



Q&A

