

Modificação do Sistema de Sonar

Versão 2026

OBJETIVOS

Após a conclusão desta experiência, os seguintes tópicos devem ser conhecidos pelos alunos:

- Aplicação de sensores, atuadores e comunicação serial para compor sistemas digitais;
- Desenvolvimento de circuito para varredura e detecção de objetos;
- Desenvolvimento de máquina de estados para controle de um sistema estrutural;
- Realização de testes de unidade e testes de integração de circuitos digitais;
- Projeto de circuitos em FPGA.

RESUMO

Esta experiência tem por objetivo desenvolver uma modificação do Sistema de Sonar da experiência anterior adicionando um novo modo de funcionamento a ele. O Sistema de Sonar é um circuito que realiza a varredura e a detecção de objetos próximos com a utilização de um sensor ultrassônico de distância e de um servomotor. Ele também possui interfaces de comunicação serial para se comunicar com dispositivos externos para apresentar dados e receber comandos. O Sistema de Sonar Modificado será desenvolvido e testado com base na placa de desenvolvimento FPGA DE0-CV e usando a infraestrutura disponível na bancada do Laboratório Digital.

1. ESPECIFICAÇÃO DO PROJETO

O projeto da experiência está relacionado com a adição de novos modos de funcionamento do sistema de Sonar desenvolvido anteriormente. O funcionamento do sistema de Sonar deve ser modificado com base em caracteres recebidos de um terminal ou dispositivo serial através de um sinal de entrada.

Depois do acionamento do sinal de *reset*, o circuito deve iniciar no **modo normal** de funcionamento ($\text{modo}=0$), implantado na Experiência 5 e denominado **modo de localização**. Quando o circuito receber um caractere C1, o Sonar deve mudar para o **novo modo** de funcionamento ($\text{modo}=1$), em que uma funcionalidade adicional deve ser implementada. O recebimento de um caractere C2, com $C2 \neq C1$, deve fazer o sistema voltar ao **modo normal**. **Por exemplo**, se o Sonar receber um caractere $C1='N'$ o circuito deve entrar no modo Novo e se receber um caractere $C2='A'$, deve voltar ao modo Antigo.

1.1. Novo Modo de Funcionamento

O circuito do Sonar deve iniciar no **modo (normal) de localização** ($\text{modo}=0$) com a realização da varredura (movimentação do conjunto do servomotor e sensor), da medida de distância, da transmissão de dados e a espera de 2 segundos já implantado na experiência anterior. Quando o circuito recebe um caractere **'a'** (*atenção*) pela porta serial, o circuito muda para o **modo de atenção** ($\text{modo}=1$), no qual ele interrompe a movimentação do servomotor mas continua realizando medidas e transmitindo dados pela porta serial a cada 2 segundos. Quando receber o caractere **'v'** (*voltar*), o Sonar deve voltar ao seu funcionamento normal, com a movimentação, as medidas de distância e a transmissão de dados a partir da posição em que estava quando foi interrompido. O sonar deve responder apenas aos caracteres 'a' e 'v', ambos minúsculos. Quaisquer outros caracteres diferentes de 'a' e 'v' devem ser ignorados.

Para essa funcionalidade ser implantada, acrescenta-se ao Sistema de Sonar um novo sinal de entrada no circuito, chamado `entrada_serial`. Esse sinal deve ser transmitido serialmente pelo computador para a placa FPGA. Logo, nessa comunicação, o computador **transmite serialmente** o dado de mudança de modo para que ele seja **recebido serialmente pelo sistema de sonar**.

A **interface básica** de sinais do circuito da experiência deve seguir os sinais apresentados na figura 1.




Figura 1. Interface modificada do Sistema de Sonar.

Para depuração, acrescente uma nova saída, chamada `db_mod0`, que deve indicar o modo de funcionamento do circuito. Outros sinais de depuração devem ser acrescentados à interface básica e documentados no Planejamento do grupo. Sinais de depuração já existentes na versão original do Sistema de Sonar devem ser mantidos ou adaptados. Recomenda-se que a técnica de **multiplexação de recursos**, apresentada na seção “1.2-C” desta apostila, seja utilizada para aprimorar o uso dos sinais de depuração do projeto.

1.2. Considerações para o Desenvolvimento do Projeto

Apresentam-se, a seguir, algumas considerações sobre o desenvolvimento do projeto do circuito do Sistema de Sonar Modificado.

A) Adição do circuito de recepção serial

É fornecido no e-Disciplinas um circuito de recepção serial assíncrona denominado `rx_serial_7E1`, que funciona com o modo de comunicação 7E1 a uma taxa de 115200 *bauds* (arquivo `rx_serial_7E1.v`). Esse módulo deve ser usado como componente interno do Fluxo de Dados do Sistema de Sonar Modificado. A definição do módulo é apresentada na figura 2. Além disso, um *testbench* do componente também é fornecido para facilitar o entendimento do seu funcionamento e sua aplicação no projeto da experiência.

```

module rx_serial_7E1 (
    input    clock,
    input    reset,
    input    RX,
    output    pronto,
    output [6:0] dados_ascii,
    output    paridade,
    output    paridade_par,
    output    db_clock,
    output    db_tick,
    output [3:0] db_estado
);

```

Figura 2. Módulo para a recepção serial.

B) Restrição de Projeto

A modificação do novo modo de funcionamento deve ser implementada **alterando a máquina de estados da Unidade de Controle**, na qual cada modo deve estar associado a uma sequência de estados diferente. Não devem ser introduzidos blocos lógicos sobre sinais de controle dentro do fluxo de dados (por exemplo, **não se deve incluir uma porta lógica inibindo o sinal de controle `pwm` do servomotor quando o circuito estiver no modo de atenção**).

O diagrama de transição de estados da Unidade de Controle deve ser documentado de forma detalhada, mostrando quais conjuntos de estados correspondem a qual modo de funcionamento do Sistema de Sonar.

C) Apresentação de Sinais de Depuração em LEDs e *Displays* (DESAFIO)

O mapeamento de sinais de depuração em LEDs e *displays* de 7 segmentos disponíveis na placa FPGA é um recurso importante para a verificação de funcionamento do projeto sintetizado na bancada do laboratório. Dado o número limitado destes recursos (10 *leds* e 6 *displays*), pode ser necessário o uso da técnica de **multiplexação de recursos** para expandir o número de sinais que podem ser monitorados no projeto.

O conceito de **multiplexação de recursos** pode ser explicado usando como exemplo a multiplexação dos *displays* de 7 segmentos. A figura 3 ilustra um exemplo de como isso pode ser realizado. Nela, o uso de um multiplexador 4x1 permite a apresentação de até 24 valores distintos nos *displays* de 7 segmentos da placa FPGA – quadruplicando, portanto, a capacidade de apresentação de dados desses *displays*.




Figura 3 – Multiplexação de *displays* de 7 segmentos.

A figura 3 mostra conceitualmente como os 6 *displays* de 7 segmentos podem ser compartilhados para permitir a exibição de um total de 24 *bits* por conjunto de *sinais*, provenientes de diversos componentes do projeto. O controle do subconjunto de sinais é controlado pelo sinal *sel_mux*. Durante a depuração, o responsável pela realização dos procedimentos de teste pode controlar os valores apresentados nos *displays* pelo acionamento de entradas de depuração (sinal *sel_mux*). A tabela 1 ilustra uma possível aplicação desse conceito para o Sistema de Sonar Modificado.

Tabela 1 – Exemplo de sinais de depuração do Sistema de Sonar Modificado exibidos em *displays* de 7 segmentos.

sel_mux	componente	HEX5	HEX4	HEX3	HEX2	HEX1	HEX0
00	servomotor + HC-SR04	posição do servo	estado_hcsr04	a definir	distancia2	distancia1	distancia0
01	uart	estado_tx	DADO_TX1	DADO_TX0	estado_rx	DADO_RX1	DADO_RX0
10	tx dados sonar	estado_tx_sonar	contagem_selmux	dado_sonar1	dado_sonar2	a definir	a definir
11	sonar	estado_sonar	a definir	a definir	angulo2	angulo1	angulo0

O mesmo conceito de multiplexação de recursos pode ser aplicado para a multiplexação dos 10 LEDs disponíveis na placa FPGA DE0-CV. O sinal de seleção da multiplexação pode ser compartilhado entre LEDs e *displays*. A definição dos sinais mapeados em LEDs deve ser apresentada no Planejamento.

Com a adição dos sinais de seleção para a multiplexação de *displays* e os sinais de depuração, a sugestão da interface de sinais do Sistema de Sonar Modificado é apresentada na figura 4. Se necessário, pode-se aumentar o número de sinais que podem ser monitorados nos *displays* de 7 segmentos mudando o multiplexador para um multiplexador 8x1.




Figura 4. Interface de sinais do sistema de Sonar com multiplexação de *displays*.

2. PARTE EXPERIMENTAL

2.1. Atividade 1 – Projeto e Verificação do Sistema de Sonar Modificado

Esta atividade visa desenvolver o projeto e a verificação do Sistema de Sonar Modificado usando as ferramentas apresentadas e usadas no Laboratório Digital. A qualidade da documentação do projeto é um ponto importante da avaliação do desempenho do grupo.

- a) Desenvolva o **projeto do circuito** do Sistema de Sonar Modificado, conforme especificação apresentada na seção 1. Siga as etapas de desenvolvimento e elabore os projetos dos circuitos intermediários. Apresente as decisões de projeto e os detalhes do seu funcionamento. Acrescente na documentação **diagramas de projeto** (diagrama de blocos do fluxo de dados e diagrama de transição de estados para unidade de controle).
- b) Defina um **Plano de Teste** com a descrição dos casos de teste para verificação de funcionamento do sistema de sonar. Elabore o(s) *testbench(es)* necessários.
- c) Execute a **verificação funcional** do projeto através de simulação dos casos de teste definidos para o sistema de sonar modificado usando o ModelSim. Anote as figuras das formas de onda obtidas para mostrar o correto funcionamento dos módulos testados. Anexe-as no Planejamento.
DICA: as **anotações** das formas de onda devem mostrar os principais eventos no funcionamento do circuito, como p.ex. envio do sinal Trigger para início da medida de distância pelo sensor HC-SR04, início da transmissão de cada caractere serial, término de cada ciclo de medidas, etc).
- d) Submeter junto com o Planejamento um arquivo zip (`exp6_modelsim_txbyy.zip`) contendo os códigos Verilog usados para simulação com o ModelSim (*testbenches*, código fonte dos módulos e circuitos de teste).

2.2. Atividade 2 – Planejamento da Execução Experimental

Esta atividade experimental visa planejar como a parte experimental será executada na bancada do Laboratório Digital. **A qualidade deste plano será considerada na avaliação do grupo.**

- e) Elabore um **Plano de Execução Experimental** a ser seguido durante a execução das atividades experimentais na bancada remota. Mostre:
 - 1) como serão realizados a montagem e os testes incrementais do Sistema de Sonar Modificado;
 - 2) diagramas indicando como cada componente de hardware deve ser energizado, que cuidados devem ser tomados ao fazer as conexões de alimentação de cada componente (ex.: tensão de alimentação) e que conexões devem ser realizadas nos diversos componentes (ex.: servomotor, *proto board*, sensor de distância, módulo serial e GPIOs da placa FPGA).
 - 3) quais são os circuitos de teste intermediários definidos;
 - 4) como o funcionamento correto de cada módulo é validado;
 - 5) quais testes devem ser aplicados para verificar o Sistema de Sonar Modificado e suas partes;
 - 6) indique os principais sinais de depuração definidos pelo grupo e que podem ser monitorados durante os testes e na demonstração final do projeto. Mostre também as ferramentas selecionadas para a monitoração destes sinais e como elas devem ser configuradas.
DICA: elabore uma tabela descrevendo cada sinal de depuração e sua função ou aplicação no processo de monitoração e depuração do circuito.
- f) Mostre no Planejamento a sequência de atividades programadas pelo grupo para serem executadas na bancada do Laboratório Digital.

- g) Como preparação para a síntese, execute a designação de sinais aos recursos da placa FPGA. Adote a seguinte tabela de designação mínima da Tabela 2. Recomenda-se que o grupo acrescente sinais de depuração, preferencialmente seguindo as recomendações de multiplexação de recursos da seção “1.2-C” desta apostila, e documente-os no Planejamento.

Tabela 2 – Designação mínima (incompleta) de pinos para o Sistema de Sonar.

sinal	pino DE0-CV	pino da FPGA
clock	CLOCK_50	M9
reset	chave SW0	
ligar	chave SW1	
entrada_serial	GPIO_0_D3	
trigger	GPIO_1_D1	
echo	GPIO_1_D3	
pwm	GPIO_0_D35	
saida_serial	GPIO_0_D1	
fim_posicao	GPIO_1_D35	

- h) Submeta o arquivo QAR do projeto (`exp6_txbyy.qar`) junto com o Planejamento.

2.3. Atividade 3 – Procedimento Experimental na Bancada do Laboratório

Esta atividade experimental visa executar o Plano de Execução Experimental elaborado pelo grupo para testar o projeto do Sistema de Sonar na bancada do Laboratório Digital.

- i) A cada etapa de testes, programe a placa FPGA e execute os testes incrementais planejados. Mostre para o professor o correto funcionamento de cada circuito de teste planejado. Relate ocorrências experimentais.
- j) Capture formas de onda dos principais sinais de depuração usando ferramentas do **Analog Discovery** e imagens de saídas em *displays* de 7 segmentos e LEDs para o Sistema de Sonar. Documente também saídas observadas no software **Processing** (na interface gráfica e no console de mensagens).
- k) Finalmente, teste o circuito (completo) do Sistema de Sonar Modificado.
- l) Relate quaisquer ocorrências experimentais no Relato da experiência.
- m) Realize uma demonstração de funcionamento do Sistema de Sonar Modificado ao professor.
- n) Submeta o arquivo QAR final do projeto do sistema de sonar `exp6_final_txbyy.qar` junto com o Relato.

2.4. Atividade 4 – Desafio

- o) Uma **atividade adicional** será apresentada pelo professor. Execute-a e documente sua realização no Relato da experiência.

3. BIBLIOGRAFIA

- ALMEIDA, F.V. de; SATO, L.M.; MIDORIKAWA, E.T. **Tutorial para criação de circuitos digitais em Verilog no Quartus Prime 20.1**. Apostila de Laboratório Digital. Departamento de Engenharia de Computação e Sistemas Digitais, Escola Politécnica da USP. Edição de 2024.
- ALMEIDA, F.V. de; SATO, L.M.; MIDORIKAWA, E.T. **Tutorial para criação de circuitos digitais hierárquicos em VHDL no Quartus Prime 16.1**. Apostila de Laboratório Digital. Departamento de Engenharia de Computação e Sistemas Digitais, Escola Politécnica da USP. Edição de 2017.
- ALTERA / Intel. **DE0-CV User Manual**. 2015.
- ALTERA / Intel. **Quartus Prime Introduction Using Verilog Designs**. 2016.
- ALTERA / Intel. **Quartus Prime Introduction to Simulation of Verilog Designs**. 2016.
- Cytron Technologies. **HC-SR04 Product user's manual**. May 2013.
- Electronic Industries Association. **Interface Between Data Terminal Equipment and Data Communication Equipment Employing Serial Date Interchange EIA-RS-232-C**, Washington, August 1969.
- HELD, G. **Understanding Data Communications**. 6th ed., New Riders, 1999.
- MIDORIKAWA, E.T. **Metodologia de Projeto com Dispositivos Programáveis**. Apostila de Laboratório Digital. PCS-EPUSP, 2016.
- PROCESSING. Site do programa *processing*. <http://processing.org>. Acesso em 12/09/2025.
- Ricardo Menotti, Ricardo dos Santos Ferreira. **Introdução à Lógica Digital com Verilog: uma abordagem prática**. Kindle. 2023
- WAKERLY, John F. **Digital Design Principles & Practices**. 5th edition, Prentice Hall, 2018.

4. MATERIAL DISPONÍVEL

- 1 placa com circuito integrado CP2102 (módulo de interface USB serial).
- 1 servomotor.
- 1 sensor ultrassônico HC-SR04 com VCC=3,3V.
- 1 *protoboard* ou outra plataforma de montagem.
- 1 objeto para medida de distância.
- 1 régua ou outra ferramenta de medida.

5. EQUIPAMENTOS NECESSÁRIOS

- 1 computador com interface serial (ou 1 cabo USB serial) e software de comunicação.
- 1 computador com software Intel Quartus Prime e ModelSim.
- 1 dispositivo Analog Discovery da Digilent.
- 1 placa de desenvolvimento FPGA DE0-CV com o dispositivo Cyclone V 5CEBA4F23C7N.

Histórico de Revisões

E.T.M./2015 – versão inicial.
 E.T.M./2019 – revisão e atualização.
 E.T.M./2020 – revisão e reorganização da experiência para acesso remoto.
 E.T.M./2021 – revisão.
 E.T.M./2022 – revisão e atualização para o ensino presencial.
 E.T.M./2023 – revisão.
 E.T.M./2024 – revisão e adaptação para Verilog.
 E.T.M./2025 – revisão.
 E.T.M. & A.V.S.N./2026 – revisão.