计算机系统 I：布尔代数与数字逻辑基础 (Boolean Algebra) 复习讲义

目录

1 数字逻辑导论 (Introduction to Digital Logic) 2
1.1 模拟信号与数字信号 (Analog vs. Digital Signals) 2
1.2 为什么采用数字系统 (Why Digital?) 2

2 二值逻辑与逻辑门 (Binary Logic and Gates) 2
2.1 二值变量与基本运算 (Binary Variables & Basic Operations) 2
2.2 真值表 (Truth Tables) 2
2.3 用开关建模逻辑函数 (Logic Functions with Switches) 3
2.4 逻辑门类型 (Logic Gate Types) 3
2.5 常见逻辑门真值表 (Common Gate Truth Tables) 4

3 晶体管与逻辑门实现 (Transistors and Gate Implementation) 4
3.1 从继电器到晶体管 (Relays, Vacuum Tubes, Transistors) 4
3.2 Robert Noyce 与集成电路 (Integrated Circuit) 4
3.3 硅与掺杂 (Silicon and Doping) 4
3.4 IC 逻辑家族与 CMOS 晶体管 (TTL and CMOS) 5
3.5 用晶体管实现门电路 (Gate Implementation) 5

4 IC 参数与数字抽象 (IC Parameters and Digital Abstraction) 5
4.1 电源电压与逻辑电平 (VCC and Logic Levels) 5
4.2 噪声与噪声容限 (Noise and Noise Margins) 5
4.3 常见逻辑家族参数 (Logic Family Examples) 6
4.4 传播延迟与延迟模型 (Propagation Delay and Delay Models) 6
4.5 转换时间、功耗、扇入扇出 (Transition, Power, Fan-in/out) 7
4.6 门成本 (Gate Cost) 7

5 布尔代数 (Boolean Algebra) 7
5.1 George Boole 与布尔代数 . . . 7
5.2 公理 (Axioms) . . . 8
5.3 单变量定理 (Single-Variable Theorems) . . . 8
5.4 二至三变量定理 (2–3 Variable Theorems) . . . 8
5.5 n 变量定理、德摩根定理和香农展开 . . . 8
5.6 运算优先级 (Boolean Operator Precedence) . . . 9
5.7 对偶性 (Duality) . . . 9
5.8 布尔代数证明示例 (Algebraic Proof Examples) . . . 10

6 逻辑函数表示与标准形式 (Logic Function Representation) 10
6.1 逻辑函数、真值表与波形 (Functions, Truth Tables, Waveforms) . . . 10
6.2 表达式不唯一 (Boolean Expressions Are Not Unique) . . . 11
6.3 函数补 (Complement of a Function) . . . 11
6.4 文字项、最小项、最大项 (Literals, Minterms, Maxterms) . . . 11
6.5 最小项与最大项编号规则 . . . 12
6.6 规范形式 (Canonical Forms) . . . 12
6.7 标准形式 (Standard Forms) . . . 13

7 逻辑函数化简 (Simplification of Logic Functions) 13
7.1 化简目标与成本准则 (Optimization and Cost Criteria) . . . 13
7.2 成本计算示例 (Cost Examples) . . . 13
7.3 代数化简 (Algebraic Manipulation) . . . 14
7.4 卡诺图基础 (Karnaugh Maps) . . . 15
7.5 卡诺图排列 (K-map Layouts) . . . 15
7.6 卡诺图优化原则 (Principles and Rules) . . . 16
7.7 蕴含项、主蕴含项、必要主蕴含项 (Implicants) . . . 16
7.8 三变量卡诺图例题 . . . 16
7.9 四变量卡诺图例题 . . . 16
7.10 带不关心项的例题 (Don't Cares) . . . 17
7.11 系统化化简示例 (Systematic Simplification) . . . 17
7.12 结果可能不唯一 (Results May Not Be Unique) . . . 17
7.13 德摩根与气泡推动 (DeMorgan and Bubble Pushing) . . . 18
7.14 多级优化 (Multiple-Level Optimization) . . . 18

8 附加门与电路 (Additional Gates and Circuits) 18
8.1 异或与同或 (XOR and XNOR) . . . 18
8.2 XOR 的实现与恒等式 . . . 19
8.3 XOR/XNOR 的应用 . . . 19

8.4 奇偶校验生成器与检查器 (Parity Generators and Checkers) 20
8.5 高阻输出与三态缓冲器 (Hi-Z and 3-State Buffer) 20
8.6 多路复用线与传输门 (Multiplexed Line and Transmission Gate) 20

9 全章总结 (Summary) 21

1 数字逻辑导论 (Introduction to Digital Logic)

1.1 模拟信号与数字信号 (Analog vs. Digital Signals)

电子系统可以处理连续变化的模拟信号，也可以处理只落在有限离散区间内的数字信号。数字系统刻意限制设计选择，把连续电压抽象为少数逻辑值，从而使电路设计、组合、验证和扩展都更容易。

- **模拟信号 (Analog signals)**：随时间连续变化，理论上可以取无限多种电压值。
- **数字信号 (Digital signals)**：只关心若干离散电压范围。最常见的是二值逻辑：低电平表示 0，高电平表示 1。
- **数字纪律 (Digital discipline)**：不使用连续值作为语义，而是把电压划分为可识别的逻辑区间。

1.2 为什么采用数字系统 (Why Digital?)

- **设计更简单**：用离散电压代替连续电压，电路行为更容易描述和组合。
- **抗干扰更强**：只要噪声没有把信号推过阈值，逻辑含义就不会改变。
- **可构造更复杂系统**：简单、可靠的逻辑门可以层层组合，构成处理器、存储器和通信系统。
- **典型替代场景**：数字相机、数字电视、手机、CD 等数字系统逐步替代了许多模拟前身。

2 二值逻辑与逻辑门 (Binary Logic and Gates)

2.1 二值变量与基本运算 (Binary Variables & Basic Operations)

二值变量只取两个值。课件中常见的同义表达包括 True/False、On/Off、Yes/No、1/0。本课程统一用 1 和 0 表示两个逻辑值，变量名可写作 A, B, X, Y, Z 等。

三个基本逻辑运算

- **与 (AND)**：记作 $X \cdot Y$ 或直接写作 XY。只有两个输入都为 1 时输出为 1。
- **或 (OR)**：记作 $X + Y$。只要至少一个输入为 1，输出就为 1。
- **非 (NOT)**：记作 $\overline{X}$、X' 或 $\sim X$。输出为输入的反值。

2.2 真值表 (Truth Tables)

真值表列出一个逻辑函数在所有输入组合下的输出值。对于 n 个输入变量，真值表共有 2^n 行。

X	Y	$X \cdot Y$	$X + Y$	$\overline{X}$
0	0	0	0	1
0	1	0	1	1
1	0	0	1	0
1	1	1	1	0

注意：上表最后一列只依赖 X，因此在 $X = 0$ 的两行都是 *1*，在 $X = 1$ 的两行都是 *0*。

2.3 用开关建模逻辑函数 (Logic Functions with Switches)

开关模型有助于理解继电器电路和 CMOS 门电路。

- **输入开关**：逻辑 1 表示开关闭合，逻辑 0 表示开关断开。
- **输出灯泡**：逻辑 1 表示灯亮，逻辑 0 表示灯灭。
- **并联开关**：任一支路闭合即可导通，对应 OR。
- **串联开关**：所有开关都闭合才导通，对应 AND。
- **常闭开关**：输入为 0 时闭合、输入为 1 时断开，可用于表示 NOT。

课件中的开关例子可抽象为：开关 A 串联在总路径上，之后分成两条并联支路，其中一条为 B 与 C 串联，另一条为 D。因此灯亮条件为

$$L(A, B, C, D) = A(BC + D).$$

2.4 逻辑门类型 (Logic Gate Types)

逻辑门是逻辑函数的电路实现。常见分类如下：

- **单输入门**：反相器 (NOT gate)、缓冲器 (buffer)。
- **双输入门**：AND、OR、XOR、NAND、NOR、XNOR。
- **多输入门**：三输入或更多输入的 AND、OR、NAND、NOR 等。
- **原始门 (Primitive gates)**：结构简单、速度快，如 AND、OR、NOT、NAND、NOR。
- **复杂门 (Complex gates)**：在一个门级结构中实现更复杂表达式，可降低成本与传播时间。

2.5 常见逻辑门真值表 (Common Gate Truth Tables)

A	B	AND	OR	NAND	NOR	XOR	XNOR
0	0	0	0	1	1	0	1
0	1	0	1	1	0	1	0
1	0	0	1	1	0	1	0
1	1	1	1	0	0	0	1

- **NAND**：$\overline{AB}$，只有 $A = B = 1$ 时输出 0。
- **NOR**：$\overline{A + B}$，只有 $A = B = 0$ 时输出 1。
- **XOR**：$A \oplus B = \overline{A}B + A\overline{B}$，表示“二者不同”。
- **XNOR**：$\overline{A \oplus B} = AB + \overline{A}\,\overline{B}$，表示“二者相同”。

3 晶体管与逻辑门实现 (Transistors and Gate Implementation)

3.1 从继电器到晶体管 (Relays, Vacuum Tubes, Transistors)

早期计算机通过继电器中的电磁线圈控制开关通断。之后真空管以电子方式开闭电流路径，替代了继电器。现代数字系统主要使用晶体管作为电子开关。

- **继电器 (Relay)**：由磁场控制机械开关，速度慢、体积大。
- **真空管 (Vacuum tube)**：用电子方式控制电流，速度更快但功耗和体积仍较大。
- **晶体管 (Transistor)**：体积小、功耗低、可大规模集成，是现代数字逻辑的基础。

3.2 Robert Noyce 与集成电路 (Integrated Circuit)

Robert Noyce (1927–1990) 被称为“Mayor of Silicon Valley”。他于 1957 年共同创办 Fairchild Semiconductor，1968 年共同创办 Intel，并且是集成电路的共同发明者之一。

3.3 硅与掺杂 (Silicon and Doping)

- **半导体 (Semiconductor)**：晶体管通常由硅制造。纯硅中自由电荷少，导电性较差。
- **掺杂硅 (Doped silicon)**：通过掺入杂质产生自由载流子，从而提高导电能力。
- **n 型硅**：自由负电荷较多，主要载流子是电子 (electrons)。
- **p 型硅**：自由正电荷较多，主要载流子可理解为空穴 (holes)。

3.4 IC 逻辑家族与 CMOS 晶体管 (TTL and CMOS)

- **TTL (Transistor-Transistor Logic)**：基于双极结型晶体管 BJT (Bipolar Junction Transistor)。
- **CMOS (Complementary Metal-Oxide Semiconductor)**：基于场效应晶体管 FET (Field Effect Transistor)。
- **CMOS 管脚概念**：gate、source、drain。
- **NMOS 与 PMOS**：NMOS 常在控制信号为 1 时导通，PMOS 常在控制信号为 0 时导通；二者互补使用可以构成低静态功耗的 CMOS 门。

3.5 用晶体管实现门电路 (Gate Implementation)

晶体管或真空管对逻辑函数的实现称为逻辑门。课件中给出 NOR、NAND、NOT 的晶体管实现，并强调这些晶体管门电路可以用开关电路进行抽象建模。

- **NOT**：一个输入控制输出与电源或地之间的连接，输出为输入反相。
- **NAND**：先实现“与”的导通条件，再取反；CMOS 中 NAND 往往比 AND 更自然。
- **NOR**：先实现“或”的导通条件，再取反；CMOS 中 NOR 也是常见原始门。

4 IC 参数与数字抽象 (IC Parameters and Digital Abstraction)

4.1 电源电压与逻辑电平 (VCC and Logic Levels)

- V_{CC} **或** V_{DD}：逻辑家族的电源电压。课件例子中，许多 HC 器件共用 5V 电源。
- **电源轨 (Power supply rails)**：V_{CC} 与 GND，CMOS 中也常写作 V_{DD} 与 V_{SS}。
- **逻辑 0 与逻辑 1**：例如 0V 可表示 0，5V 可表示 1。但实际电压如 4.99V、3.2V 是否为 1，需要根据输入/输出阈值判断。

4.2 噪声与噪声容限 (Noise and Noise Margins)

噪声是任何使信号质量下降的因素，例如导线电阻、电源噪声、相邻导线耦合等。若驱动门输出 5V，经过长导线后接收端只得到 4.5V，只要仍落在合法高电平范围内，接收端仍可判为 1。

四个关键电平参数

- V_{OH}：输出高电平的最低保证电压。
- V_{OL}：输出低电平的最高保证电压。
- V_{IH}：输入被识别为高电平所需的最低电压。
- V_{IL}：输入被识别为低电平所允许的最高电压。

噪声容限为

$$NM_H = V_{OH} - V_{IH}, \qquad NM_L = V_{IL} - V_{OL}.$$

理想缓冲器的直流传输曲线会在中点附近突变，且 $NM_H = NM_L = V_{DD}/2$。真实缓冲器存在过渡区，因此通常 $NM_H, NM_L < V_{DD}/2$。

4.3 常见逻辑家族参数 (Logic Family Examples)

Logic Family	V_{DD}	V_{IL}	V_{IH}	V_{OL}	V_{OH}
TTL	5 (4.75–5.25)	0.8	2.0	0.4	2.4
CMOS	5 (4.5–6)	1.35	3.15	0.33	3.84
LVTTL	3.3 (3–3.6)	0.8	2.0	0.4	2.4
LVCMOS	3.3 (3–3.6)	0.9	1.8	0.36	2.7

4.4 传播延迟与延迟模型 (Propagation Delay and Delay Models)

输出不会在输入变化的同一瞬间改变。传播延迟 (Propagation Delay) 衡量输入变化到输出响应之间的时间。

- t_{pd}：总称传播延迟。
- t_{PLH}：输出从低到高 (Low-to-High) 的传播延迟。
- t_{PHL}：输出从高到低 (High-to-Low) 的传播延迟。
- **Transport delay**：输入变化后，输出总是在固定延迟后变化。
- **Inertial delay**：若输入造成的输出脉冲窄于拒绝时间 (rejection time)，该窄脉冲会被滤掉，更接近真实电子电路行为。

课件示例中传播延迟为 2.0 ns，拒绝时间为 1.0 ns：宽度不足 1.0 ns 的短脉冲会被惯性延迟模型拒绝。

4.5 转换时间、功耗、扇入扇出 (Transition, Power, Fan-in/out)

- **转换时间 (Transition time)**：信号从低电平升到高电平，或从高电平降到低电平所需的时间；也称 slew rate，通常按输出摆幅的 10% 到 90% 测量。
- **静态功耗 (Static power)**：输出不切换时仍消耗的功率，主要由静态供电电流或漏电流造成：

$$P_S = I_{DD} V_{CC}.$$

- **动态功耗 (Dynamic power)**：输出切换时对负载电容充放电造成：

$$P_D \approx C_L V_{CC}^2 f.$$

- **总功耗**：$P_T = P_S + P_D$。CMOS 的静态功耗很低，但动态功耗随负载电容、电源电压平方和切换频率上升。
- **扇入 (Fan-in)**：一个逻辑门最多能接受的输入数量。
- **扇出 (Fan-out)**：一个门的输出最多能驱动多少个标准负载，超过规定负载可能造成逻辑错误或延迟过大。

扇出会影响传播延迟。课件例子中四输入 NAND 门的延迟模型为

$$t_{pd} = 0.07 + 0.021\, SL \text{ ns},$$

其中 SL 是标准负载数。若 $SL = 4.5$，则 $t_{pd} = 0.1645$ ns。

4.6 门成本 (Gate Cost)

在集成电路中，门成本大致与芯片面积成正比；芯片面积又大致与晶体管数量、晶体管尺寸和布线面积有关。若忽略布线面积，门输入数 (gate input count) 可作为门成本的粗略衡量。若已知实际版图面积，则版图面积是更准确的成本指标。

5 布尔代数 (Boolean Algebra)

5.1 George Boole 与布尔代数

George Boole (1815–1864) 自学数学，后来任教于爱尔兰 Queen's College。他在 1854 年出版 *An Investigation of the Laws of Thought*，引入二值变量以及 AND、OR、NOT 三个基本逻辑运算。布尔代数为数字系统的分析和设计提供数学基础。

5.2 公理 (Axioms)

公理	对偶公理
(A1) 若 $X \neq 1$，则 $X = 0$	(A1D) 若 $X \neq 0$，则 $X = 1$
(A2) 若 $X = 0$，则 $\overline{X} = 1$	(A2D) 若 $X = 1$，则 $\overline{X} = 0$
(A3) $0 \cdot 0 = 0$	(A3D) $1 + 1 = 1$
(A4) $1 \cdot 1 = 1$	(A4D) $0 + 0 = 0$
(A5) $0 \cdot 1 = 1 \cdot 0 = 0$	(A5D) $1 + 0 = 0 + 1 = 1$

5.3 单变量定理 (Single-Variable Theorems)

定理	对偶定理
(T1) $X + 1 = 1$	(T1D) $X \cdot 0 = 0$
(T2) $X + 0 = X$	(T2D) $X \cdot 1 = X$
(T3) $X + X = X$	(T3D) $X \cdot X = X$
(T4) $\overline{\overline{X}} = X$	
(T5) $X + \overline{X} = 1$	(T5D) $X \cdot \overline{X} = 0$

5.4 二至三变量定理 (2–3 Variable Theorems)

定理	对偶定理
(T6) $X + Y = Y + X$	(T6D) $XY = YX$
(T7) $(X + Y) + Z = X + (Y + Z)$	(T7D) $(XY)Z = X(YZ)$
(T8) $X(Y + Z) = XY + XZ$	(T8D) $X + YZ = (X + Y)(X + Z)$
(T9) $X + XY = X$	(T9D) $X(X + Y) = X$
(T10) $XY + X\overline{Y} = X$	(T10D) $(X + Y)(X + \overline{Y}) = X$
(T11) $XY + \overline{X}Z + YZ = XY + \overline{X}Z$	(T11D) $(X + Y)(\overline{X} + Z)(Y + Z) = (X + Y)(\overline{X} + Z)$

其中 (T11) 是一**致性定理 (Consensus Theorem)**，常用于删除冗余项。

5.5 n 变量定理、德摩根定理和香农展开

- **广义幂等律 (Generalized Idempotent Theorem)**：

$$X + X + \cdots + X = X, \qquad X \cdot X \cdot \cdots \cdot X = X.$$

- **德摩根定理 (De Morgan's Theorem)**:

$$\overline{X_1 X_2 \cdots X_n} = \overline{X_1} + \overline{X_2} + \cdots + \overline{X_n},$$

$$\overline{X_1 + X_2 + \cdots + X_n} = \overline{X_1}\,\overline{X_2} \cdots \overline{X_n}.$$

- **运算互换形式**:

$$\overline{F(X_1, \ldots, X_n, +, \cdot)} = F(\overline{X_1}, \ldots, \overline{X_n}, \cdot, +).$$

- **香农展开 (Shannon's Theorem)**:

$$F(X_1, \ldots, X_n) = X_1 F(1, X_2, \ldots, X_n) + \overline{X_1} F(0, X_2, \ldots, X_n),$$

$$F(X_1, \ldots, X_n) = [X_1 + F(0, X_2, \ldots, X_n)]\,[\overline{X_1} + F(1, X_2, \ldots, X_n)].$$

5.6 运算优先级 (Boolean Operator Precedence)

布尔表达式的求值顺序为:

1. 括号;
2. NOT;
3. AND;
4. OR。

因此 $F = A(B + C)(C + D)$ 中，括号内的 OR 先求值，再与 A 相乘。若含义明确，乘号 $\cdot$ 通常省略。

5.7 对偶性 (Duality)

一个代数表达式的**对偶 (dual)** 通过交换 $+$ 与 $\cdot$，并交换 0 与 1 得到。若一个恒等式成立，则它的对偶式也成立。

- 例：$x + xy = x$ 成立。
- 两边取反并用德摩根定理:

$$\overline{x + xy} = \overline{x}, \qquad \overline{x}(\overline{x} + \overline{y}) = \overline{x}.$$

- 令 $X = \overline{x}, Y = \overline{y}$，可得

$$X(X + Y) = X,$$

这正是 $x + xy = x$ 的对偶式。

注意：表达式的对偶一般**不等于**原表达式，除非它是自对偶 (self-dual)。例如

$$F = (A + \overline{C})B + 0, \qquad F^D = (A\overline{C} + B) \cdot 1 = A\overline{C} + B.$$

5.8 布尔代数证明示例 (Algebraic Proof Examples)

吸收律证明

证明 $A + AB = A$：

$$\begin{aligned} A + AB &= A \cdot 1 + AB \\ &= A(1 + B) \\ &= A \cdot 1 \\ &= A. \end{aligned}$$

一致性定理证明

证明 $AB + \overline{A}C + BC = AB + \overline{A}C$：

$$\begin{aligned} AB + \overline{A}C + BC &= AB + \overline{A}C + BC(A + \overline{A}) \\ &= AB + \overline{A}C + ABC + \overline{A}BC \\ &= AB(1 + C) + \overline{A}C(1 + B) \\ &= AB + \overline{A}C. \end{aligned}$$

德摩根证明例

德摩根律的两个基本二变量形式为：

$$\overline{X + Y} = \overline{X}\,\overline{Y}, \qquad \overline{XY} = \overline{X} + \overline{Y}.$$

课件中的例子：

$$\begin{aligned} G &= \overline{(X + Y)}Z + X\overline{Y} \\ &= \overline{X}\,\overline{Y}Z + X\overline{Y} \\ &= \overline{Y}(\overline{X}Z + X). \end{aligned}$$

再用 $X + \overline{X}Z = X + Z$，可化为

$$G = \overline{Y}(X + Z).$$

6 逻辑函数表示与标准形式 (Logic Function Representation)

6.1 逻辑函数、真值表与波形 (Functions, Truth Tables, Waveforms)

逻辑函数反映输入变量与输出变量之间的逻辑关系，通常写作

$$F(X_1, X_2, \ldots, X_n).$$

课件强调：逻辑函数可以用真值表、波形图或布尔表达式表示。

- **真值表**：布尔函数的唯一表示；若两个函数真值表完全相同，则函数等价，反之亦然。
- **波形图**：按时间展示输入和输出的变化，适合观察电路时序。
- **布尔表达式**：不唯一，同一个函数可以有许多等价表达式。

真值表规模随变量数指数增长：n 个变量需要 2^n 行。因此变量较多时，直接使用真值表会变得笨重，这正是需要布尔代数和化简方法的原因。

6.2 表达式不唯一 (Boolean Expressions Are Not Unique)

同一个函数可以由不同表达式表示。例如下列两个函数真值表相同：

$$F(x,y,z) = \overline{x}\,\overline{y}\,\overline{z} + \overline{x}y\overline{z} + xy\overline{z},$$

$$G(x,y,z) = \overline{x}\,\overline{y}\,\overline{z} + y\overline{z}.$$

二者都在 $xyz = 000, 010, 110$ 时为 1，因此 $F = G$。

6.3 函数补 (Complement of a Function)

函数补可以用两种方式得到：

- 在真值表输出列中把 1 改成 0、0 改成 1。
- 对表达式取反，使用德摩根定理交换 $+$ 与 $\cdot$，并对每个变量取反。

函数补**不是**对偶。对偶只交换运算符和常量，不对整个函数取反。

例：求函数补

设

$$F(x,y,z) = x\overline{y}\,\overline{z} + \overline{x}yz.$$

则

$$\begin{aligned} G = F' &= (x\overline{y}\,\overline{z} + \overline{x}yz)' \\ &= \overline{x\overline{y}\,\overline{z}} \cdot \overline{\overline{x}yz} \\ &= (\overline{x} + y + z)(x + \overline{y} + \overline{z}). \end{aligned}$$

6.4 文字项、最小项、最大项 (Literals, Minterms, Maxterms)

- **文字 (Literal)**：变量或变量的反，如 X、$\overline{X}$。
- **乘积项 (Product term)**：由若干文字用 AND 相连，如 ABC、$A\overline{C}$。
- **和项 (Sum term)**：由若干文字用 OR 相连，如 $A + B + \overline{C}$。
- **最小项 (Minterm)**：包含全部变量且每个变量恰好出现一次的乘积项。
- **最大项 (Maxterm)**：包含全部变量且每个变量恰好出现一次的和项。

6.5 最小项与最大项编号规则

固定变量顺序 (x, y, z) 后，编号 j 的二进制表示 b_j 决定最小项和最大项：

- **最小项** m_j：若某变量在 b_j 中为 0，则该变量取反；若为 1，则不取反。例：$j = 3$，$b_j = 011$，故 $m_3 = \overline{x}yz$。
- **最大项** M_j：若某变量在 b_j 中为 1，则该变量取反；若为 0，则不取反。例：$j = 3$，$b_j = 011$，故 $M_3 = x + \overline{y} + \overline{z}$。

No.	x	y	z	**Minterm**	**Maxterm**
0	0	0	0	$\overline{x}\,\overline{y}\,\overline{z} = m_0$	$x + y + z = M_0$
1	0	0	1	$\overline{x}\,\overline{y}z = m_1$	$x + y + \overline{z} = M_1$
2	0	1	0	$\overline{x}y\overline{z} = m_2$	$x + \overline{y} + z = M_2$
3	0	1	1	$\overline{x}yz = m_3$	$x + \overline{y} + \overline{z} = M_3$
4	1	0	0	$x\overline{y}\,\overline{z} = m_4$	$\overline{x} + y + z = M_4$
5	1	0	1	$x\overline{y}z = m_5$	$\overline{x} + y + \overline{z} = M_5$
6	1	1	0	$xy\overline{z} = m_6$	$\overline{x} + \overline{y} + z = M_6$
7	1	1	1	$xyz = m_7$	$\overline{x} + \overline{y} + \overline{z} = M_7$

6.6 规范形式 (Canonical Forms)

在固定变量顺序下，任意布尔函数都有唯一的两种规范形式：

- **规范与或式 (Canonical SOP)**：把真值表中 $F = 1$ 的行对应的最小项相加。

$$F(X_1, \ldots, X_n) = \sum(\text{minterms for 1s}).$$

- **规范或与式 (Canonical POS)**：把真值表中 $F = 0$ 的行对应的最大项相乘。

$$F(X_1, \ldots, X_n) = \prod(\text{maxterms for 0s}).$$

例：若 $f(x, y, z)$ 在行 $1, 2, 4, 6$ 为 1，则

$$f = \sum m(1, 2, 4, 6) = \overline{x}\,\overline{y}z + \overline{x}y\overline{z} + x\overline{y}\,\overline{z} + xy\overline{z}.$$

该函数在行 $0, 3, 5, 7$ 为 0，因此

$$f = \prod M(0, 3, 5, 7).$$

由于 $m_j = M_j'$，所以 $\sum m(1, 2, 4, 6) = \prod M(0, 3, 5, 7)$。

6.7 标准形式 (Standard Forms)

标准形式类似规范形式，但每个乘积项或和项不一定包含所有变量，因此**不唯一**。

- **标准 SOP**：乘积项的和，如

$$f_1(x,y,z) = \overline{x}\,\overline{y}z + y\overline{z} + x\overline{z}.$$

- **标准 POS**：和项的积，如

$$f_1(x,y,z) = (x+y+z)(\overline{y}+\overline{z})(\overline{x}+\overline{z}).$$

标准 SOP 转规范 SOP

若乘积项缺少变量 x，乘以 $1 = (x + \overline{x})$ 展开，再删除重复最小项。

标准 POS 转规范 POS

若和项缺少变量 x，加入 $0 = x\overline{x}$ 并用分配律展开，再删除重复最大项。

7 逻辑函数化简 (Simplification of Logic Functions)

7.1 化简目标与成本准则 (Optimization and Cost Criteria)

逻辑函数化简的目标是得到更简单的电路实现。更简单通常意味着成本更低、面积更小、速度更快。

- **文字成本 L (Literal cost)**：表达式中文字出现的总次数。
- **门输入成本 G (Gate input cost)**：按表达式直接实现时，所有门输入端数量之和；不计反相器输入。
- **含反相器的门输入成本 GN**：在 G 的基础上把反相器输入也计入。

对于 SOP/POS 表达式，可按下式估算：

$$G = L + \text{非单文字项的项数},$$

$$GN = G + \text{不同取反单文字所需的反相器数}.$$

7.2 成本计算示例 (Cost Examples)

表达式	L	G	GN
$F = BD + A\overline{B}C + A\overline{C}\,\overline{D}$	8	11	14
$F = BD + A\overline{B}C + A\overline{B}\,\overline{D} + AB\overline{C}$	11	15	18
$F = (A+B)(A+D)(B+C+\overline{D})(\overline{B}+\overline{C}+D)$	10	14	17

若选择门输入成本作为准则，第一种实现最好。

课件另一个例子：

- $F = ABC + \overline{A}\,\overline{B}\,\overline{C}$：$L = 6, G = 8, GN = 11$。
- $F = (A + \overline{C})(\overline{B} + C)(\overline{A} + B)$：$L = 6, G = 9, GN = 12$。

两个表达式文字成本相同，但第一个表达式的 G 和 GN 更低，因此应选择第一个电路。

7.3 代数化简 (Algebraic Manipulation)

布尔代数可直接用于化简电路。

例 1：化简

$$\begin{aligned} F &= \overline{x}yz + \overline{x}y\overline{z} + xz \\ &= \overline{x}y(z + \overline{z}) + xz \\ &= \overline{x}y + xz. \end{aligned}$$

例 2：证明

证明

$$\overline{x}\,\overline{y}\,\overline{z} + \overline{x}y\overline{z} + xy\overline{z} = \overline{x}\,\overline{z} + y\overline{z}.$$

证明：

$$\begin{aligned} \overline{x}\,\overline{y}\,\overline{z} + \overline{x}y\overline{z} + xy\overline{z} &= \overline{x}\,\overline{y}\,\overline{z} + \overline{x}y\overline{z} + \overline{x}y\overline{z} + xy\overline{z} \\ &= \overline{x}\,\overline{z}(\overline{y} + y) + y\overline{z}(\overline{x} + x) \\ &= \overline{x}\,\overline{z} + y\overline{z}. \end{aligned}$$

课件练习补全

若

$$F(X, Y, Z) = \sum m(1, 2, 4, 6),$$

则

$$F = \overline{X}\,\overline{Y}Z + \overline{X}Y\overline{Z} + X\overline{Y}\,\overline{Z} + XY\overline{Z}.$$

可进一步写成

$$F = \overline{Z}(X + Y) + \overline{X}\,\overline{Y}Z.$$

若

$$F(A, B, C) = \sum m(1, 4, 5, 6, 7),$$

则最小项表达式为

$$F = \overline{A}\,\overline{B}C + A\overline{B}\,\overline{C} + A\overline{B}C + AB\overline{C} + ABC,$$

化简为

$$F = A + \overline{B}C.$$

7.4 卡诺图基础 (Karnaugh Maps)

卡诺图 (K-map) 是布尔函数的图形化表示。

- n 变量卡诺图有 2^n 个格子。
- 每个格子对应真值表中的一行，也对应一个最小项或最大项。
- 相邻格子只允许一个变量取值不同，因此可以合并并消去该变量。
- 多个相邻格子组成的区域对应一个标准项。

7.5 卡诺图排列 (K-map Layouts)

卡诺图边缘采用格雷码顺序，使相邻行/列只变一个变量。

二变量卡诺图

	$X=0$	$X=1$
$Y=0$	m_0	m_2
$Y=1$	m_1	m_3

三变量卡诺图

$Z\backslash XY$	00	01	11	10
0	m_0	m_2	m_6	m_4
1	m_1	m_3	m_7	m_5

四变量卡诺图

$CD\backslash AB$	00	01	11	10
00	m_0	m_4	m_{12}	m_8
01	m_1	m_5	m_{13}	m_9
11	m_3	m_7	m_{15}	m_{11}
10	m_2	m_6	m_{14}	m_{10}

7.6 卡诺图优化原则 (Principles and Rules)

- 相邻两个最小项可合并，如 $AB + A\overline{B} = A$。
- 卡诺图中的圈称为 Karnaugh circles，圈内格子数量必须是 2 的幂：1、2、4、8、...。
- 每个 1 至少被圈一次。
- 每个圈应尽量大。
- 圈可以跨越边界，左右边相邻，上下边也相邻。
- 不关心项 (don't care, X) 只有在有助于化简时才圈入。

7.7 蕴含项、主蕴含项、必要主蕴含项 (Implicants)

- **蕴含项 (Implicant)**：一个能覆盖若干函数值为 1 的最小项的乘积项，如 ABC、AC、BC。
- **主蕴含项 (Prime implicant)**：在卡诺图中无法再扩大的圈所对应的乘积项。
- **必要主蕴含项 (Essential prime implicant)**：至少覆盖一个没有被其他主蕴含项覆盖的最小项的主蕴含项。
- **选择规则**：尽量减少主蕴含项之间的重叠；最终选择的每个主蕴含项最好至少覆盖一个其他已选项没有覆盖的最小项。

7.8 三变量卡诺图例题

课件例题：

$$F(X, Y, Z) = \sum m(3, 5, 6, 7).$$

最小项为 011、101、110、111，即至少两个变量为 1 时输出为 1。卡诺图可圈出三组相邻对：

$$m_6, m_7 \Rightarrow XY, \qquad m_5, m_7 \Rightarrow XZ, \qquad m_3, m_7 \Rightarrow YZ.$$

因此

$$F = XY + XZ + YZ.$$

7.9 四变量卡诺图例题

课件给出的四变量函数真值表对应卡诺图输出为

$CD \backslash AB$	00	01	11	10
00	1	0	0	1
01	0	1	0	1
11	1	1	0	0
10	1	1	0	1

化简结果为

$$Y = \overline{A}C + \overline{A}BD + A\overline{B}\,\overline{C} + \overline{B}\,\overline{D}.$$

7.10 带不关心项的例题 (Don't Cares)

若某些输入组合不会出现，或其输出值无关紧要，可记作 don't care。卡诺图中可把它当作 1 使用，也可当作 0 使用，取决于哪种选择能降低成本。

课件例题中，不关心项帮助扩大圈，得到更简单的表达式：

$$Y = A + \overline{B}\,\overline{D} + C.$$

7.11 系统化化简示例 (Systematic Simplification)

例 1

$$F(A,B,C,D) = \sum m(1,2,5,7,8,10,12,13,15).$$

必要分组可得到：

- $m_1, m_5 \Rightarrow \overline{A}\,\overline{C}D$；
- $m_2, m_{10} \Rightarrow \overline{B}C\overline{D}$；
- $m_8, m_{12} \Rightarrow A\overline{C}\,\overline{D}$；
- $m_5, m_7, m_{13}, m_{15} \Rightarrow BD$。

因此

$$F = \overline{A}\,\overline{C}D + \overline{B}C\overline{D} + A\overline{C}\,\overline{D} + BD.$$

例 2

$$F(W,X,Y,Z) = \sum m(3,4,5,7,9,13,14,15).$$

其中 m_3 只能与 m_7 合并，m_4 只能与 m_5 合并，m_9 只能与 m_{13} 合并，m_{14} 只能与 m_{15} 合并。因此一个最小 SOP 为

$$F = \overline{W}YZ + \overline{W}X\overline{Y} + W\overline{Y}Z + WXY.$$

7.12 结果可能不唯一 (Results May Not Be Unique)

卡诺图化简可能存在多个同等成本的最小表达式。课件例子：

$$F(X,Y,Z) = XZ' + X'Z + YZ' + Y'Z.$$

对应最小项集合为

$$F = \sum m(1, 2, 3, 4, 5, 6).$$

由于不同主蕴含项选择可能得到相同成本，最终表达式不一定唯一；复习时应以覆盖所有 1、成本最小、无不必要重叠为判断标准。

7.13 德摩根与气泡推动 (DeMorgan and Bubble Pushing)

德摩根定理可用于在门图中移动反相气泡：

$$\overline{AB} = \overline{A} + \overline{B}, \qquad \overline{A + B} = \overline{A}\,\overline{B}.$$

- **向后推动 (Backward)**：门体改变类型，并在输入端添加气泡。
- **向前推动 (Forward)**：门体改变类型，并在输出端添加气泡。
- **规则**：从输出开始向输入工作；把最终输出端的气泡往回推；画图时让相邻气泡彼此抵消。

例如电路表达式 $Y = AB + CD$ 可通过气泡推动变成等价的 NAND/NOR 形式，常用于只用 NAND 门或只用 NOR 门实现电路。

7.14 多级优化 (Multiple-Level Optimization)

两级电路是 SOP 或 POS 加上可选输入/输出反相器。多级电路不是简单两级结构，通过因式分解可减少门输入成本。

课件优化示例：

$$\begin{aligned}
&G = ABC + ABD + E + ACF + ADF && (a), \quad G = 17,\\
&G = AB(C + D) + E + AF(C + D) && (b), \quad G = 13,\\
&G = (AB + AF)(C + D) + E && (c), \quad G = 12,\\
&G = A(B + F)(C + D) + E && (d), \quad G = 9.
\end{aligned}$$

核心思想是不断提取公共因子：

$$ABC + ABD + ACF + ADF = A(B + F)(C + D).$$

8 附加门与电路 (Additional Gates and Circuits)

8.1 异或与同或 (XOR and XNOR)

XOR 是数字逻辑中非常重要的函数，可直接作为电子门实现，也可由其他门互连得到。XNOR 是 XOR 的补函数。

X	Y	$X \oplus Y$	$\overline{X \oplus Y}$
0	0	0	1
0	1	1	0
1	0	1	0
1	1	0	1

表达式：

$$X \oplus Y = \overline{X}Y + X\overline{Y}, \qquad \overline{X \oplus Y} = XY + \overline{X}\,\overline{Y}.$$

XOR 表示 “X or Y, but not both”。

8.2 XOR 的实现与恒等式

- **SOP 实现**：$X \oplus Y = \overline{X}Y + X\overline{Y}$。
- **仅用 NAND 实现**：

$$X \oplus Y = (X \text{ NAND } (X \text{ NAND } Y)) \text{ NAND } (Y \text{ NAND } (X \text{ NAND } Y)).$$

常用恒等式：

$X \oplus 0 = X$	$X \oplus 1 = \overline{X}$
$X \oplus X = 0$	$X \oplus \overline{X} = 1$
$X \oplus Y = Y \oplus X$	$(X \oplus Y) \oplus Z = X \oplus (Y \oplus Z)$

三变量 XOR 展开为

$$\begin{aligned} X \oplus Y \oplus Z &= (X\overline{Y} + \overline{X}Y) \oplus Z \\ &= (X\overline{Y} + \overline{X}Y)\overline{Z} + (XY + \overline{X}\,\overline{Y})Z \\ &= X\overline{Y}\,\overline{Z} + \overline{X}Y\overline{Z} + \overline{X}\,\overline{Y}Z + XYZ. \end{aligned}$$

它在输入中 1 的个数为奇数时输出 1，因此称为奇函数 (odd function)。其补函数为偶函数 (even function)。

8.3 XOR/XNOR 的应用

- 加法器、减法器、乘法器；
- 计数器、递增器、递减器；
- 奇偶校验生成器与检查器。

8.4 奇偶校验生成器与检查器 (Parity Generators and Checkers)

奇偶校验位是在 n 位数据后增加 1 位，形成 $n+1$ 位码字，用于检测传输过程中是否出现单比特错误。

- **偶校验 (Even parity)**：码字中 1 的总数为偶数。
- **奇校验 (Odd parity)**：码字中 1 的总数为奇数。
- **生成器 (Generator)**：根据数据位生成校验位 P。
- **检查器 (Checker)**：接收数据和校验位后生成错误指示 E。

课件例子：$n=3$，数据 $(X,Y,Z)=(0,0,1)$。若生成偶校验码字，则 1 的个数目前为奇数，需要 $P=1$，所以

$$(X,Y,Z,P)=(0,0,1,1).$$

若传输过程中 Y 从 0 变为 1，则接收端 1 的个数改变，检查器输出 $E=1$ 表示错误；$E=0$ 表示 OK。

8.5 高阻输出与三态缓冲器 (Hi-Z and 3-State Buffer)

普通逻辑门输出只能为 0 或 1，且输出端不能直接连在一起，否则不同门可能同时驱动相反电平，造成冲突。

- **Hi-Z**：高阻态，也写作 Hi-z、Hiz、HiZ。它不是逻辑 0 或 1，而是近似开路、断开连接。
- **用途**：允许多个器件共享同一条总线，但同一时刻只能有一个器件被使能驱动总线。
- **三态缓冲器**：有数据输入 IN、控制输入 EN、数据输出 OUT。

EN	IN	OUT
0	X	Hi-Z
1	0	0
1	1	1

当 $EN=0$ 时，无论 IN 是什么，输出都是 Hi-Z；当 $EN=1$ 时，$OUT=IN$。输入或使能端也可设计为反相有效。

8.6 多路复用线与传输门 (Multiplexed Line and Transmission Gate)

多个三态缓冲器可组成一条多路复用线：只要保证同一时刻仅一个 EN 有效，就可以让多个数据源共享同一输出线。

传输门 (Transmission Gate) 是一种用于连接或断开电路中两点的电子开关。CMOS 传输门通常由 NMOS 与 PMOS 并联构成，互补控制信号使其在导通时能较好传递 0 和 1。课件还展示了用传输门实现 XOR 的电路结构。

9 全章总结 (Summary)

本讲围绕“数字逻辑如何从物理电压抽象为布尔函数，再映射成门级电路”展开。复习时可抓住以下主线：

1. **数字抽象**：连续电压通过阈值和噪声容限被解释为离散逻辑 0/1。
2. **逻辑门基础**：AND、OR、NOT 是基本运算；NAND、NOR、XOR、XNOR 是常用扩展门。
3. **器件实现**：继电器、真空管到晶体管的发展说明了逻辑开关的物理实现；CMOS 是现代数字逻辑的基础。
4. **IC 参数**：V_{CC}、逻辑电平、噪声容限、传播延迟、转换时间、功耗、扇入扇出和门成本共同影响电路可靠性与性能。
5. **布尔代数**：公理、定理、对偶、德摩根和香农展开是表达式变形的数学工具。
6. **逻辑函数表示**：真值表唯一，表达式不唯一；规范 SOP/POS 唯一，标准 SOP/POS 不唯一。
7. **逻辑化简**：代数法和卡诺图都服务于降低文字成本或门输入成本；卡诺图适合变量数较少的函数。
8. **附加电路**：XOR 支撑加法与奇偶校验；Hi-Z、三态缓冲器和传输门支撑共享总线和可控连接。

“数字系统的核心，是把物理世界中不完美的连续信号，稳定地抽象为可组合、可证明、可优化的布尔逻辑。”