# Lab01 ALU

PB15000102 王嵩超

## 实验内容与要求

设计一算数运算单元ALU

- 采用纯组合逻辑设计
- 32bit位宽
- 完成制定运算功能
- 模块接口需求

```
module ALU(
input signed [31:0] alu_a,
input signed [31:0] alu_b,
input [4:0] alu_op,
output [31:0] alu_out

)
```

#### • 操作数与运算

实现以下7种操作:

```
A NOP
                      = 5'h00;
                                      空运算
parameter
parameter
               A ADD
                      = 5'h01;
                                      符号加
                                      符号减
               A SUB
parameter
                      = 5'h02;
               A_AND
                      = 5'h03;
                                      与
parameter
               A_OR
                                      或
parameter
                      = 5'h04;
               A_XOR
                                      异或
parameter
                      = 5'h05;
parameter
               A NOR
                      = 5'h06;
                                      或非
```

#### • 完成以下运算


- 斐波拉契数列
  - 2, 2, 4, 6, 10, 16...
- 。 输入为a, b, 其中a=2, b=2
- 。 调用ALU完成:
  - 输入为a=b=2,输出为16
  - 需要定义一个顶层模块,模块内调用ALU模块N次

注意:要求中提到,运算单元采用纯组合逻辑设计。故在项层模块应实例化4个ALU模块。在平时用时序逻辑设计中没必要用如此大的开销。

# 实验设计

- 首先设计ALU模块,该模块是运算单元。 仅用always模块,if语句和各输入变量的逻辑运算即可完成。
- 再编写top模块,该模块例化了4个ALU模块,并将运算结果依次串接,实现斐波拉契数列的计算。
- 再编写simu仿真模块,该模块提供输入用来仿真。

RTL级电路框图(模块名称稍有不同)



# 仿真结果

#### 斐波拉契数列计算

新建一个Verilog Test Fixture源文件,对top模块仿真:



输出结果为16(10000)。

## 各操作符运算仿真

新建一个Verilog Test Fixture源文件,对alu模块仿真:

Name	Value	0 ns	100 ns	200 ns	300 ns		400 ns	500 ns	600 ns	700 ns   8
alu_out[31:0]	12	X	41	17		12	29	28	*	-30
alu_a[31:0]	29						29			
alu_b[31:0]	12						12			
▶ alu_op[4:0]	00011	00000	00001	00010	0	00011	00100	00101	<b>X</b>	00110
▶ ■ A_NOP[4:0]	0						0			
▶ ■ A_ADD[4:0]	1						1			
▶ ■ A_SUB[4:0]	2						2			
▶ ■ A_AND[4:0]	3						3			
▶ ■ A_OR[4:0]	4						4			
▶ <b>■</b> A_XOR[4:0]	5						5			
► ■ A_NOR[4:0]	6						6			

操作符每隔100ns切换一次,刚开始的空操作使alu\_out置为高阻态。往后依次是符号加、符号减、与运算、或运算、异或运算、或非运算。

# 源代码

ALU模块:

```
`timescale 1ns / 1ps
1
2
3
    module alu(
4
        input signed [31:0] alu_a,
5
        input signed [31:0] alu_b,
        input [4:0] alu_op,
6
7
        output reg [31:0] alu_out
8
        );
9
    parameter A_NOP = 5'h00; //空运算
10
    parameter A ADD = 5'h01; //符号加
    parameter A SUB = 5'h02; //符号减
11
    parameter A_AND = 5'h03; //与
12
13
    parameter A_OR = 5'h04; //或
    parameter A_XOR = 5'h05; //异或
14
15
    parameter A NOR = 5'h06; //或非
16
17
    always@(*)
18
    begin
19
        case(alu_op)
20
         A NOP:
21
         begin
22
23
          end
24
         A_ADD:
25
          begin
26
             alu out <= alu a + alu b;
27
          end
28
          A_SUB:
29
          begin
30
             alu_out <= alu_a - alu_b;</pre>
31
          end
32
          A AND:
33
          begin
            alu_out <= alu_a & alu_b;
34
35
          end
          A OR:
36
37
          begin
              alu out <= alu a | alu b;
38
39
          end
40
          A_XOR:
41
          begin
42
             alu out <= alu a ^ alu b;
43
        end
         A_NOR:
44
45
         begin
              alu_out <= ~(alu_a | alu_b);</pre>
46
47
          end
48
          endcase
49
    end
50
    endmodule
```

```
1
    `timescale 1ns / 1ps
2
    module top(
3
         input signed [31:0] alu_a,
4
         input signed [31:0] alu_b,
5
         input [4:0] alu_op,
         output [31:0] alu_out
6
 7
         );
8
9
         // Temps
         wire [31:0] sum1;
10
         wire [31:0] sum2;
11
         wire [31:0] sum3;
12
13
         // Outputs
14
15
         // Instantiate the Unit Under Test (UUT)
16
17
         alu uut1 (
              .alu_a(alu_a),
18
19
              .alu_b(alu_b),
20
              .alu_op(alu_op),
21
              .alu_out(sum1)
22
         );
23
         alu uut2 (
24
             .alu_a(alu_b),
              .alu_b(sum1),
25
26
              .alu_op(alu_op),
              .alu_out(sum2)
27
28
         );
29
         alu uut3 (
             .alu_a(sum1),
30
31
             .alu_b(sum2),
32
              .alu_op(alu_op),
33
              .alu_out(sum3)
         );
34
         alu uut4 (
35
              .alu_a(sum2),
36
37
              .alu_b(sum3),
              .alu_op(alu_op),
38
              .alu_out(alu_out)
39
40
         );
41
42
    endmodule
```

斐波拉契数列仿真:

```
`timescale 1ns / 1ps
1
2
    module simu0;
3
        // Inputs
4
        reg [31:0] alu_a;
5
        reg [31:0] alu_b;
6
7
        reg [4:0] alu_op;
8
9
        // Outputs
        wire [31:0] alu_out;
10
11
12
        // Instantiate the Unit Under Test (UUT)
        simu uut (
13
14
             .alu_a(alu_a),
15
             .alu_b(alu_b),
             .alu_op(alu_op),
16
17
             .alu_out(alu_out)
18
        );
19
20
        initial begin
            // Initialize Inputs
21
22
             // Add stimulus here
23
             alu_a =2;
24
             alu_b =2;
25
             alu_op = 5'h01;
26
        end
27
    endmodule
```

各操作符仿真模块:

```
`timescale 1ns / 1ps
1
2
3
    module simueach;
4
5
        // Inputs
6
        reg [31:0] alu_a;
7
        reg [31:0] alu_b;
8
        reg [4:0] alu_op;
9
10
        // Outputs
        wire [31:0] alu out;
11
12
13
        parameter A_NOP = 5'h00; //空运算
    parameter A_ADD = 5'h01; //符号加
14
15
    parameter A SUB = 5'h02; //符号减
16
    parameter A AND = 5'h03; //与
    parameter A_OR = 5'h04; //或
17
    parameter A_XOR = 5'h05; //异或
18
19
    parameter A_NOR = 5'h06; //或非
20
        // Instantiate the Unit Under Test (UUT)
21
        top uut (
22
             .alu a(alu a),
23
             .alu_b(alu_b),
24
             .alu_op(alu_op),
25
             .alu_out(alu_out)
26
        );
        initial begin
27
28
            // Initialize Inputs
             alu_a = 29;
29
30
             alu_b = 12;
             alu op = A NOP;
31
32
             // Wait 100 ns for global reset to finish
33
             #100;
34
35
          alu_op = A_ADD;
36
             #100;
37
             alu_op = A_SUB;
38
             #100;
             alu_op = A_AND;
39
             #100;
40
41
             alu_op = A_OR;
42
             #100;
43
             alu_op = A_XOR;
             #100;
44
45
             alu_op = A_NOR;
             // Add stimulus here
46
47
        end
48
   endmodule
```