
THE ELEMENTS OF COMPUTING SYSTEMS

SEQUENTIAL LOGIC

DFF 구현하기


DFF란?

- Data Filp-Flop
- Sequential logic chip들의 가장 기본적인 구성 요소



DFF interface(abstraction)

- Single bit data input 1개
- Single bit data output 1개
- Clock input 1개
- 그리고 다음 동작을 수행한다. Out(t) = input(t-1).
- 즉 시간 t 에서의 출력은 t-1 시간에서의 입력이다.





```
Chip name: DFF
    Input: in
   Output: out
 Function: out(t+1) = in(t)
```

DFF implementation




- 그림에서 보이듯이 DFF는 엣지 트리거 타입
- 엣지 트리거 타입은 2개의 레벨 트리거 타입으로 구현 할 수 있음.
- 레벨 트리거 타입의 동작과 회로도는 아래와 같음

클럭	데이터	Q	~Q
1	0	0	1
1	1	1	0
0	0	기존출력유지	기존출력유지
0	1	기존출력유지	기존출력유지




즉, 클럭이 1일때만 데이터값의 변화가 출력에 반영되고 0일때는 기존 출력을 기억하고 있음.

DFF implementation




- 쉽게 말해 레벨 트리거 타입은 클럭이 1일때 해당 회로를 활성화 시킨다고 볼 수 있음.
- 하지만 엣지 트리거 타입은 클럭이 1일때 활성화 시키는 것이 아님.
- 클럭이 0에서 1로 변화하거나 1에서 0으로 변화하는 순간에만 활성화 시키는것이 목적.
- 이렇게 해야 DFF의 기능인 out(t) = input(t-1)을 만들 수 있음


DFF implementation



아이디어: 하나의 클럭 신호를 2개에 동시에 연결한다. 반대로!




DFF implementation




아이디어: 하나의 클럭 신호를 2개에 동시에 연결한다. 반대로!

2단계 문을 통과한다고 생각하자.
첫번째 문이 활성화되면 들어가고,
두번째 문이 활성화되면 또 들어간다

Clock: 0
1번은 활성화
2번은 비활성화




Clock: 1
1번은 비활성화
2번은 활성화




DFF implementation

아이디어: 하나의 클럭 신호를 2개에 동시에 연결한다. 반대로!



DFF implementation



- 컴퓨터에서 시간은 cycle 단위로 측정된다. cycle은 clock의 주기다.
- cycle 단위로 input이 주어진다.

t cycle

CLOCK	1	0	1	0	1	0	1	0	1
IN	In(t)	In(t)	In(t+1)	In(t+1)	In(t+2)	In(t+2)	In(t+3)	In(t+3)	In(t+4)
OUT	In(t-1)	In(t-1)	In(t)	In(t)	In(t+1)	In(t+1)	In(t+2)	In(t+2)	In(t+3)


DFF implementation

- 표를 보면 그림에 그려진 원리에 따라 각 칸이 채워진걸 알 수 있다.
- 목표였던 out(t) = input(t-1) 이 성립하는것을 알 수 있다.



CLOCK	1	0	1	0	1	0	1	0	1
IN	In(t)	In(t)	In(t+1)	In(t+1)	In(t+2)	In(t+2)	In(t+3)	In(t+3)	In(t+4)
OUT	In(t-1)	In(t-1)	In(t)	In(t)	In(t+1)	In(t+1)	In(t+2)	In(t+2)	In(t+3)

Clock: 0
1번은 활성화
2번은 비활성화




Clock: 1
1번은 비활성화
2번은 활성화



DFF implementation



회로 구현



Reference

- CODE – Charles Petzold
- The elements of computing systems –Noam nisan, Shimon schocken