NMOS 원인 공정 지식표 — 조원 설명용

종합설계 · 웨이퍼 불량 지도로 원인 공정 좁히기 · **3판 2026-10-30** (STI · LDD 없음 · SAB · 41단계 · 측정 12칸 · 원인 39개) · 정리: 송인우

> **목표** — 41단계 중 하나가 잘못됐을 때 「웨이퍼맵 모양 + 칩별 측정」만 보고 바로 짚는 것. **결론부터**: 칩마다 **측정 12칸**을 재면 원인 39개 중 **21개**를 바로 짚어요(처음 보는 lot의 맵을 모양 CNN으로 판정하면 20개). 검사가 기존 4칸뿐이면 7개예요. 나머지는 2 ~ 4개 묶음까지 좁힌 뒤 공정 중 측정 · 장비 기록으로 가르고, pad oxide 두께(3)는 칩 검사로는 안 보여요 (4절).

> **2판(10-28)에서 바뀐 것** — ① silicide를 막는 층(SAB) 3단계를 넣어 **41단계 · 마스크 6장** · ② 측정 9가지 → **12칸**(Vt 높음 · 낮음, 면저항 패턴 셋: 막은 S/D · 막은 poly · silicide 덮인 곳) · ③ 근거 문헌을 처음부터 다시 읽고 **원인 40 → 39**: 18 세정 헹굼을 뺐어요(원문과 맞지 않음) · contact 뒤 ashing을 35 metal 1 뒤로 옮겼어요 · 주 fail 다섯 개를 고쳤어요 · ④ 칩 fail 라벨을 **주 fail 50% + 나머지 고르게**로 다시 붙이고, 시험은 **CNN이 한 번도 안 본 lot의 맵만**으로 다시 했어요.

근거 수준 (단계 · 모양) — **원문** 논문 · 특허 원문에서 직접 확인 **일부** 원문이 일부만 받쳐 줌 **옮김** 다른 세대 · 층의 원문 사례를 같은 사슬 자리로 옮김 **강의** IDEC · KSIA 강의 설명 **원리** 소자 원리 · 일반 지식

fail 근거 (칩이 어떤 fail로 걸리나) — ✅ 원문이 fail까지 말함 🟡 판단 **원리** 원문은 모양까지이거나 문헌 없음

> **먼저 밝혀 둘 것** — ① 「이 모양이면 원인 X가 몇 %」 비율은 공개 문헌에 없어요(공장 내부 기록) → 후보끼리 같은 비중. ② WM-811K 맵에는 「불량 칩이 어디 있나」만 있어서, 칩마다의 fail 종류는 **우리가 만들어 붙인 라벨**이에요 — 주 fail 50%(둘이면 25 + 25), 나머지 50%는 다른 칸에 고르게. 50%는 가정이라 30 · 70%로 흔들어 확인했어요(4절). ③ fail까지 원문이 말하는 원인은 **14개**, 판단 1개, 나머지 24개는 원리예요.

1. NMOS 공정 흐름 — 41단계 (STI · LDD 없음 · SAB)

IDEC 0.5 μm CMOS 108스텝에서 NMOS 부분만 뽑고, 소자 분리를 STI로 바꾸고 LDD를 뺐어요. 면저항을 재려고 silicide를 막는 층(SAB)을 넣었어요. 마스크 6장(활성 · gate · SAB · contact · metal 1 · pad). 기존 번호를 지키려고 SAB 단계만 26a · b · c로 붙였어요.

#	공정	무엇을 · 왜
① 준비		
1	**입고**	P형 (100) 실리콘 웨이퍼. P형 기판이 그대로 NMOS의 body라 well이 필요 없어요
2	**세정**	SPM(유기물) → HF(자연산화막) → DI 헹굼. 고온 공정 직전엔 꼭
② 소자 분리 (STI)		
3	**pad oxide**	얇은 열산화막 — 질화막 아래 완충

4	**질화막 증착**	LPCVD. 뒤 STI CMP에서 멈춤막
5	**활성 영역 포토**	트랜지스터 자리만 PR로 덮음
6	**질화막 · pad 식각**	소자 분리 자리를 엶 (덜 깎이지 않게 과식각)
7	**trench 식각**	실리콘을 파냄 — 깊고 가파를수록 이웃 누설이 적어요
8	**PR 제거**	O_2 ashing + SPM
9	**liner 산화**	trench 벽을 얇게 산화 — 식각 손상 회복, 모서리 둥글게 (일반)
10	**trench 채우기**	CVD 산화막(보통 HDP)으로 채움
11	**치밀화 열처리**	채운 막을 단단하게 (일반)
12	**STI CMP**	질화막에서 멈추게 갈아 평평하게
13	**질화막 제거**	뜨거운 인산
14	**pad oxide 제거**	HF — 과식각하면 STI 모서리가 파임 (일반)
③ 채널 · gate		
15	**screen oxide**	얇은 산화막 — 주입 때 채널링 방지
16	**Vt 주입 (붕소)**	채널 도핑으로 문턱 전압을 맞춤
17	**screen oxide 제거**	BOE — 이온을 맞아 상한 막은 벗기고 다시
18	**세정**	gate 산화 직전 — 가장 중요한 세정
19	**gate 산화**	850 °C dry 약 60 Å — 품질이 가장 중요한 막
20	**poly 증착**	LPCVD 625 °C 2,500 Å, 고농도 도핑
21	**gate 포토**	gate 무늬 — 이 선폭이 gate 길이
22	**poly 식각**	Cl_2 + He — 산화막은 거의 안 깎임(선택비)
23	**PR 제거**	O_2 ashing + SPM
④ 소스 · 드레인 (LDD 없음) · SAB		
24	**S/D 주입 (비소, 전면)**	As 70 keV 1 × 10^{15}. LDD가 없어 spacer 전에 gate 모서리에 맞춰 주입
25	**spacer**	TEOS 증착 → etch back. salicide 때 gate와 S/D가 붙지 않게 (일반)
26	**활성화 RTA**	약 10초 800 °C 이상(IDEC) · 990 °C(KSIA)
26a	**SAB 산화막 증착**	silicide를 막을 얇은 산화막 — 면저항 시험 패턴을 덮으려고 (일반)
26b	**SAB 포토**	막을 자리(면저항 패턴)만 PR로 덮음 — 마스크 하나 추가
26c	**SAB 식각 · PR 제거**	나머지 자리의 산화막을 걷어 silicide가 생기게
⑤ salicide		

27	**Ti → RTA → 제거 → RTA**	Ti 500 Å → 650 °C 30초 → SC-1 → 2차 열처리. 접촉 저항 ↓ (SAB로 막은 곳은 안 생김)
⑥ contact · 배선		
28	**ILD 증착**	TEOS 7,000 Å
29	**ILD CMP**	평탄화
30	**contact 포토**	반사방지막(BARC) + PR
31	**contact 식각**	CF_4 / CHF_3 — BT → 본 식각
32	**PR 제거**	O_2 ashing
33	**TiN + W**	TiN 500 Å 장벽 + W CVD
34	**W CMP**	구멍 밖 W 제거
35	**metal 1**	Al(+1% Si) → 포토 → 식각 → PR 제거(ashing)
36	**보호막 · pad**	보호막 → pad 열기
⑦ 마무리		
37	**forming gas**	H_2 / N_2 450 °C 30분 — 계면 미결합 손을 수소로
38	**EDS (I-V)**	칩마다 측정 12칸

> **왜 SAB인가** — silicide가 S/D · poly를 덮으면 면저항이 17 ~ 57배 작아져(MOSIS T7CZ 실측) S/D 도즈가 30% 모자라도 덮인 면저항은 1.7%만 변해요. 그래서 공장처럼 silicide를 막은 시험 패턴으로 재요(Akheyar 2002). · **LDD를 뺀 대가** — hot carrier는 오래 쓰면 생기는 신뢰성 문제라 EDS 측정에는 바로 안 걸려요.

출처 — IDEC「반도체단위공정 및 종합공정」강의자료 · KSIA 4일차 CMOS 공정 강의(§2.7 STI · §2.10 LDD) · 위키 강의해설 두 편 · SAB는 위키 원인공정추천-문헌근거-후보표 §6-1

2. 칩마다 재는 것 — 측정 12칸 (기존 4칸과의 관계)

칸	기존 4칸	무엇을 재나	이 칸을 주 fail로 쓰는 원인
연결 끊김	끊김	contact 체인 저항이 끝없이 큼 — 어딘가 안 이어짐	25 · 28 · 29 · 30 · 31 · 36 · 38 · 12 · 29 · 34 · 이송 로봇 긁힘 · 클린룸 입자
gate 누설	누설	gate에 전압을 걸면 gate로 전류가 샘	2 · 22 · 23 · 25 · 35
접합 · off 누설	누설	꺼 둔 상태(Vg = 0)에서 drain 전류가 흐름	2 · 9 · 11 · 12 · 14 · 33
분리 누설	누설	STI 너머 이웃 활성 영역으로 전류가 흐름	1 · 4 · 6 · 7 · 8 · 10
배선 누설	누설	이웃 배선 사이로 전류가 흐름	1 · 4 · 21 · 28 · 34 · 35 · 12 · 29 · 34 · 이송 로봇 긁

			힘 · 클린룸 입자
Vt 높음	문턱 이탈	문턱 전압이 기준보다 높음	13 · 15 · 16 · 17 · 19 · 20
Vt 낮음	문턱 이탈	문턱 전압이 기준보다 낮음	15
SS 기울기 큼	문턱 이탈	켜질 때 전류가 늘어나는 기울기가 완만함	37
on 전류 부족	전류 부족	켜 둔 상태 전류가 기준보다 작음	5 · 13 · 17 · 19 · 20 · 21
S/D 면저항 큼	전류 부족	silicide를 막은 시험 패턴(SAB)의 S/D 면저항이 기준보다 큼	24 · 26
poly 면저항 큼	전류 부족	silicide를 막은 poly 저항의 면저항이 기준보다 큼	20
silicide 면저항 큼	전류 부족	silicide가 덮인 패턴의 면저항이 기준보다 큼	27

칩마다 트랜지스터와 시험 구조(체인 · 빗 모양 배선 · 면저항 패턴)를 두고 I-V로 재요(WAT와 같은 방식). 칩은 가장 크게 벗어난 측정 하나로 판정해요. 기존 4칸은 12칸을 성격별로 묶은 것이라, 4칸만 보면 같은「누설」안의 gate · 접합 · 분리 · 배선 누설을 못 갈라요.

3. 41단계 연결표 — 틀어지면 무엇이 바뀌나 (원인 39개)

단계	원인	무엇이 틀어지나	주 fail	모양	근거 (단계 · 모양)	fail
1 · 4	**기판 테두리 + 질화막 박리**	긴 bevel · 매끈한 네 귀퉁이 · 질화막이 못 덮음	분리 누설 · 배선 누설	가장자리 일부	**원문** Ma 2024 (N08) — 원문은 「더 샌다」까지, 누설 종류는 판단(질화막 다음 식각이 STI라 분리 · 배선 반반)	🟡
2	**세정 금속 오염**	금속 오염이 남아 고온에서 확산 → 트랩	접합 · off 누설 · gate 누설	거의 전체	**강의** IDEC 강의	**원리**
3	**pad oxide 두께** — pad oxide 두께 — 칩 측정에 거의 안 나타남, 공정 중 두께 측정으로만					
5	**활성 영역 포토 가장자리 초점**	가장자리 초점 → 활성 폭 변함	on 전류 부족	가장자리 링	**원리** TI 특허 초점 문제를 옮김	**원리**
6	**질화막 · pad 식각 부족**	잔막 → trench 얕음	분리 누설	거의 전체	**강의** IDEC 30% 과식각	**원리**
7	**trench 식각 가장자리 얕음**	edge ring → 가장자리 분리 부족	분리 누설	가장자리 링	**강의** KSIA STI · Chai · Brady 옮김	**원리**
8	**STI 포토 뒤 PR 찌꺼기**	trench 자리에 남아 식각을 막음 → 이웃 활성 영역이 이어짐	분리 누설	한 곳에 뭉침	**원리** — (이 마스크는 활성 · STI만 정해 배선과 무관)	**원리**
9	**liner 산화 생략**	trench 모서리가 날카로움	접합 · off 누설	거의 전체	**원리** 일반 지식	**원리**
10	**trench 채우기 빈 곳 · 입자**	void · 챔버 입자 → 분리 결함	분리 누설	한 곳에 뭉침	**원문** Hansen · Stapper (N09)	**원리**
11	**치밀화 열처리 생략**	막이 물러 HF에 깎임 → 모서리 파임	접합 · off 누설	거의 전체	**원리** 일반 지식	**원리**
12 · 29 · 34	**CMP 긁힘**	뭉친 연마 입자	배선 누설 · 연결 끊김	선	**원문** Kwon 2013 (N11)	✅
12	**STI CMP 가장자리 과연마**	STI가 낮아져 모서리 누설	접합 · off 누설	가장자리 링	**옮김** Chen 2001 옮김 (Goh는 덜 깎인 사례라 뺌)	**원리**
13	**질화막 잔류**	잔류 질화막 → 그 자리 산화 이상	Vt 높음 · on 전류 부족	한 곳에 뭉침	**원리** —	**원리**
14	**pad oxide 과식각 (divot)**	STI 모서리 파임	접합 · off 누설	거의 전체	**원리** 일반 지식	**원리**
15	**screen oxide 생략 (채널링)**	채널링 → Vt가 칩마다 흩어짐	Vt 높음 · Vt 낮음	거의 전체	**강의** IDEC 채널링 방지	**원리**
16	**Vt 주입 도즈 이탈**	채널 도핑이 틀어짐	Vt 높음	거의 전체	**원문** Stapper 1983 (N13)	✅
17	**screen oxide 잔막**	gate 산화막이 두꺼워짐	Vt 높음 · on 전류 부족	거의 전체	**원리** —	**원리**
19	**gate 산화 두께 이탈**	시간 · 온도 이탈 → 두꺼워짐	Vt 높음 · on 전류 부족	거의 전체	**원문** Stapper 1983 (N14)	✅

20	**poly 도핑 부족**	poly 공핍	poly 면저항 큼 · Vt 높음 · on 전류 부족	거의 전체	**원리** — · 측정: 막은 poly 저항 (덮인 poly로는 안 보임 — Clevenger 1994)	**원리**
21	**gate 포토 가장자리 초점**	gate 길이 변함	on 전류 부족	가장자리 링	**일부** TI 특허 · Goh (N02) — fail은 원리: 0.5 μm면 Vt는 수 mV라 on 전류로 나옴	**원리**
21	**gate 포토 현상 찌꺼기**	헹굼물 오염 → PR 재부착 → 식각을 막아 막이 남음	배선 누설	도넛	**원문** Ng 2009 (N17) — 칩 fail은 원문에 없음, 막이 남는 쪽이라 배선 누설(원리)	**원리**
22	**poly 식각 가장자리 과식각**	gate 산화막 손상 (edge ring)	gate 누설	가장자리 링	**강의** KSIA 선택비 · Chai · Brady 옮김	**원리**
23	**gate 뒤 ashing 대전**	poly 안테나로 대전 손상	gate 누설	가운데	**옮김** Chen 2000	✅
24	**S/D 주입 도즈 이탈**	도즈 · 에너지 이탈	S/D 면저항 큼	거의 전체	**원문** Stapper 1983 · 측정: Akheyar 2002 · Biesemans 1997	✅
25	**spacer 얇음 (salicide 다리)**	gate와 S/D가 TiSi2로 이어짐	gate 누설 · 연결 끊김	거의 전체	**원리** 일반 지식	**원리**
26	**활성화 RTA 가장자리 온도**	가장자리 활성화 부족	S/D 면저항 큼	가장자리 링	**원문** Hansen · Micron (N01) · 측정: Riley 1996	✅
26a	**SAB 단계** — SAB 단계의 사고(잔막 → silicide가 일부 안 생김)는 아직 표에 없음					
27	**salicide 열처리 온도 이탈**	C49 → C54 전이 부족 → 고저항 상	silicide 면저항 큼	거의 전체	**일부** KSIA salicide · Clevenger 1994	✅
28	**ILD 챔버 입자**	입자 낙하	배선 누설 · 연결 끊김	한 곳에 뭉침	**원문** Hansen · Stapper (N09)	✅
29	**ILD CMP 가장자리 두께**	가장자리 ILD 두꺼움 → contact 안 열림	연결 끊김	가장자리 링	**원문** Goh 2001 (N04)	✅
30	**contact 반사방지막 두꺼움**	BT 부족 → 3 · 7시 안 열림	연결 끊김	가장자리 일부	**원문** Liu 2019 (N07)	✅
31	**contact 식각 edge ring**	새 ring → 가장자리 덜 뚫림	연결 끊김	가장자리 링	**원문** Chai · Brady (N03)	✅
33	**TiN 장벽 얇음**	W 증착 때 접합 손상	접합 · off 누설	거의 전체	**원리** —	**원리**
34	**W CMP 가장자리 덜 연마**	W 잔류 → 배선 붙음	배선 누설	가장자리 링	**옮김** Goh 옮김	**원리**
35	**metal 1 뒤 ashing 대전**	금속 안테나로 대전 손상	gate 누설	가운데	**원문** Chen 2000 (N06) — 금속 무늬 뒤 ashing	✅
35	**metal 1 식각 부족**	배선 붙음	배선 누설	거의 전체	**원리** —	**원리**
36	**pad 덜 열림**	측정 안 됨	연결 끊김	거의 전체	**원리** —	**원리**
37	**forming gas 생략**	계면 결함	SS 기울기 큼	거의 전체	**옮김** IDEC · Mack 2023 (N15) — Mack은 계면 결함만 쟀고 Vt 높음 근거는 없음 (양전하라 오히려 낮아지는 쪽)	**원리**

38	**검사 바늘 접촉**	바늘 접촉 불량	연결 끊김	거의 전체	**일부** IBM · TI 특허 (N16)	✅
공통	**클린룸 입자**	입자 밀도 증가	배선 누설 · 연결 끊김	흩어짐	**원문** Hansen · Stapper (N10)	✅
공통	**이송 로봇 긁힘**	기운 팔	배선 누설 · 연결 끊김	선	**원문** TSMC 특허 (N12)	**원리**

> **원문과 맞지 않아 뺀 것** — 18 세정 헹굼 정전기: Lin 2012(p.72)는 **맨 실리콘 위 세정**은 절연막이 없어 표면 전하가 거의 안 쌓인다고 해요. 대전 손상은 이미 있는 산화막 위 세정에서 났어요. 우리 18은 screen oxide를 벗긴 직후라 맨 실리콘이에요. · **옮긴 것** — contact 뒤 ashing을 35 metal 1 뒤로: Chen 2000은 금속 무늬를 만든 뒤 ashing이고 금속이 전하를 모아요.

4. 어디까지 바로 짚을 수 있나

검사	표만 보고 한 예측	합성 시험 — 참 모양	합성 시험 — 모양 CNN	정답이 공동 1위 안
기존 4칸 (끊김 · 누설 · 문턱 · 전류)	7개	7개	5개	95.2% · 88.9%
측정 12칸	**21개**	**21개**	**20개**	100.0% · 97.7%

합성 시험(scripts/n1_nmos_identify.py) — 원인마다 그 모양의 **시험용 lot** 맵 200장에 사고를 심고, 엔진이 그 원인을 단독 1위로 되찾는 비율이 90% 이상이면 「바로 짚음」. 표만 보고 한 예측과 39/39 일치. 시험용 맵이 200장보다 적은 모양(거의 전체 19장 · 도넛 71장 · 흩어짐 114장 · 긁힘 181장)은 90° 회전 4방향 × 좌우 뒤집기로 8배 늘려 그중에서 뽑았어요. ⚠️ 50% 라벨을 50% 표로 채점한 것은 「표가 맞다면 이만큼 짚는다」의 상한이에요. 2판(원인 40개 · 학습 맵 섞임)은 23 · 23개였어요.

모양 CNN 정답률 (시험용 맵) — 가장자리 링 97% · 거의 전체 95% · 흩어짐 92% · 가운데 91% · 도넛 86% · 가장자리 일부 78% · 한 곳에 뭉침 71% · 선 71% — 한 곳 뭉침 · 긁힘이 약해서 28 ILD 입자가 CNN을 거치면 단독 1위에서 빠져요.

주 fail 몫이 틀리면 — 라벨만 30 · 70%로 붙이고 엔진은 50% 표로 채점했어요.

라벨의 주 fail 몫	참 모양	모양 CNN
30% (엔진 생각보다 흐림)	17개	15개
50%	**21개**	**20개**
70% (엔진 생각보다 또렷함)	21개	20개

30%에서 떨어지는 것은 주 fail이 둘 · 셋인 원인(01 · 20)과 CNN이 약한 한 곳 뭉침(13 · 28)이에요.

측정 12칸으로도 남는 묶음과 가르는 법

묶인 원인	모양 + 측정이 같은 이유	가르는 법 (공정 중 측정 · 장비 기록)
5 활성 영역 포토 가장자리 초점 · 21 gate 포토 가장자리 초점	둘 다 가장자리 노광 초점 → on 전류 부족	가장자리 활성 폭 vs gate 길이 (CD 측정)
8 STI 포토 뒤 PR 찌꺼기 · 10 trench 채우기 빈 곳 · 입자	둘 다 한 곳에서 STI 너머로 샘	공정 중 결함 검사 맵을 단계별로 — STI 포토 뒤 vs trench 채우기 뒤
9 liner 산화 생략 · 11 치밀화 열처리 생략 · 14 pad oxide 과식각 (divot) · 33 TiN 장벽 얇음	넷 다 접합 · off 누설만 늘어남	STI 모서리 단면(파임 · 날카로움) · 채운 막 식각 속도 · TiN 두께 기록

17 screen oxide 잔막 · 19 gate 산화 두께 이탈	둘 다 gate 산화막이 두꺼워짐	screen oxide 제거 시간 기록 vs 산화로 온도 · 시간 기록
23 gate 뒤 ashing 대전 · 35 metal 1 뒤 ashing 대전	둘 다 가운데 gate 산화막 대전 손상	ashing 장비 기록(gate 뒤 vs metal 1 뒤) · 안테나 크기별 누설
29 ILD CMP 가장자리 두께 · 31 contact 식각 edge ring	둘 다 가장자리 contact가 안 열림	가장자리 ILD 두께 vs edge ring 사용 시간(RF 시간)
36 pad 덜 열림 · 38 검사 바늘 접촉	둘 다 전류가 아예 안 흐름	다시 재 보기(바늘이면 살아남) vs pad 현미경 확인
12 · 29 · 34 CMP 긁힘 · 이송 로봇 긁힘	둘 다 긁힘 → 배선 누설 · 끊김	긁힘 모양 — 호(회전 궤적)면 CMP, 직선이면 로봇(우리가 정한 규칙) · 어느 층에 긁혔나

> **읽는 법** — 「41단계 중 하나를 바로」는 칩 측정만으로는 절반 남짓까지예요. 나머지는 엔진이 2 ~ 4개 후보로 좁히고 「무엇을 재면 갈리는지」를 같이 내면, 엔지니어가 공정 중 측정이나 장비 기록 하나로 끝낼 수 있어요.

5. 원인 15개 — 칩 fail까지 원문이 받쳐 주는 것

1 · 4 기판 테두리 + 질화막 박리 가장자리 일부 분리 누설 · 배선 누설 fail 🟡 · 단계 원문

어느 단계	1 입고 · 4 질화막 증착
무엇이	긴 bevel · 매끈한 네 귀퉁이 · 질화막이 못 덮음
칩에서는	STI 너머 이웃 활성 영역으로 전류가 흐름 · 이웃 배선 사이로 전류가 흐름
왜 이 모양	벗겨진 조각이 테두리 한쪽에서 떨어져 그 근처 칩만 걸려요 (Ma 2024)
fail 근거	Ma 2024 p.1 — 「불량 칩이 더 샌다」까지, 누설 종류는 없음
단계 · 모양 근거	Ma 2024 (N08) — 원문은 「더 샌다」까지, 누설 종류는 판단(질화막 다음 식각이 STI라 분리 · 배선 반반)
먼저 확인할 것	입고 기판 테두리 모양 · 질화막 테두리 덮임 (현미경)
이렇게 말해요	입고 기판 테두리가 길어 질화막이 못 덮고 벗겨졌을 가능성

16 Vt 주입 도즈 이탈 거의 전체 Vt 높음 fail ✅ · 단계 원문

어느 단계	16 Vt 주입
무엇이	채널 도핑이 틀어짐
칩에서는	문턱 전압이 기준보다 높음
왜 이 모양	이 단계는 웨이퍼 전체를 한꺼번에 처리해서, 틀어지면 거의 전체 칩이 걸려요
fail 근거	Stapper 1983 p.453–454 — Vt 이탈 (방향은 원리)
단계 · 모양 근거	Stapper 1983 (N13)
먼저 확인할 것	이온 주입기 도즈 기록 · 모니터 웨이퍼 면저항
이렇게 말해요	Vt 주입 도즈가 어긋났을 가능성

19 gate 산화 두께 이탈 거의 전체 Vt 높음 · on 전류 부족 fail ☑ · 단계 원문

어느 단계	19 gate 산화
무엇이	시간 · 온도 이탈 → 두꺼워짐
칩에서는	문턱 전압이 기준보다 높음 · 켜 둔 상태 전류가 기준보다 작음
왜 이 모양	이 단계는 웨이퍼 전체를 한꺼번에 처리해서, 틀어지면 거의 전체 칩이 걸려요
fail 근거	Stapper 1983 p.453 — Vt 이탈 (on 전류는 transconductance를 옮긴 판단)
단계 · 모양 근거	Stapper 1983 (N14)
먼저 확인할 것	gate 산화막 두께 (공정 중 측정) · 산화로 온도 기록
이렇게 말해요	gate 산화 시간 · 온도가 어긋나 두께가 변했을 가능성

23 gate 뒤 ashing 대전 가운데 gate 누설 fail ☑ · 단계 옮김

어느 단계	23 PR 제거
무엇이	poly 안테나로 대전 손상
칩에서는	gate에 전압을 걸면 gate로 전류가 샘
왜 이 모양	plasma 전하가 가운데에 몰려 가운데 칩이 걸려요 (Chen 2000 옮김)
fail 근거	Chen 2000 — nMOS 가운데 QBD 급락 · gate 누설 증가 (금속 → poly 안테나 옮김)
단계 · 모양 근거	Chen 2000
먼저 확인할 것	gate 뒤 ashing 장비 균일도 · 안테나 크기별 누설
이렇게 말해요	gate 뒤 ashing에서 poly가 안테나가 되어 대전 손상을 입었을 가능성

24 S/D 주입 도즈 이탈 거의 전체 S/D 면저항 큼 fail ✅ · 단계 원문

어느 단계	24 S/D 주입
무엇이	도즈 · 에너지 이탈
칩에서는	silicide를 막은 시험 패턴(SAB)의 S/D 면저항이 기준보다 큼
왜 이 모양	이 단계는 웨이퍼 전체를 한꺼번에 처리해서, 틀어지면 거의 전체 칩이 걸려요
fail 근거	면저항 측정 — Biesemans 1997 p.478 · Akheyar 2002 (silicide 막는 패턴 전제)
단계 · 모양 근거	Stapper 1983 · 측정: Akheyar 2002 · Biesemans 1997
먼저 확인할 것	이온 주입기 도즈 기록 · S/D 면저항 모니터
이렇게 말해요	S/D 주입 도즈 · 에너지가 어긋났을 가능성

26 활성화 RTA 가장자리 온도 가장자리 링 S/D 면저항 큼 fail ✅ · 단계 원문

어느 단계	26 활성화 RTA
무엇이	가장자리 활성화 부족
칩에서는	silicide를 막은 시험 패턴(SAB)의 S/D 면저항이 기준보다 큼
왜 이 모양	램프 가열은 가장자리가 식기 쉬워 링으로 나와요 (Hansen 1997 · Micron 특허)
fail 근거	Riley 1996 p.15–22 — 막은 면저항으로 RTP 온도를 판정
단계 · 모양 근거	Hansen · Micron (N01) · 측정: Riley 1996
먼저 확인할 것	RTA 가장자리 온도 기록 · 가장자리 면저항 맵
이렇게 말해요	활성화 RTA가 가장자리에서 온도가 낮았을 가능성

27 salicide 열처리 온도 이탈

거의 전체 | silicide 면저항 큼 | fail ✅ · 단계 일부

어느 단계	27 salicide
무엇이	C49 → C54 전이 부족 → 고저항 상
칩에서는	silicide가 덮인 패턴의 면저항이 기준보다 큼
왜 이 모양	이 단계는 웨이퍼 전체를 한꺼번에 처리해서, 틀어지면 거의 전체 칩이 걸려요
fail 근거	Clevenger 1994 p.7874 — C49 60 ~ 70 · C54 15 ~ 20 μΩ·cm
단계 · 모양 근거	KSIA salicide · Clevenger 1994
먼저 확인할 것	salicide RTA 온도 기록 · 면저항 모니터
이렇게 말해요	salicide 열처리 온도가 어긋나 고저항 상이 남았을 가능성

28 ILD 챔버 입자

한 곳에 뭉침 | 배선 누설 · 연결 끊김 | fail ✅ · 단계 원문

어느 단계	28 ILD 증착
무엇이	입자 낙하
칩에서는	이웃 배선 사이로 전류가 흐름 · contact 체인 저항이 끝없이 큼 — 어딘가 안 이어짐
왜 이 모양	입자가 떨어진 자리만 걸려 한 곳에 뭉쳐요 (Hansen · Stapper)
fail 근거	Stapper 1983 p.455 층간 short · p.461 산화막 속 입자 → metal 끊김
단계 · 모양 근거	Hansen · Stapper (N09)
먼저 확인할 것	공정 중 결함 검사 맵을 단계별로 겹쳐 보기 · 챔버 세정 주기
이렇게 말해요	ILD 증착 챔버에서 입자가 떨어졌을 가능성

29 ILD CMP 가장자리 두께 가장자리 링 연결 끊김 fail ✅ · 단계 원문

어느 단계	29 ILD CMP
무엇이	가장자리 ILD 두꺼움 → contact 안 열림
칩에서는	contact 체인 저항이 끝없이 큼 — 어딘가 안 이어짐
왜 이 모양	CMP 가장자리 연마 속도 차이로 가장자리 두께가 달라 링으로 나와요 (Goh 2001)
fail 근거	Goh 2001 p.351–352 — 가장자리 IMD 30% 두꺼움 → via open (IMD → ILD 옮김)
단계 · 모양 근거	Goh 2001 (N04)
먼저 확인할 것	가장자리 ILD 두께
이렇게 말해요	ILD CMP 뒤 가장자리 ILD가 두꺼워 contact가 안 열렸을 가능성

30 contact 반사방지막 두꺼움 가장자리 일부 연결 끊김 fail ✅ · 단계 원문

어느 단계	30 contact 포토
무엇이	BT 부족 → 3 · 7시 안 열림
칩에서는	contact 체인 저항이 끝없이 큼 — 어딘가 안 이어짐
왜 이 모양	반사방지막이 가장자리 일부(3 · 7시 방향)에서 두꺼워 그쪽만 걸려요 (Liu 2019)
fail 근거	Liu 2019 p.1–3 — 3 · 7시 circuit OPEN, contact가 salicide까지 못 내려감
단계 · 모양 근거	Liu 2019 (N07)
먼저 확인할 것	반사방지막 두께 맵 · 가장자리 contact 저항
이렇게 말해요	contact 포토 반사방지막이 두꺼워 그쪽 contact가 안 열렸을 가능성

31 contact 식각 edge ring 가장자리 링 연결 끊김 fail ✅ · 단계 원문

어느 단계	31 contact 식각
무엇이	새 ring → 가장자리 덜 뚫림
칩에서는	contact 체인 저항이 끝없이 큼 — 어딘가 안 이어짐
왜 이 모양	edge ring 높이가 가장자리 plasma를 바꿔 링으로 나와요 (Chai · Brady)
fail 근거	Chai 2024 p.2 unlanded via · Brady 2026 p.4 (via · container → contact 옮김)
단계 · 모양 근거	Chai · Brady (N03)
먼저 확인할 것	edge ring 사용 시간 (RF 시간)
이렇게 말해요	contact 식각 장비 edge ring이 새것이라 가장자리가 덜 뚫렸을 가능성

35 metal 1 뒤 ashing 대전 가운데 gate 누설 fail ✅ · 단계 원문

어느 단계	35 metal 1
무엇이	금속 안테나로 대전 손상
칩에서는	gate에 전압을 걸면 gate로 전류가 샘
왜 이 모양	plasma 전하가 가운데에 몰려 가운데 칩이 걸려요 (Chen 2000)
fail 근거	Chen 2000 — 금속 무늬 뒤 ashing, nMOS 가운데 gate 누설
단계 · 모양 근거	Chen 2000 (N06) — 금속 무늬 뒤 ashing
먼저 확인할 것	metal 1 뒤 ashing 장비 균일도 · 안테나 크기별 누설
이렇게 말해요	metal 1 뒤 ashing에서 금속이 안테나가 되어 대전 손상을 입었을 가능성

38 검사 바늘 접촉 거의 전체 연결 끊김 fail ✅ · 단계 일부

어느 단계	38 EDS
무엇이	바늘 접촉 불량
칩에서는	contact 체인 저항이 끝없이 큼 — 어딘가 안 이어짐
왜 이 모양	이 단계는 웨이퍼 전체를 한꺼번에 처리해서, 틀어지면 거의 전체 칩이 걸려요
fail 근거	IBM US6175245 · TI US6043101 — 연결 시험 불합격, 다시 재면 대부분 회복
단계 · 모양 근거	IBM · TI 특허 (N16)
먼저 확인할 것	다시 재면 살아나나 · 바늘 청소 · 교체 기록
이렇게 말해요	검사 바늘 접촉이 나빴을 가능성

12 · 29 · 34 CMP 긁힘 선 배선 누설 · 연결 끊김 fail ✅ · 단계 원문

어느 단계	12 STI CMP · 29 ILD CMP · 34 W CMP
무엇이	뭉친 연마 입자
칩에서는	이웃 배선 사이로 전류가 흐름 · contact 체인 저항이 끝없이 큼 — 어딘가 안 이어짐
왜 이 모양	패드가 돌며 긁어 곡선(호) 모양이 돼요 (Kwon 2013)
fail 근거	Kwon 2013 p.283 표 2 · US10522365 — short · open
단계 · 모양 근거	Kwon 2013 (N11)
먼저 확인할 것	긁힘이 곡선인가 (CMP) 직선인가 (로봇) · 연마액 필터 기록
이렇게 말해요	CMP에서 뭉친 연마 입자가 긁었을 가능성

공통 **클린룸 입자** 흩어짐 배선 누설 · 연결 끊김 fail ☑ · 단계 원문

어느 단계	전 공정 공통
무엇이	입자 밀도 증가
칩에서는	이웃 배선 사이로 전류가 흐름 · contact 체인 저항이 끝없이 큼 — 어딘가 안 이어짐
왜 이 모양	입자는 아무 데나 떨어져 흩어져요 (Hansen · Stapper)
fail 근거	Stapper 1983 p.455–456 — photo 결함 open/short · pinhole short
단계 · 모양 근거	Hansen · Stapper (N10)
먼저 확인할 것	클린룸 입자 수 기록
이렇게 말해요	클린룸 입자가 늘었을 가능성

6. 시연 웨이퍼 17장 — 대시보드 섹션 16「NMOS 41단계」

#	모양 + 측정	엔진 1순위	얼마나 · 경고
N1	**거의 전체 + Vt 높음**	16 Vt 주입 도즈 이탈	채널 도핑 (Vt 주입 도즈) 넣은 +44% → +43% (90% +39% ~ +49%, 정상 -27% ~ +31%)
N2	**거의 전체 + SS 큼**	37 forming gas 생략	계면 트랩 넣은 ×116 → ×119 (90% ×109 ~ ×130, 정상 ×60 이하)
N3	**거의 전체 + poly 면저항 · Vt 높음**	20 poly 도핑 부족	poly 도핑 넣은 5.0×10^{18} cm^{-3} → 5.1×10^{18} cm^{-3} (90% 5.0×10^{18} cm^{-3} ~ 5.2×10^{18} cm^{-3}, 정상 8.7×10^{19} cm^{-3} ~ 1.2×10^{20} cm^{-3})
N4	**가장자리 링 + S/D 면저항 — 몇 °C**	26 활성화 RTA 가장자리 온도	RTA 온도 넣은 -22 °C → -20 °C (90% -21 °C ~ -18 °C, 정상 -17 °C ~ +17 °C)
N5	**가장자리 일부 + 연결 끊김**	30 contact 반사방지막 두꺼움	— 여유
N6	**도넛 + 배선 누설**	21 gate 포토 현상 찌꺼기	— 장비 변수
N7	**가장자리 링 + 연결 끊김 — 안 갈리는 짝**	29 ILD CMP 가장자리 두께 · 31 contact 식각 edge ring (공동)	— 여유
N8	**가운데 + gate 누설 — 둘이 묶임**	23 gate 뒤 ashing 대전 · 35 metal 1 뒤 ashing 대전 (공동)	— 장비 변수
N9	**거의 전체 + Vt 높음 · on 전류 부족 — 얼마나**	17 screen oxide 잔막 · 19 gate 산화 두께 이탈 (공동)	gate 산화막 두께 넣은 75 Å → 75 Å (90% 73 Å ~ 76 Å, 정상 53 Å ~ 68 Å)
N10	**거의 전체 + S/D 면저항 — 도즈**	24 S/D 주입 도즈 이탈	S/D 활성 도즈 넣은 -35% → -36% (90% -37% ~ -35%, 정상 -13% ~ +18%)
N11	**거의 전체 + silicide 면저항 — 고저항 상**	27 salicide 열처리 온도 이탈	남은 고저항 상 (C49) 넣은 35% → 35% (90% 33% ~ 36%, 정상 6% 이하)
N12	**한 곳 뭉침 + 분리 누설 — 칩당 결함 수**	8 STI 포토 뒤 PR 찌꺼기 · 10 trench 채우기 빈 곳 · 입자 (공동)	그 자리 칩당 결함 수 약 0.8개 (나머지 0.13개)
N13	**거의 전체 + Vt · SS — 사고 둘이 겹침**	16 Vt 주입 도즈 이탈 · 2순위 37 forming gas 생략	⚠️「파라미터 하나로는 설명이 안 됨」— 사고가 겹쳤을 가능성
N14	**가장자리 링 + 분리 누설 — trench 식각**	7 trench 식각 가장자리 얕음	— 여유
N15	**가장자리 링 + gate 누설 — poly 식각**	22 poly 식각 가장자리 과식각	— 여유
N16	**가장자리 링 + 배선 누설 — W CMP**	34 W CMP 가장자리 덜 연마	— 여유
N17	**거의 전체 + 연결 끊김 — 공정이 아니라 검사?**	36 pad 덜 열림 · 38 검사 바늘 접촉 (공동)	— 장비 변수

맵은 실제 WM-811K 시험용 lot 맵, 칩 측정과 WAT 값은 합성이에요. 링크 — 대시보드 ?section=16&w=nmos&ms=N1 ~ N17.

7. 빠진 것 · 남은 일

항목	내용
fail 근거가 원리인 원인	24개 — STI 세부(liner · 치밀화 · divot) · spacer · TiN · 가장자리 링 대부분은 원문이 모양까지만 말해요. 공장 사례 원문을 더 찾아야 해요
Vt 낮음 쪽	도즈 부족 · 산화막 얇음은 칩이 실제로 나빠지는데 원인 표에 연결이 안 됐어요 → 16 · 19를 방향별로 나누기 (범위 근거 PDF 8절)
누설 종류	「leakage · IDDQ」만 적힌 문헌으로는 종류를 못 정해요. IDDQ에서만 걸린 칩을 뜯어본 원문(Nigh et al., ITC 1998)을 아직 못 읽었어요
SAB 단계의 사고	잔막 → silicide가 일부 안 생김 — 원인 표에 아직 없어요
맵과 웨이퍼 크기	맵은 WM-811K 양산 맵(제품 종류 · 직경 미기록)에서 모양만 빌려요. 레시피는 IDEC 4인치 — 가장자리 링 근거(200 · 300 mm)는 원리만 옮기고 폭은 칩 단위로 말해요
CMOS 지식표에서 뺀 것	구리 광부식(Neo 2017) — W · Al 배선이라 구리가 없음 · EBR 겹침 — 금속층이 하나뿐