NMOS 공정 파라미터 범위 — 정한 방법과 근거

원인 공정 추천 · NMOS 41단계(IDEC 0.5 μm + STI + SAB) · 「얼마나」를 말하는 원인 8개 · 2026-10-30 · 정리: 송인우

> **범위는 「이 정도면 괜찮겠지」 하고 고른 숫자가 아니에요.** 기준값 · 측정 합격선 · 소자 식 세 가지를 정하면 계산으로 나와요. 그래서 범위를 믿을 수 있는지는 이 세 가지의 근거에 달려 있어요. 이 문서는 그 근거를 하나씩 보여 줘요.

1. 요약 — 파라미터 7개의 범위

단계	파라미터	기준값	범위	범위를 정한 측정	정상 흔들림에서 경계까지
19 gate 산화 · 17 screen oxide 잔막	산화막 두께	60 Å	**53 Å ~ 68 Å**	on 전류 높음 / on 전류 낮음	8.6σ / 11σ
16 Vt 주입	채널 도핑	4.0×10^{17} cm^{-3}	**-27% ~ +31%**	Vt 낮음 / Vt 높음	8.8σ / 10σ
20 poly 증착	poly 도핑	1.0×10^{20} cm^{-3}	**8.7×10^{19} cm^{-3} ~ 1.2×10^{20} cm^{-3}**	막은 poly 면저항 높음 / 막은 poly 면저항 낮음	4.3σ / 5.8σ
37 forming gas	계면 트랩	1×10^{10} $cm^{-2}eV^{-1}$	**×60 이하**	SS 높음	16σ
24 S/D 주입	S/D 활성 도즈	기준 (100%)	**-13% ~ +18%**	막은 S/D 면저항 높음 / 막은 S/D 면저항 낮음	26σ / 35σ
26 활성화 RTA	RTA 온도 이탈	0 °C	**-17 °C ~ +17 °C**	막은 S/D 면저항 높음 / 막은 S/D 면저항 낮음	17σ / 17σ
27 salicide 열처리	남은 C49 비율	0%	**6% 이하**	silicide 면저항 높음	5.5σ

「범위를 정한 측정」 — 파라미터를 범위 밖으로 밀었을 때 가장 먼저 합격선을 넘는 측정이에요. 「몇 σ」 — 정상적으로 돌아가는 공정의 흔들림(σ)으로 경계까지 몇 칸 떨어져 있나예요(아래쪽 / 위쪽).

근거 한눈에

재료	근거가 단단한 것	아직 가정인 것
기준값	Vt 0.50 V · 면저항 셋 실측 (MOSIS 공개 실측) · 산화막 60 Å · poly 10^{20} 강의 (IDEC)	계면 트랩 10^{10} 가정
측정 합격선	Vt ±0.10 V · on 전류 ±16% 공개 spec (GF180MCU의 폭)	SS +10 mV/dec · 면저항 ±15% 가정
소자 식	장채널 MOS 식 원리 (교과서) · C49 / C54 비저항 원문 (Clevenger 1994)	RTA 민감도 옮김 (Riley 1996, 주입 조건이 다름)

정상 흔들림	RTA 온도 σ 1 ℃ · S/D 도즈 σ 0.5% 원문 (Riley 1996)	산화막 · 채널 도핑 · poly · 계면 트랩 · C49 가정

2. 범위가 나오는 순서 — 숫자 넷

숫자	뜻	예 (gate 산화막)
① 기준값	레시피가 노리는 값	60 Å
② 정상 흔들림	공정이 잘 돌아도 웨이퍼마다 생기는 차이	σ 1.3% (약 0.8 Å)
③ 측정 합격선	웨이퍼 측정(WAT)에서 합격으로 치는 범위	on 전류 기준 ±16% · Vt 0.40 ~ 0.60 V
④ 범위 (불량 경계)	공정값이 이 밖으로 나가면 측정이 합격선을 넘는 지점 — **①과 ③과 식에서 계산**	53 Å ~ 68 Å

① 기준값 레시피 → **소자 식** 공정값 → 측정값 → **WAT 값** Vt · SS · 면저항 … → **③ 합격선과 비교** 전부 안인가 → **④ 범위** 처음 넘는 곳

회로 설계의 허용 오차 분석과 같은 방식이에요. 저항 하나를 SPICE로 sweep하면서 출력이 spec을 넘는 저항값을 찾듯이, 공정 파라미터 하나를 소자 식에 넣고 조금씩 움직이면서 WAT 값이 합격선을 처음 넘는 곳을 찾아요. 이때 다른 파라미터는 기준값에 묶어 둬요. 마지막으로 ②가 ④보다 충분히 좁은지 확인해요 — 그래야 멀쩡한 웨이퍼가 걸리지 않아요(7절).

예 — 채널 도핑만 움직이면

채널 도핑	Vt (합격선 0.40 ~ 0.60 V)	on 전류 (합격선 ±16%)	판정
-30%	0.386 V	+7.4%	불합격
-20%	0.426 V	+4.8%	합격
-10%	0.464 V	+2.3%	합격
+0%	0.500 V	+0.0%	합격
+10%	0.534 V	-2.2%	합격
+20%	0.566 V	-4.3%	합격
+30%	0.598 V	-6.3%	합격
+40%	0.627 V	-8.2%	불합격

Vt가 먼저 합격선에 닿아서 채널 도핑의 범위는 **-27% ~ +31%**가 돼요. 같은 방법으로 산화막은 on 전류가, 면저항 원인들은 각자의 면저항이 먼저 닿아요.

3. 기준값 — 어디서 가져왔나

항목	값	출처 · 위치	근거
gate 산화막	60 Å	IDEC 단위공정 · 종합공정 강의 12번 — gate 산화 850 °C dry 약 60 Å. MOSIS TSMC 0.25 µm 공개 실측도 57 Å라 비슷해요	강의
Vt	0.50 V	MOSIS T7CZ(TSMC 0.25 µm) 공개 실측 — 산화막 57 Å, NMOS Vt 0.49 ~ 0.50 V. 산화막이 거의 같은 공정이라 빌렸어요. 처음 말했던 0.7 V는 우리 식 계산값이라 버렸어요	실측
채널 도핑	4.0×10^{17} cm^{-3}	위 두 값(60 Å에서 Vt 0.50 V)이 되도록 식으로 거꾸로 풀었어요	계산
poly 도핑	1.0×10^{20} cm^{-3}	IDEC 강의 13번 — poly는 10^{20} ~ 10^{22}으로 고농도 도핑. 그중 아래 끝을 골랐어요(poly 공핍이 가장 잘 보이는 쪽, 우리 판단)	강의
계면 트랩	1×10^{10} $cm^{-2}eV^{-1}$	forming gas를 마친 좋은 계면 수준으로 둔 값	가정
막은 S/D 면저항	58 Ω/sq	MOSIS T7CZ 실측 — silicide를 막은 N+ (N+BLK)	실측
막은 poly 면저항	176 Ω/sq	MOSIS T7CZ 실측 — silicide를 막은 poly (PLY+BLK)	실측
silicide 면저항	3.5 Ω/sq	MOSIS T7CZ 실측 — silicide 덮인 N+	실측

왜「막은」면저항인가 — silicide가 덮이면 면저항이 17 ~ 57배 작아져(N+ 3.5 vs 58, poly 3.1 vs 176 Ω/sq) S/D 도즈가 30% 모자라도 덮인 면저항은 1.7%만 변해요. 그래서 silicide를 막는 층(SAB)으로 시험 패턴을 따로 만들어 재요. 공장도 이렇게 재요(Akheyar 2002 B1.10.1–2 · MOSIS 공정의 BLK 층).

4. 측정 합격선 — 어디서 가져왔나

측정	합격선	출처 · 위치	근거
Vt	0.50 ± 0.10 V (±20%)	GF180MCU 공개 spec 1.0 — 3.3 V NMOS Vt 최소 · 보통 · 최대 0.53 / 0.63 / 0.73 V의 폭	공개 spec
on 전류	기준 ±16%	같은 spec — Idsat 430 / 510 / 590 µA/µm의 폭 (±80 / 510)	공개 spec
SS	기준(79.8) + 10 mV/dec 이하	우리가 정한 값. GF180의 최대 150 mV/dec는 0.28 µm 짧은 채널 값이라 안 썼어요	가정
막은 S/D · poly 면저항	기준 ±15%	우리가 정한 값. GF180 금속 면저항 공차 ±15.6%와 같은 폭으로 맞췄어요	가정
silicide 면저항	기준 +15% 이하	같은 가정. C49가 남으면 커지기만 해서 위쪽만 봐요	가정

실제 공장의 WAT 합격선은 제품마다 비공개예요. 그래서 공개된 공정 설계 자료(GF180MCU PDK)의 최소 · 보통 · 최대 폭을 빌렸어요. 세대(3.3 V 소자)가 달라 값은 쓰지 않고 폭만 썼어요.

5. 공정값 → 측정값 — 어느 식으로 이었나

측정	움직이는 공정값	식과 근거
Vt	채널 도핑 · 산화막 · poly 도핑 · 계면 트랩	장채널 MOS 문턱 전압 식 — 도핑이 늘면 공핍 전하가, 산화막이 두꺼우면 같은 전하를 붙잡는 전압이, poly 도핑이 모자라면 poly 공핍이, 계면 트랩이 늘면 트랩 전하가 Vt를 올려요 원리
SS	계면 트랩 (산화막 · 도핑은 조금)	계면 트랩이 gate 전압 일부를 먹어 기울기가 커져요 원리
on 전류	Vt · 켜진 상태 용량	alpha-power 식 — 전원 2.5 V · α 1.3은 가정 원리
산화막 (C-V)	산화막 두께	용량을 재서 두께를 그대로 읽어요. WAT 표준 항목이고 MOSIS도 C-V로 57 Å를 쟀어요 실측
막은 S/D 면저항	S/D 활성 도즈 · RTA 온도	58 ÷ (도즈 비) − 0.5 Ω/sq × (온도 이탈 °C). 온도 민감도는 Riley 1996 p.20의 비소 약 2 °C/(Ω/sq)를 옮겼어요 옮김
막은 poly 면저항	poly 도핑	176 × (10^{20} ÷ 도핑) — 고농도에서 면저항은 도핑에 반비례 원리
silicide 면저항	남은 C49 비율	3.5 × (1 + 비율 × (65 ÷ 17.5 − 1)). C49 60 ~ 70, C54 15 ~ 20 μΩ·cm (Clevenger 1994 p.7874) 원문

S/D 도즈와 RTA 온도는 on 전류에 거의 안 나타나요. 0.5 μm 소자에서는 S/D 직렬 저항(수십 Ω·μm)이 채널 저항(수 kΩ·μm)보다 훨씬 작아서예요(원리 계산). 그래서 둘은 막은 S/D 면저항으로만 재요. 식 전체는 부록 A에 있어요.

6. 파라미터별 범위와 근거




그림 1. 파라미터마다 정상 흔들림(±3σ, 초록) · 범위(파랑) · 시연에서 넣은 사고 크기(빨강). 초록이 파랑 안쪽 깊숙이 있어야 멀쩡한 웨이퍼가 안 걸리고, 빨강이 파랑 밖에 있어야 사고가 잡혀요. 축은 줄마다 달라요(poly · 계면 트랩은 로그).

1 산화막 두께 19 gate 산화 · 17 screen oxide 잔막 **53 Å ~ 68 Å**

무엇이 정했나	양쪽 다 **on 전류 ±16%**가 먼저 닿아요. 68 Å에서 on 전류 −16%일 때 Vt는 +0.085 V로 아직 합격이에요
정상 흔들림	σ 1.3% 가정 → 경계까지 8.6σ / 11σ
실제 사고와 비교	N9 — 75 Å를 넣으면 WAT 값에서 거꾸로 75 Å (90% 73 Å ~ 76 Å)
약한 곳	범위를 정하는 on 전류 합격선이 다른 세대 spec의 폭이에요. 17 · 19는 같은 산화막을 두껍게 해서 C-V로도 못 갈라요(공동 1순위)

2 채널 도핑 16 Vt 주입 **-27% ~ +31%**

무엇이 정했나	**Vt ±0.10 V**가 바로 범위를 정해요. on 전류는 ±7%만 움직여요
정상 흔들림	σ 3% 가정 → 8.8σ / 10σ
실제 사고와 비교	N1 — +44%를 넣으면 WAT 값에서 거꾸로 +43% (90% +39% ~ +49%)
약한 곳	도핑 산포 3%는 확인 전 가정이에요.「Vt 낮음」쪽(도즈 부족)은 아직 원인 표에 연결이 안 됐어요(8절)

3 poly 도핑 20 poly 증착 8.7×10^{19} cm^{-3} ~ 1.2×10^{20} cm^{-3}

무엇이 정했나	**막은 poly 면저항 ±15%**가 정해요. Vt로만 보면 2.2×10^{19} 이상까지 괜찮았는데, SAB로 면저항을 직접 재게 되면서 좁아졌어요
정상 흔들림	σ 3% 가정 → 4.3σ / 5.8σ — 일곱 개 중 가장 빠듯해요. 처음 σ 20%로 뒀더니 멀쩡한 웨이퍼가 면저항 합격선을 넘어서 3%로 고쳤어요
실제 사고와 비교	N3 — 5.0×10^{18} cm^{-3}를 넣으면 WAT 값에서 거꾸로 5.1×10^{18} cm^{-3} (90% 5.0×10^{18} cm^{-3} ~ 5.2×10^{18} cm^{-3})
약한 곳	사슬 전체가 원리 수준이에요(원문 사례 없음). Clevenger 1994는 도핑이 모자라면 silicide가 오히려 잘 생긴다고 해서, 덮인 면저항으로는 안 보여요

4 계면 트랩 37 forming gas ×60 이하

무엇이 정했나	**SS +10 mV/dec**가 정해요. 아래쪽은 경계가 없어요(트랩은 적을수록 좋아요)
정상 흔들림	로그 σ 0.26 (×÷1.3) 가정 → 16σ
실제 사고와 비교	N2 — ×116를 넣으면 WAT 값에서 거꾸로 ×119 (90% ×109 ~ ×130). Mack 2023 p.4–6 — 열처리 없이 금속을 올린 MOS 커패시터는 계면 결함이 약 100배 옮김 → 범위 ×60을 넘어서, forming gas를 빼먹으면 잡혀요
약한 곳	Mack은 Al_2O_3/Si 커패시터라 SiO_2 NMOS로 옮긴 거예요. SS 합격선은 가정이에요

5 S/D 활성 도즈 24 S/D 주입 -13% ~ +18%

무엇이 정했나	**막은 S/D 면저항 ±15%**가 정해요. on 전류로는 거의 안 보여요
정상 흔들림	σ 0.5% 원문 — Riley 1996 p.22, 비소 모니터 면저항 3σ 2.04 / 137 Ω/sq ≈ 1.5%(주입 · 열처리 · 측정을 합친 값이라 상한으로 씀) → 26σ / 35σ
실제 사고와 비교	N10 — -35%를 넣으면 WAT 값에서 거꾸로 -36% (90% -37% ~ -35%)
약한 곳	면저항 합격선 ±15%가 가정이에요. 면저항 하나로는 도즈 부족과 RTA 온도 부족이 같아 보여서, 맵 모양(거의 전체 vs 가장자리 링)이 둘을 갈라요

6 RTA 온도 26 활성화 RTA -17 °C ~ +17 °C

무엇이 정했나	**막은 S/D 면저항 ±15%**가 정해요. 민감도 0.5 Ω/sq per °C 옮김 — Riley 1996 p.20, 비소 1,025 °C에서 약 2 °C/(Ω/sq)
정상 흔들림	σ 1 °C 원문 — Riley 1996 p.22, 장비 전체 3σ ±3 °C → 17σ / 17σ
실제 사고와 비교	N4 — -22 °C를 넣으면 WAT 값에서 거꾸로 -20 °C (90% -21 °C ~ -18 °C). 넣은 값이 90% 범위 밖인 이유 — 그 웨이퍼의 S/D 도즈가 정상 흔들림 2.6σ 끝에서 뽑혔어요
약한 곳	민감도는 주입 조건이 다른 논문(비소 2×10^{15} 25 keV)에서 옮긴 근사예요. 공장이 실제로 막은 면저항으로 RTP 온도를 판정한다는 것은 원문이에요

7 남은 C49 비율 27 salicide 열처리 6% 이하

무엇이 정했나	**silicide 면저항 +15%**가 정해요. 아래쪽은 경계가 없어요(0%가 가장 좋아요)
정상 흔들림	|σ| 1% 가정 → 5.5σ
실제 사고와 비교	N11 — 35%를 넣으면 WAT 값에서 거꾸로 35% (90% 33% ~ 36%). C49 60 ~ 70 → C54 15 ~ 20 μΩ·cm, 650 °C를 넘어야 전이 원문 (Clevenger 1994 p.7874)
약한 곳	두 상의 비저항을 비율로 섞은 단순 모형이에요. 흔들림은 가정이에요

7. 정상 웨이퍼가 잘못 걸리지 않나

정상 공정으로 만든 웨이퍼 200,000장을 식으로 뽑아(모든 파라미터를 정상 흔들림대로 + 측정 잡음) 합격선과 비교했어요. **합격선을 하나라도 넘는 웨이퍼는 3장(0.0015%)**이에요.

측정	합격선	정상 웨이퍼 흔들림 (σ)	합격선까지	20만 장 중 걸린 수
Vt	0.40 ~ 0.60 V	14 mV	7.2σ	0장
SS	89.8 mV/dec 이하	1.1 mV/dec	9.3σ	0장
on 전류	기준 ±16%	2.1%	7.8σ	0장
막은 S/D 면저항	49 ~ 67 Ω/sq	1.1%	13.5σ	0장
막은 poly 면저항	150 ~ 202 Ω/sq	3.2%	4.7σ	2장
silicide 면저항	4.02 Ω/sq 이하	1.9%	7.8σ	1장

가장 빠듯한 것은 막은 poly 면저항이에요 — poly 도핑 흔들림(가정 3%)이 그대로 면저항에 실려서예요. 흔들림 가정이 실제보다 작으면 이 표의 비율은 커져요. 실측 산포를 찾는 게 남은 일이에요(10절).

8. 범위 밖으로 나가면 — 어느 측정 · 어느 원인

파라미터 (원인)	범위	아래로 나가면	위로 나가면
산화막 (17 · 19)	53 Å ~ 68 Å	❌ on 전류 높음 → Vt 낮음	✅ on 전류 낮음 → Vt 높음 · on 전류 부족 칸
채널 도핑 (16)	-27% ~ +31%	❌ Vt 낮음	✅ Vt 높음 → Vt 높음 칸
poly 도핑 (20)	8.7×10^{19} cm^{-3} ~ 1.2×10^{20} cm^{-3}	✅ 막은 poly 면저항 높음 → poly 면저항 큼 칸	🟣 막은 poly 면저항 낮음
계면 트랩 (37)	×60 이하	—	✅ SS 높음 → SS 큼 칸
S/D 도즈 (24)	-13% ~ +18%	✅ 막은 S/D 면저항 높음 → S/D 면저항 큼 칸	🟣 막은 S/D 면저항 낮음
RTA 온도 (26)	-17 °C ~ +17 °C	✅ 막은 S/D 면저항 높음 → S/D 면저항 큼 칸	🟣 막은 S/D 면저항 낮음
남은 C49 (27)	6% 이하	—	✅ silicide 면저항 높음 → silicide 면저항 큼 칸

✅ 칩 검사 칸과 원인까지 연결됨 · ❌ 칩이 실제로 나빠지는 쪽인데 연결 안 됨 · 🟣 합격선은 넘지만 칩이 나빠지지는 않는 쪽 · — 경계 없음

❌ **Vt 낮음 쪽 2곳이 남은 구멍이에요.** 칩 검사의 「Vt 낮음」 칸이 screen oxide 생략(15, 채널링으로 Vt가 흩어짐) 하나에만 붙어 있어요. 거의 전체 모양 맵에 Vt 낮음 칸만 찍힌 웨이퍼를 엔진에 넣으면 15가 100%, Vt 주입 도즈(16)가 0%로 나와요(Vt 높음만 찍히면 16이 99%). 「얼마나」 역산은 양쪽 다 맞게 나와요(도즈 −40% → −37%, 산화막 48 Å → 48 Å). 틀리는 것은 엔진이 단계를 고르는 쪽이에요. 고치는 법: 16 · 19를 방향별로 나눠요(과다 → Vt 높음, 부족 → Vt 낮음). 그러면 Vt 낮음만 → 도즈 부족이나 산화막 얇음(둘은 C-V가 가름), 높음 · 낮음이 섞임 → screen oxide 생략으로 갈려요.

🟣 **면저항이 작아지는 3곳**은 WAT 합격선(±15%, 양쪽)에서는 걸려요. 하지만 저항이 작다고 칩이 나빠지지는 않아서 EDS 맵에는 안 나타날 거예요(원리로 따진 우리 판단). 이 시스템은 맵에서 출발하니 여기엔 걸리지 않고, WAT 경보로만 남아요.

9. 범위가 없는 원인 31개 — 대신 무엇으로 말하나

유형	원인 수	「얼마나」를 어떻게	예
전기 값 (식 있음)	8	이 문서의 범위 + WAT 역산	16 · 17 · 19 · 20 · 24 · 26 · 27 · 37
전기 값 (식 아직)	3	아직 — 이유가 있어요	02 금속 오염(접합 누설 식 필요) · 15 screen oxide 생략(평균이 아니라 흩어짐 σ 식 필요) ·

			21a gate 포토 초점(gate 길이 → on 전류 식 필요)
결함 밀도	6	칩당 결함 수 — 불량 칩 비율을 수율 식으로 바꿔요 원문 (Stapper 1983 p.458 식 15)	10 trench 채우기 · 28 ILD 입자 · 긁힘 · 클린룸
여유	16	「여유를 넘었다」까지 — 끊김 · 누설은 예 / 아니오라 크기가 칩 측정에 안 남아요	07 trench 식각 · 29 ILD CMP · 34 W CMP
장비 변수	6	칩 측정에 장비 값이 안 남아요 → 장비 기록으로	23 gate 뒤 · 35 metal 1 뒤 ashing 대전 · 38 검사 바늘

10. 한계와 남은 일

- **정상 흔들림 다섯 개가 가정이에요** — 산화막 · 채널 도핑 · poly · 계면 트랩 · C49. 원문으로 받친 것은 RTA 온도 · S/D 도즈(Riley 1996)뿐이에요. 공개 로드맵에서 확인한 것은 gate 길이 3σ ±12% 미만 하나예요(JEITA STRJ 2007).
- **합격선 둘이 가정이에요** — SS +10 mV/dec · 면저항 ±15%. Vt · on 전류는 다른 세대 공개 spec의 폭을 빌렸어요.
- **파라미터를 하나씩만 움직인 범위예요** — 두 개가 같이 틀어지면 각자 범위 안이어도 합격선을 넘을 수 있어요. 사고가 겹치면 역산도 틀려서, 엔진은 「다른 측정과 맞나」를 같이 보고 안 맞으면 경고해요(시연 N13).
- **같은 식으로 심고 같은 식으로 역산했어요** — 90% 범위 적중 88 ~ 94%(원인 7개 × 웨이퍼 120장)는 「식이 맞다면」의 상한이에요. 실제로는 기준 웨이퍼와의 차이로 쓰고, 식은 「얼마나 민감한가」에만 써요.
- **소자 값까지만 말해요** — 「산화막 75 Å」까지. 같은 두께를 온도를 올려서도 시간을 늘려서도 만들 수 있어서 장비 설정(몇 °C · 몇 분)은 정하지 않아요. 예외는 RTA 온도예요(Riley 1996).
- 장채널 식 · 전원 2.5 V · α 1.3 · 측정 잡음은 가정이에요.
- **남은 일** — 16 · 19 방향 나누기(8절) · 면저항 작음은 「WAT 경보」로 선언 · 정상 흔들림 실측 찾기.

부록 A. 식

장채널 MOS 식(Taur & Ning · Sze 교과서, 위키 밖 지식). 상온 300 K, $n_i = 10^{10}$ cm^{-3}, $\varepsilon_{Si} = 11.7\varepsilon_0$, $\varepsilon_{ox} = 3.9\varepsilon_0$.

양	식	뜻
φ_F	$(kT/q)\ \ln(N_a / n_i)$	채널 도핑으로 정해지는 Fermi 준위 차
C_{ox}	$\varepsilon_{ox} / t_{ox}$	산화막 용량
Q_d	$q\ N_a\ W_d$, $W_d = \sqrt{(2\varepsilon_{Si} \cdot 2\varphi_F / (q\ N_a))}$	문턱에서 공핍 전하
φ_{ms}	$-(E_g/2 + \varphi_F) + \max(0, (kT/q)\ \ln(N_c / N_{dp}))$	n+ poly 일함수 차 — poly 도핑이 모자라면 밀려요
V_{poly}	$Q_d^2 / (2\ q\ \varepsilon_{Si}\ N_{dp})$	poly 공핍 전압
V_t	$\varphi_{ms} + 2\varphi_F + Q_d/C_{ox} + q\ D_{it}\ \varphi_F/C_{ox} + V_{poly}$	문턱 전압
SS	$59.6\ \text{mV/dec} \times (1 + (C_d + q\ D_{it}) / C_{eff})$	$C_{eff} = 1 / (1/C_{ox} + Q_d/(q\ N_{dp}\ \varepsilon_{Si}))$
I_{on}	$C_{inv}\ (V_{DD} - V_t)^{\alpha}$	V_{DD} 2.5 V · α 1.3 (가정), C_{inv}에 켜진 상태 poly 공핍 포함
막은 S/D 면저항	$58 / s - 0.5\ \Delta T\ [\Omega/\text{sq}]$	s = 활성 도즈 비, ΔT = RTA 온도 이탈 °C (Riley 1996 p.20)
막은 poly 면저항	$176 \times (10^{20} / N_{dp})\ [\Omega/\text{sq}]$	고농도에서 면저항 ∝ 1/도핑
silicide 면저항	$3.5 \times (1 + f \times (65/17.5 - 1))\ [\Omega/\text{sq}]$	f = 남은 C49 비율 (Clevenger 1994 p.7874)

범위 계산 — 파라미터 하나를 격자 4,001점으로 움직이며(다른 값은 기준값) 측정 여섯 개(Vt · SS · on 전류 · 면저항 셋)가 전부 합격선 안인 연속 구간을 기준값에서부터 넓혀 가요. 격자 끝까지 괜찮으면 그쪽은 경계 없음이에요.

「얼마나」 역산 — 산화막은 C-V 값 그대로, 나머지는 해당 측정을 식으로 거꾸로 풀어요. 다른 파라미터의 정상 흔들림과 측정 잡음을 2,000번 뽑아 같은 역산을 되풀이한 퍼짐이 90% 범위예요. 「그 크기면 나와야 할 다른 측정」이 실제 값과 정상 흔들림 4σ 안에서 맞는지도 같이 봐요.

부록 B. 출처

출처	쓴 곳	위치 · 파일
MOSIS T7CZ (TSMC 0.25 µm) 공개 실측	Vt 0.50 V · 산화막 57 Å · 면저항 58 / 176 / 3.5 Ω/sq	ee.iitm.ac.in/~nagendra/cadinfo/tsmc025_info.txt
GF180MCU Electrical Specs 1.0	Vt · on 전류 합격선 폭 · 금속 면저항 공차	gf180mcu-pdk.readthedocs.io — analog/spice/elec_specs

IDEC 단위공정 · 종합공정 강의	산화막 60 Å(12번) · poly 10^{20} ~ 10^{22}(13번) · forming gas 역할(22번)	위키 training/idec-2026/단위공정-배선종합공정-강의해설
Riley et al. 1996, MRS Symp. Proc. 429:15–22	RTA 민감도(p.20) · RTA 온도 · S/D 도즈 정상 흔들림(p.22)	raw/assets/riley1996.pdf
Clevenger et al. 1994, J. Appl. Phys. 76:7874–7881	C49 / C54 비저항 · 650 °C 전이(p.7874) · 도핑이 전이를 늦춤	raw/assets/7874_1_online.pdf
Mack et al. 2023, Phys. Status Solidi (a)	열처리 없이 계면 결함 약 100배(p.4–6)	raw/assets/ (Mack 2023 pdf)
Akheyar et al. 2002, MRS Symp. Proc. 716 B1.10	silicide 막는 마스크로 만든 시험 패턴 (B1.10.1–2)	raw/assets/akheyar2002.pdf
Stapper, Armstrong & Saji 1983, Proc. IEEE 71(4)	결함 밀도의 수율 식 (p.458 식 15) · 공정 이탈 → 웨이퍼 전체 (p.453–454)	raw/assets/Integrated_circuit_yield_statistics.pdf
JEITA STRJ 2007 (ITRS 요약)	gate 길이 3σ ±12% 미만	semicon.jeita.or.jp/STRJ/report/2007/05.pdf
Taur & Ning · Sze 교과서	장채널 MOS 식	위키 밖 지식

부록 C. 코드 위치 (종설 저장소)

무엇	어디
기준값 · 정상 흔들림 · 측정 잡음	`src/inference/nmos_device.py` — `NOM` · `SPREAD` · `NOISE`
합격선	같은 파일 — `SPEC`
범위 계산	같은 파일 — `normal_range(param)`
「얼마나」 역산 · 하나씩 의심해 보기	같은 파일 — `estimate(cause_id, meas)` · `fingerprint(meas, causes)`
원인 ↔ 파라미터	같은 파일 — `CAUSE_KNOB` (원인 8개 → 파라미터 7개)
칩 검사 칸 · 원인 표	`src/inference/rootcause_kb_nmos.py` — `BIN_TYPES` · `CAUSES`
검증 테스트	`tests/test_nmos_device.py` (90% 범위 적중 · 범위 값)