NMOS 원인 공정 지식표 — 조원 설명용

종합설계 · 웨이퍼 불량 지도로 원인 공정 좁히기 · 2판 2026-10-28 (STI · LDD 없음 · 38단계) · 정리: 송인우

> **목표** — 38단계 중 하나가 잘못됐을 때 「웨이퍼맵 모양 + 칩별 측정」만 보고 바로 짚는 것. **결론부터**: 검사가 4칸뿐이면 41개 사고 중 **8개**만 바로 짚어요. 칩마다 재는 항목을 **9가지**로 늘리면 **23개**를 바로 짚고, 17개는 2~4개 묶음까지 좁힌 뒤 공정 중 측정 · 장비 기록으로 가르고, 1개(pad oxide 두께)는 칩 검사로는 안 보여요 (4절).

근거 수준 — **원문** 논문 · 특허 원문에서 직접 확인 **일부** 원문이 일부만 받쳐 줌
옮김 다른 세대 · 층의 원문 사례를 같은 사슬 자리로 옮김 **강의** IDEC · KSIA 강의 설명
원리 소자 원리 · 일반 지식 — 공장 사례 원문 없음 **추론** 원리상 그렇다고 봄

> **먼저 밝혀 둘 것** — ①「이 모양이면 원인 X가 몇 %」 비율은 공개 문헌에 없어요(공장 내부 기록) → 후보끼리 같은 비중. ② 측정은 원문이 말한 **방향**만 쓰고 비율(%)은 가정이에요. ③ 원문 사례가 있는 건 원인 17개이고, 나머지 단계는 강의 · 원리 수준이에요.

1. NMOS 공정 흐름 — 38단계 (STI · LDD 없음)

IDEC 0.5 µm CMOS 108스텝에서 NMOS 부분만 뽑고, 소자 분리를 STI로 바꾸고 LDD를 뺐어요. 마스크 5장(활성 · gate · contact · metal 1 · pad).

#	공정	무엇을 · 왜
① 준비		
1	**입고**	P형 (100) 실리콘 웨이퍼. P형 기판이 그대로 NMOS의 body라 well이 필요 없어요
2	**세정**	SPM(유기물) → HF(자연산화막) → DI 헹굼. 고온 공정 직전엔 꼭
② 소자 분리 (STI)		
3	**pad oxide**	얇은 열산화막 — 질화막 아래 완충
4	**질화막 증착**	LPCVD. 뒤 STI CMP에서 멈춤막
5	**활성 영역 포토**	트랜지스터 자리만 PR로 덮음
6	**질화막 · pad 식각**	소자 분리 자리를 엶 (덜 깎이지 않게 과식각)
7	**trench 식각**	실리콘을 파냄 — 깊고 가파를수록 이웃 누설이 적어요
8	**PR 제거**	O_2 ashing + SPM
9	**liner 산화**	trench 벽을 얇게 산화 — 식각 손상 회복, 모서리 둥글게 (일반)
10	**trench 채우기**	CVD 산화막(보통 HDP)으로 채움

11	**치밀화 열처리**	채운 막을 단단하게 (일반)
12	**STI CMP**	질화막에서 멈추게 갈아 평평하게
13	**질화막 제거**	뜨거운 인산
14	**pad oxide 제거**	HF — 과식각하면 STI 모서리가 파임 (일반)
③ 채널 · gate		
15	**screen oxide**	얇은 산화막 — 주입 때 채널링 방지
16	**Vt 주입 (붕소)**	채널 도핑으로 문턱 전압을 맞춤
17	**screen oxide 제거**	BOE — 이온을 맞아 상한 막은 벗기고 다시
18	**세정**	gate 산화 직전 — 가장 중요한 세정
19	**gate 산화**	850 °C dry 약 60 Å — 품질이 가장 중요한 막
20	**poly 증착**	LPCVD 625 °C 2,500 Å, 고농도 도핑
21	**gate 포토**	gate 무늬 — 이 선폭이 gate 길이
22	**poly 식각**	Cl_2 + He — 산화막은 거의 안 깎임(선택비)
23	**PR 제거**	O_2 ashing + SPM
④ 소스 · 드레인 (LDD 없음)		
24	**S/D 주입 (비소, 전면)**	As 70 keV 1 × 10^{15}. LDD가 없어 spacer 전에 gate 모서리에 맞춰 주입
25	**spacer**	TEOS 증착 → etch back. 이제 역할은 salicide 때 gate와 S/D가 붙지 않게 하는 것 (일반)
26	**활성화 RTA**	약 10초 800 °C 이상(IDEC) · 990 °C(KSIA)
⑤ salicide		
27	**Ti → RTA → 제거 → RTA**	Ti 500 Å → 650 °C 30초 → SC-1 → 2차 열처리. 접촉 저항 ↓
⑥ contact · 배선		
28	**ILD 증착**	TEOS 7,000 Å
29	**ILD CMP**	평탄화
30	**contact 포토**	반사방지막(BARC) + PR
31	**contact 식각**	CF_4 / CHF_3 — BT → 본 식각
32	**PR 제거**	O_2 ashing
33	**TiN + W**	TiN 500 Å 장벽 + W CVD
34	**W CMP**	구멍 밖 W 제거

35	**metal 1**	Al(+1% Si) → 포토 → 식각
36	**보호막 · pad**	보호막 → pad 열기
⑦ 마무리		
37	**forming gas**	H_2 / N_2 450 °C 30분 — 계면 미결합 손을 수소로
38	**EDS (I-V)**	칩마다 측정 9가지

> **LDD를 뺀 대가** — drain 모서리 전계가 커져 hot carrier가 gate 산화막을 다치게 해요(KSIA LDD 절). 오래 쓰면 생기는 신뢰성 문제라 EDS 측정에는 바로 안 걸려요. · **STI 조건값**(두께 · 깊이)은 강의에 숫자가 없어 (일반)으로 표시했어요.

출처 — IDEC「반도체단위공정 및 종합공정」강의자료 · KSIA 4일차 CMOS 공정 강의(§2.7 STI · §2.10 LDD) · 위키 강의해설 두 편

2. 칩마다 재는 것 — 측정 9가지 (기존 4칸과의 관계)

측정	기존 4칸	무엇을 재나
연결	끊김	전류가 흐르나 (contact · 배선 체인)
gate 누설	누설	gate로 새는 전류
접합 · off 누설	누설	꺼졌을 때 소스-드레인 사이 전류
분리 누설	누설	STI 너머 이웃 트랜지스터와 사이 전류
배선 누설	누설	이웃 배선 사이 전류 (빗 모양 시험 구조)
Vt 평균 · 흩어짐	문턱 이탈	문턱 전압과 칩마다의 흩어짐
SS 기울기	문턱 이탈	문턱 아래 전류가 얼마나 가파르게 줄어드나 — 계면 결함
on 전류	전류 부족	켜졌을 때 전류
면저항 (S/D · poly)	전류 부족	S/D와 poly 각각의 저항

NMOS 웨이퍼에는 칩마다 트랜지스터와 시험 구조(체인 · 빗 모양 배선 · 면저항 패턴)를 두고 I-V로 재요(WAT와 같은 방식, 일반). 기존 4칸은 이 9가지를 성격별로 묶은 것이라, 4칸만 보면 같은「누설」안의 gate · 접합 · 분리 · 배선 누설을 못 갈라요.

3. 38단계 연결표 — 틀어지면 무엇이 바뀌나

단계	공정	대표 사고	바뀌는 측정	모양	근거
1·4	**입고 + 질화막**	기판 테두리가 길고 질화막이 못 덮음 → 박리 조각	배선 누설	가장자리 일부	**원문** Ma 2024 (N08)
2	**세정**	금속 오염이 남아 고온에서 안으로 확산 → 트랩	접합 · off 누설 · gate 누설	거의 전체	**강의** IDEC 강의 — 오염이 열을 받으면 트랩
3	**pad oxide**	두께 이탈 — 칩 특성에 거의 안 나타남	—	—	**원리** 검사로 못 짚음 — 공정 중 두께 측정으로만
5	**활성 영역 포토**	가장자리 초점 → 활성 폭(W) 변함	on 전류	가장자리 링	**원리** TI 특허의 가장자리 초점 문제를 옮김
6	**질화막 · pad 식각**	덜 식각 → 잔막 → trench가 얕음	분리 누설	거의 전체	**강의** IDEC — 30% 과식각을 하는 이유
7	**trench 식각**	가장자리 식각 얕음(edge ring) → 분리 부족	분리 누설	가장자리 링	**강의 + 옮김** KSIA — STI는 깊어야 누설이 적음 · Chai · Brady
8	**PR 제거**	PR 찌꺼기 → 다음 막 결함	배선 누설 · 연결	한 곳 뭉침	**원리** —
9	**liner 산화**	생략 · 얇음 → trench 모서리가 날카로움	접합 · off 누설	거의 전체	**원리** 일반 지식
10	**trench 채우기**	빈 곳(void) · 챔버 입자	분리 누설	한 곳 뭉침	**원문 + 원리** 입자: Hansen · Stapper (N09)
11	**치밀화 열처리**	생략 → 막이 물러 뒤 HF에 많이 깎임 → 모서리 파임	접합 · off 누설	거의 전체	**원리** 일반 지식
12	**STI CMP**	가장자리 과연마 → STI가 낮아져 모서리 누설	접합 · off 누설	가장자리 링	**옮김** Goh · Chen의 CMP 가장자리 두께
13	**질화막 제거**	덜 제거 → 잔류 → 그 자리 산화 이상	Vt 평균 · on 전류	한 곳 뭉침	**원리** —
14	**pad oxide 제거**	과식각 → STI 모서리 파임 (divot)	접합 · off 누설	거의 전체	**원리** 일반 지식

15	**screen oxide**	생략 · 얇음 → 채널링 → Vt가 칩마다 흩어짐	Vt 흩어짐	거의 전체	**강의** IDEC — screen oxide는 채널링 방지
16	**Vt 주입**	도즈 이탈	Vt 평균	거의 전체	**원문** Stapper 1983 (N13)
17	**screen oxide 제거**	잔막 → gate 산화막이 두꺼워짐	Vt 평균 · on 전류	거의 전체	**원리** —
18	**세정**	물 헹굼 정전기 → gate 산화막 약화	gate 누설	가운데	**원문** Lin 2012 (N05)
19	**gate 산화**	시간 · 온도 이탈 → 두께 변함	Vt 평균 · on 전류	거의 전체	**원문** Stapper 1983 (N14)
20	**poly 증착**	도핑 부족 → poly 공핍	poly 면저항 · Vt 평균	거의 전체	**원리** —
21a	**gate 포토**	가장자리 초점 → gate 길이 변함	Vt 평균 · on 전류	가장자리 링	**일부** TI 특허 · Goh 2001 (N02)
21b	**gate 포토**	현상 헹굼물 오염 → PR 찌꺼기	배선 누설 · 연결	도넛	**원문** Ng 2009 (N17)
22	**poly 식각**	과식각 → gate 산화막 손상	gate 누설	가장자리 링	**강의 + 옮김** KSIA 선택비 · edge ring은 Chai · Brady
23	**PR 제거 (gate 뒤)**	ashing 대전 — poly가 안테나	gate 누설	가운데	**옮김** Chen 2000
24	**S/D 주입**	도즈 · 에너지 이탈	S/D 면저항 · on 전류	거의 전체	**원문** Stapper 1983 (gross)
25	**spacer**	너무 얇음 → salicide가 gate와 S/D를 이음	gate 누설 · 연결	거의 전체	**원리** 일반 지식
26	**활성화 RTA**	가장자리 온도 낮음	S/D 면저항 · on 전류	가장자리 링	**원문** Hansen 1997 · Micron 특허 (N01)
27	**salicide**	RTA 1 온도 이탈 → 고저항 상	S/D 면저항 · poly 면저항	거의 전체	**강의** KSIA salicide 순서
28	**ILD 증착**	챔버 입자 낙하	배선 누설 · 연결	한 곳 뭉침	**원문** Hansen · Stapper (N09)
29	**ILD CMP**	가장자리 ILD 두꺼움 → contact 안 열림	연결	가장자리 링	**원문** Goh 2001 (N04)
30	**contact 포토**	가장자리 반사방지막 두꺼움 → BT 부족	연결	가장자리 일부	**원문** Liu 2019 (N07)

31	**contact 식각**	새 edge ring → 가장자리 덜 뚫림	연결	가장자리 링	**원문** Chai · Brady (N03)
32	**PR 제거 (contact 뒤)**	ashing 대전 — 금속이 안테나	gate 누설	가운데	**원문** Chen 2000 (N06)
33	**TiN + W**	TiN 얇음 → W 증착 때 접합 손상	접합 · off 누설	거의 전체	**원리** —
34	**W CMP**	가장자리 덜 연마 → W가 남아 배선 붙음	배선 누설	가장자리 링	**옮김** Goh의 CMP 가장자리를 옮김
35	**metal 1**	식각 덜 → 배선 붙음	배선 누설	거의 전체	**원리** —
36	**보호막 · pad**	pad 덜 열림 → 측정 안 됨	연결	거의 전체	**원리** —
37	**forming gas**	생략 → 계면 결함	SS 기울기 · Vt 평균	거의 전체	**옮김** IDEC · Mack 2023 (N15)
38	**EDS**	검사 바늘 접촉 불량	연결	거의 전체	**일부** IBM · TI 특허 (N16)
공통	**CMP (12 · 29 · 34)**	뭉친 연마 입자 긁힘	배선 누설 · 연결	긁힘	**원문** Kwon 2013 (N11)
공통	**이송 로봇**	기운 팔이 긁음	배선 누설 · 연결	긁힘	**원문** TSMC 특허 (N12)
공통	**클린룸**	입자 밀도 증가	배선 누설 · 연결	흩어짐	**원문** Hansen · Stapper (N10)

4. 어디까지 바로 짚을 수 있나

검사	바로 짚는 사고	묶음으로 남는 사고
기존 4칸 (끊김 · 누설 · 문턱 · 전류)	**8개**	**32개 (11묶음)**
측정 9가지	**23개**	**17개 (7묶음)**

사고 41개 = 38단계(1 · 4는 한 사고로, 21은 두 사고로) + 전 공정 공통 3개. 「바로 짚음」은 모양과 측정 조합이 다른 어떤 사고와도 겹치지 않는다는 뜻이고, pad oxide 두께(3)는 칩 측정에 거의 안 나타나 세지 않았어요.

> **합성 시험으로 확인 (2026-10-28, 종설 코드 scripts/n1_nmos_identify.py)** — 원인 40개마다 실제 웨이퍼맵 200장에 심고 엔진이 **단독 1위**로 되찾는지 봤어요. 측정 9가지(11칸)면 **23개**가 90% 넘게 단독 1위 — 표만 보고 한 예측과 40개 모두 일치했고, 모양 AI(CNN)를 거쳐도 23개 그대로예요. 기존 4칸이면 10개(모양 AI를 거치면 9개). 나머지는 정답이 공동 1위 안에 거의 항상 들어 있어요(참 모양 99.96% · 모양 AI 97.6%). ⚠️ 심을 때와 채점할 때 같은 표를 쓴 상한이에요 — 「표가 맞다면 이만큼 짚는다」.

측정 9가지로도 남는 묶음과 가르는 법

묶인 단계	모양 + 측정이 같은 이유	가르는 법 (공정 중 측정 · 장비 기록)
29 · 31	둘 다 가장자리 contact가 안 열림	가장자리 ILD 두께 측정 vs edge ring 사용 시간(RF 시간)
18 · 23 · 32	셋 다 가운데 gate 산화막 대전 손상	헹굼물 저항 · CO_2 주입 기록 vs gate 뒤 / contact 뒤 ashing 장비 균일도 · 안테나 크기별 누설
9 · 11 · 14 · 33	넷 다 접합 · off 누설만 늘어남	STI 모서리 단면(파임 · 날카로움) · 채운 막 식각 속도 · TiN 두께 기록
17 · 19	둘 다 gate 산화막이 두꺼워짐	gate 산화막 두께(공정 중 측정) · screen oxide 제거 시간 기록
36 · 38	둘 다 전류가 아예 안 흐름	다시 재면 살아나나(바늘) · pad 현미경 확인
8 · 28	둘 다 한 곳에 찌꺼기 · 입자	공정 중 결함 검사 맵을 단계별로 겹쳐 보기
공통 · 공통	CMP 긁힘과 로봇 긁힘	긁힘 모양 — 호(회전 궤적)면 CMP, 직선이면 로봇 · 어느 층에 긁혔나

> **읽는 법** — 「38개 중 하나를 바로」는 칩 측정만으로는 절반 남짓까지예요. 나머지는 엔진이 2~4개 후보로 좁히고 「무엇을 재면 갈리는지」를 같이 내면, 엔지니어가 공정 중 측정이나 장비 기록 하나로 끝낼 수 있어요. 이게 현실적인 목표예요.

5. 원인 17개 — 원문 사례가 있는 것

N01 활성화 RTA 가장자리 온도 가장자리 링 전류 부족 → 문턱 이탈 원문(모양) · 추론(검사)

어느 단계	26 활성화 RTA
무엇이	RTA 램프의 가장자리 보정이 모자라 가장자리가 덜 데워짐
칩에서는	소스 · 드레인 불순물이 덜 활성화 → 저항이 커져 on 전류가 줄어요(추론)
왜 이 모양	가장자리는 옆면으로도 열을 잃어 둘레 전체가 덜 데워져요
원문	Hansen, Nair & Friedman 1997, Technometrics 39(3) p.241 — RTA 중 온도 분포가 고르지 않으면 가장자리를 따라 죽은 칩의 링이 생긴다. · Micron 특허 US5504831 — 급속 열처리에서 가장자리가 열을 더 잃고, 웨이퍼가 클수록 심해져 가장자리를 더 데우는 보정 장치를 냄
이렇게 말해요	RTA는 가장자리가 열을 더 잃어 덜 데워지기 쉽고, 문헌에 그 결과로 가장자리에 죽은 칩의 링이 생긴다고 나와요. 전류가 줄어드는 건 원리상 추론이에요.

N02 gate 포토 가장자리 초점 가장자리 링 문턱 이탈 → 전류 부족 일부

어느 단계	21 gate 포토
무엇이	가장자리는 웨이퍼 높이(평탄도)를 잘 못 재서 초점이 어긋남 → gate 선폭이 변함
칩에서는	gate가 길어지면 Vt↑ · 전류↓, 짧아지면 누설↑ (원리)
왜 이 모양	초점 문제는 웨이퍼 둘레 전체에서 생겨요
원문	TI 특허 US7642021 — 가장자리 칩은 수율이 낮은 경향, 가장자리에서는 초점 제어가 부족하고 스테퍼가 평탄도 변화를 잘 감지하지 못함 · Goh 2001 (ISSM) p.353 표 3 — 가장자리에 poly · metal 무늬를 더 찍자 로직 불량 1.7 → 0.2%. 단 저자는 그 이유를 CMP 무늬 효과로 봄
이렇게 말해요	가장자리는 초점 제어가 어렵다는 특허 원문까지는 있어요. 그게 gate 길이를 바꿔 Vt가 밀린다는 건 원리상 연결이고, 어느 층인지는 우리 가정이에요.

N03 contact 식각 edge ring

가장자리 링 | 끊김 → 전류 부족 | 원문 · 자리 옮김

어느 단계	31 contact 식각
무엇이	정비 직후 새 edge ring이 두껍거나, ring 온도가 높아 가장자리 식각이 얕음
칩에서는	가장자리 contact가 바닥까지 안 뚫려 끊김. 덜 뚫리면 저항 큰 contact → 전류 부족
왜 이 모양	edge ring이 웨이퍼 둘레 전체를 감싸요
원문	Chai 2024 (GlobalFoundries, ASMC) p.1–2 — 새 ring(350 RF시간 미만) 챔버 13대 중 4대가 가장자리 저수율, 350시간 넘은 ring 18대 중 0대. ring 0.20 → 0.17 in으로 얇게 만들어 해결 · Brady 2026 (Micron, ASMC) p.1 · p.3–4 — ring 온도를 낮추자 가장자리 식각 멈춤 불량 –41%, 가장자리 식각 깊이 7~9.5% 부족
이렇게 말해요	두 회사가 따로, edge ring 상태가 가장자리 식각 깊이를 바꿔 구멍이 덜 뚫린다고 보고했어요. 원문은 via · DRAM 커패시터 구멍이고 우리는 같은 사슬을 contact 식각에 뒀어요.

N04 ILD CMP 가장자리 두께

가장자리 링 | 끊김 | 원문 · 자리 옮김

어느 단계	29 ILD CMP
무엇이	CMP head 가장자리 압력(retaining ring · inner tube)이 낮아 가장자리 절연막이 덜 깎임
칩에서는	가장자리 절연막이 두꺼워 정해진 식각 시간으로 contact가 안 뚫림 → 끊김
왜 이 모양	head 가장자리 압력은 둘레 전체에 작용해요
원문	Goh 2001 (SSMC, ISSM) p.351–353 — 가장자리 불량의 대부분이 DC open, 불량 분석에서 via가 안 열림, 가장자리 절연막이 약 30% 두꺼움. 압력을 바꾼 레시피로 DC open 3.0 → 0.8% (표 4)
이렇게 말해요	실제 양산 라인에서 CMP 가장자리 압력 때문에 절연막이 30% 두꺼워져 구멍이 안 열린 사례가 있어요. 원문은 금속층 사이 절연막이고 우리는 contact 앞 ILD로 옮겼어요.

N05 gate 산화 앞 세정 헹굼 정전기 가운데 누설 → 문턱 이탈 원문 (같은 단계)

어느 단계	18 세정
무엇이	한 장씩 도는 세정 장비가 순수한 물(DIW)로 헹굴 때 마찰 전기가 생겨 웨이퍼 가운데에 정전기가 쌓임
칩에서는	gate 산화막이 약해져(QBD ↓) 전류가 샘 → 누설
왜 이 모양	가운데서 물을 뿌리고 빨리 돌려 가운데가 물에 가장 많이 닿아요 → 동심원
원문	Lin 2012 (TSMC, Solid State Phenomena 187) p.72–74, 그림 2 · 4 · 6 — 낱장 세정에서 가운데 표면 전하(동심원), 원인은 DIW 헹굼, MOS 커패시터의 산화막 수명(QBD)이 가운데서 떨어짐, 물에 CO_2를 녹여 저항을 낮추자 회복
이렇게 말해요	TSMC가 gate 산화 앞 세정에서 물 헹굼이 가운데에 정전기를 남겨 산화막이 약해진다는 걸 MOS 커패시터로 직접 보였어요. 우리 흐름과 같은 단계예요.

N06 contact 뒤 ashing 대전 가운데 누설 → 문턱 이탈 원문 · 자리 옮김

어느 단계	32 PR 제거 (23 gate 뒤 ashing도 같은 사슬)
무엇이	PR을 산소 플라즈마로 태워 벗기는 ashing 장비의 가스 주입 방식 때문에 플라즈마가 가운데로 쏠림 → 가운데가 전하를 띰
칩에서는	금속 · poly 선이 안테나처럼 전하를 모아 얇은 gate 산화막에 전류를 흘림 → 누설 (Vt는 거의 안 움직임)
왜 이 모양	플라즈마가 가운데에 몰려요
원문	Chen 2000 (IEEE TED) — downstream asher에서 중앙이 음전위로 대전, 중앙 gate 누설, 3 nm 산화막에서 Vt 이동은 20 mV 안 · Friedmann 1997 — 손상은 플라즈마가 고르지 않을 때만, 전위차가 큰 곳에 생김
이렇게 말해요	ashing 플라즈마가 가운데로 쏠리면 가운데가 전하를 띠고, 그 전하가 gate 산화막을 다치게 해 누설이 늘어요. 원문은 금속 무늬 뒤 ashing이라 우리 흐름의 contact 뒤 ashing으로 옮겼어요.

N07 contact 식각 부족 (반사방지막) 가장자리 일부 끊김 → 전류 부족 원문 (같은 단계)

어느 단계	30~31 contact
무엇이	가장자리 EBR 단차 때문에 CMP가 더 깎이고, 그 위 반사방지막(BARC)이 두껍게 고여 BT 시간이 모자람
칩에서는	contact가 안 열려 끊김
왜 이 모양	단차와 성긴 무늬가 겹치는 방향(3시 · 7시)에만 생겨요
원문	Liu 2019 (J. Semicond. 40(12):122402) — 가장자리 3시 · 7시 OPEN 불량을 추적하니 contact 식각 부족, BT 시간을 50% 늘리자 맵이 정상으로
이렇게 말해요	가장자리 한쪽 방향에서만 contact가 안 열린 실제 사례예요. 반사방지막이 두껍게 고인 게 원인이었고, 뚫는 시간을 늘려 해결했어요.

N08 기판 테두리(bevel) + 질화막 가장자리 일부 누설 → 끊김 원문 (일부 저자 가설)

어느 단계	1 입고 · 4 질화막 (STI pad 질화막)
무엇이	특정 업체 기판의 긴 bevel + 막이 잘 안 붙는 매끈한 네 귀퉁이 + 낱장 RTOP 질화막이 bevel을 다 못 덮음
칩에서는	뒤 식각에서 막 · 입자가 떨어져 가장자리 칩 위로 → 누설
왜 이 모양	결정 방향 때문에 네 귀퉁이만 매끈해요
원문	Ma 2024 (GlobalFoundries, ASMC) p.1–3 — 네 귀퉁이 가장자리 손실, 불량 칩은 누설 쪽, 특정 기판 업체와 상관, 짧은 bevel 기판으로 2 lot 모두 수율 약 30% 개선. RTOP 질화막이 bevel을 못 덮었다는 건 저자 가설
이렇게 말해요	기판 테두리가 긴 업체 기판에서만 네 귀퉁이 칩이 누설로 떨어졌고, 짧은 테두리 기판으로 바꾸니 수율이 30% 올랐어요. 질화막 연결은 저자들의 추정이라 그렇게 말해요.

N09 CVD 챔버 입자 낙하 한 곳 뭉침 누설 → 끊김 원문 (장비 종류는 가정)

어느 단계	10 trench 채우기 · 20 poly · 28 ILD 증착
무엇이	챔버 벽에 쌓인 막 · 뭉친 입자가 진동 · 압력 · 가스 흐름 변화로 떨어짐
칩에서는	입자가 gate · 배선을 붙이면 누설, 끊으면 끊김
왜 이 모양	한 번에 한 자리로 떨어져 뭉쳐요
원문	Hansen, Nair & Friedman 1997 p.241 — 어떤 장비의 지나친 진동이 입자를 떨어뜨려 이어진 한 영역의 칩을 모두 죽인다(장비 종류는 안 적힘) · Stapper 1983 (IBM, Proc. IEEE) p.459–460 그림 7 — 장비에 뭉쳐 있던 입자가 진동 · 압력 · 가스 흐름 변화로 떨어져 구름처럼 내려앉으면 뭉친다
이렇게 말해요	장비 안에 쌓인 입자가 떨어지면 한 자리에 뭉친 불량이 된다는 게 수율 통계 논문 두 편의 설명이에요. 그게 CVD 챔버라는 건 우리가 정한 거예요.

N10 클린룸 입자 밀도 흩어짐 누설 → 끊김 원문

어느 단계	전 공정
무엇이	클린룸 · 장비의 먼지, 가스 · 약액 · PR 속 미세 입자가 늘어남
칩에서는	입자가 배선을 붙이거나 끊음
왜 이 모양	특정 장비 모양 없이 아무 데나 떨어져요
원문	Hansen 1997 p.241 — 흩어진 결함은 클린룸 청정도에 따라 오르내린다 · Stapper 1983 p.459 — 무작위 결함은 대부분 가스 · 약액 · PR에 실린 미세 입자
이렇게 말해요	흩어진 불량은 특정 장비가 아니라 전체 청정도 문제라는 게 고전 수율 논문의 설명이에요.

N11 CMP 긁힘 긁힘 끊김 + 누설 원문

어느 단계	12 STI · 29 ILD · 34 W CMP
무엇이	연마액 속 뭉친 큰 입자 · pad 찌꺼기 · pad를 다듬는 다이아몬드 조각이 웨이퍼와 pad 사이에 낌
칩에서는	배선이 끊기거나 뭉개져 붙음 → 끊김 + 누설
왜 이 모양	긁힌 자국 그대로 선 — 회전 궤적이라 호 모양
원문	Kwon 2013 (한양대, Friction 1(4):279, 리뷰 · 무료) — CMP 긁힘의 원인과 대책(필터 · 물 분사 세척)
이렇게 말해요	CMP 긁힘은 뭉친 연마 입자나 pad 찌꺼기가 끼어서 생긴다는 리뷰 논문이 있어요.

N12 이송 로봇 긁힘 긁힘 끊김 + 누설 원문 (가르는 규칙은 가정)

어느 단계	전 공정
무엇이	웨이퍼를 집는 로봇 팔이나 웨이퍼가 기울어 아래 웨이퍼 윗면을 긁음
칩에서는	N11과 같음
왜 이 모양	직선
원문	TSMC 특허 US11158040 — 기울어진 로봇 팔이 웨이퍼를 긁음, 긁힘 폭 · 간격 · 위치를 팔 치수와 대조해 범인 팔을 찾음
이렇게 말해요	로봇 팔이 웨이퍼를 긁는 문제는 TSMC가 범인 팔을 찾는 특허를 낼 만큼 실제 문제예요. CMP 긁힘과 검사 결과가 같아서, 호인지 직선인지로 가르자는 건 우리가 정한 규칙이에요.

N13 Vt 주입 도즈 이탈 거의 전체 문턱 이탈 원문 (크기는 가정)

어느 단계	16 Vt 주입
무엇이	이온 주입 장비의 도즈가 이 웨이퍼에서 틀어짐
칩에서는	채널 도핑이 달라져 웨이퍼 전체의 Vt가 밀림
왜 이 모양	웨이퍼 전체가 같은 방향으로 밀려요
원문	Stapper 1983 p.453–454 그림 1 — 확산 · 이온 주입 · 절연막 증착 같은 공정의 시간 · 온도가 틀어지면 소자 특성이 허용 범위를 벗어나 웨이퍼 전체가 죽는다(gross yield). 칩 사이 시험 소자로 확인
이렇게 말해요	주입이나 열 공정이 틀어지면 칩 하나가 아니라 웨이퍼 전체가 같이 떨어진다는 게 IBM 수율 논문의 설명이에요.

N14 gate 산화 시간 · 온도 이탈 거의 전체 문턱 이탈 → 전류 부족 원문

어느 단계	19 gate 산화
무엇이	gate 산화 시간 · 온도가 틀어져 산화막 두께가 변함
칩에서는	산화막 두께가 Vt와 on 전류를 바꿈
왜 이 모양	웨이퍼 전체
원문	Stapper 1983 p.453 — 열 공정(산화 포함)의 시간 · 온도 이탈 → 소자 특성 이탈 → 웨이퍼 전체 · 기준 두께 60 Å(IDEC 강의)
이렇게 말해요	gate 산화막은 60 Å밖에 안 돼서, 시간 · 온도가 조금만 틀어져도 웨이퍼 전체의 Vt와 전류가 밀려요.

N15 forming gas 열처리 생략 거의 전체 문턱 이탈 → 누설 옮김

어느 단계	37 forming gas
무엇이	마지막 수소 열처리를 빠뜨림
칩에서는	계면의 미결합 손이 채워지지 않아 트랩(계면 결함)이 많음 → Vt 밀림 · 누설(추론)
왜 이 모양	웨이퍼 전체
원문	IDEC 강의 — forming gas(H_2/N_2 450 °C 30분)가 계면 미결합 손을 수소로 채움 · Mack 2023 p.4–6 (MOS 커패시터) — 열처리 없이 금속을 스퍼터하면 계면 결함이 약 100배, 400 °C 열처리로 회복
이렇게 말해요	마지막 열처리가 계면 결함을 줄이는 단계라, 빠뜨리면 계면 결함이 남아요. 크기 근거는 MOS 커패시터 원문에서 옮겨 온 거예요.

N16 검사 바늘 접촉 불량 거의 전체 끊김 일부

어느 단계	38 EDS
무엇이	검사 바늘(probe card) 끝이 더럽거나 덜 눌림
칩에서는	칩이 멀쩡해도 전류가 안 흘러 끊김. 다시 재면 살아남
왜 이 모양	한 웨이퍼를 같은 바늘로 다 찍어요
원문	IBM 특허 US6175245 · TI 특허 US6043101 — 연결 검사 = 바늘 접촉 확인, 재측정으로 회복
이렇게 말해요	웨이퍼 거의 전체가 끊김으로 떨어지면 공정보다 검사 바늘부터 의심하고, 다시 재 보면 확인돼요.

N17 현상 헹굼물 오염 도넛 끊김 + 누설 원문 · 자리 옮김

어느 단계	21 gate 포토
무엇이	현상 뒤 헹굼물이 배관에 고여 순도가 떨어짐 → 녹은 PR이 다시 붙음
칩에서는	그 자리는 다음 식각이 막혀 poly 무늬가 남거나 끊김 → 끊김 + 누설(추론)
왜 이 모양	물을 가운데서 뿌려 가운데는 깨끗하고 바깥 고리에 남아요
원문	Ng 2009 (X-FAB, Proc. SPIE 7520) — 헹굼 DI water 저항이 18 → 0.9 MΩ·cm로 떨어지면 PR이 다시 붙어 치명적인 식각 결함, 가운데는 깨끗한 도넛 모양(결함 검사 맵)
이렇게 말해요	현상 헹굼물이 더러워지면 PR 찌꺼기가 도넛 모양으로 남는다는 공장 사례가 있어요. 원문이 층을 안 밝혀 gate 포토에 둔 건 우리 가정이에요.

6. 시연 시나리오 14개 — 모양 + 검사 → 엔진 판정(예상)

#	모양 + 검사	엔진 판정
D01	**가장자리 링 + 전류 부족**	RTA (N01)
D02	**가장자리 링 + 문턱 이탈**	노광 초점 (N02)
D03	**가장자리 링 + 끊김**	contact 식각 · ILD CMP 공동 1위 → ILD 두께 vs ring 사용 시간으로 가름
D04	**가운데 + 누설**	세정 헹굼 · ashing 공동 1위 → 헹굼물 저항 vs ashing 균일도로 가름
D05	**가장자리 일부 + 끊김**	contact 식각 부족 (N07)
D06	**가장자리 일부 + 누설**	기판 bevel (N08)
D07	**한 곳 뭉침 + 누설**	챔버 입자 (N09)
D08	**흩어짐 + 누설**	클린룸 입자 (N10)
D09	**긁힘 + 끊김 · 누설**	CMP · 로봇 공동 1위 → 호 vs 직선으로 가름
D10	**도넛 + 끊김 · 누설**	현상 찌꺼기 (N17)
D11	**거의 전체 + 문턱 이탈**	Vt 주입 · gate 산화 · forming gas → 부 검사(전류 부족 / 누설)로 일부 갈림
D12	**거의 전체 + 끊김**	검사 바늘 → 재측정 먼저
D13	**검사 결과 없음**	「참고」— 모양만으로 후보
D14	**가운데 + 전류 부족**	「보류」— 표에 없는 조합

7. 빠진 것 · 남은 일

항목	내용
CMOS 지식표에서 뺀 것	구리 광부식(Neo 2017) — W · Al 배선이라 구리가 없음 · EBR 겹침 — 금속층이 하나뿐
원문이 없는 단계	STI 세부(liner · 치밀화 · divot) · spacer · salicide · TiN 등 — 강의 · 원리 수준. 공장 사례 원문을 더 찾아야 함
다음 일	측정 9가지로 엔진의 NMOS 지식표 만들기 · 41개 사고를 심어 「바로 짚음 23개」가 실제로 되는지 합성 시험