#### Министерство науки и высшего образования Российской Федерации



## Федеральное государственное вюджетное образовательное учреждение высшего образования Московский государственный технический университет имени Н.Э. Баумана

(национальный исследовательский университет)  $(M\Gamma T Y \text{ им. H.Э. Баумана})$ 

ФАКУЛЬТЕТ	«Информатика и системы управления» «Программное обеспечение ЭВМ и информационные технологии»		
КАФЕДРА			
НАПРАВЛЕНІ	ИЕ ПОДГОТОВКИ «09.03.04 Программная инженерия»		

#### ОТЧЕТ по лабораторной работе №1

Название:	Проектирование систем на кристалле на основе ПЛИС  Архитектура ЭВМ			
Дисциплина:				
Студент	ИУ7-54Б		С. Д. Параскун	
	Группа	Подпись, дата	И.О.Фамилия	
Преподаватель			А. Ю. Попов	
		Подпись, дата	И. О. Фамилия	

#### Цель работы

Изучение основ построения микропроцессорных систем на ПЛИС. В ходе работы необходимо ознакомиться с принципами построения систем на кристалле (СНК) на основе ПЛИС, получить навыки проектирования СНК в САПР Altera Quartus II, выполнить проектирование и верификацию системы с использованием отладочного комплекта Altera DE1Board.

# 1. Функциональная схема разрабатываемой системы на кристалле

Представлена на рис. 1.1.




Рисунок 1.1 – Функциональная схема разрабатываемой системы на кристалле

Она состоит из следующих элементов:

- 1. микропроцессорное ядро Nios II/e, выполняющее функции управления системой;
- 2. внутренняя оперативная память СНК, используемая для хранения программы управления и данных;
- 3. системная шина Avalon, обеспечивающая связность всех компонентов системы;
- 4. блок синхронизации и сброса, обеспечивающий обработку входных сигналов сброса и синхронизации и распределение их в системе. Внутренний сигнал сброса синхронизирован и имеет необходимую для системы длительность;

- 5. блок идентификации версии проекта, обеспечивающий хранение и выдачу уникального идентификатора версии, который используется программой управления при инициализации системы;
- 6. контроллер UART, обеспечивающий прием и передачу информации по интерфейсу RS232.

### 2. Создания модуля системы на кристале QSYS

В процессе были выполнены следующие действия:

- создан новый модуль QSYS;
- о установлена частота внешнего сигнала синхронизации 50 000 000 Гц;
- добавлены в проект модуль синхронизируемого микропроцессорного ядра Nios2 и модуль ОЗУ программ и данных;
- о добавлены компоненты Avalon System ID, Avalon UART;
- создана сеть синхронизации и сбоса системы;
- сигналы ТХ и RX экспортированы во внешние порты;
- о назначены базовые адреса устройств.

Сделанный модуль системы представлен на рис. 2.1.




Рисунок 2.1 – Готовый модуль в системе проектирования системы на кристалле Altera Qsys

# 3. Назначение портам контактов микросхемы

В соответствии с методическими указанями к лабораторной сигналам были назначены следующие контакты:

- clk контакт L1;
- reset контакт R22;
- o uart0 rxd контакт F14;
- о uart0 txd контакт G12.

Результат представлен на рис. 3.1.




Рисунок 3.1 – Модуль Pin Planner

#### 4. Создание проекта Nios2

Был создан файл эхо-программы приема-передачи по интерфейсу R32. Его листинг представлен ниже. Также был создан образ ОС HAL с драйверами устройств, используемых в аппаратном проекте.

Листинг 4.1 – Код рассматриваемой программы

```
#include "sys/alt_stdio.h"
2 #include "system.h"
# include "altera_avalon_sysid_qsys.h"
  #include "altera_avalon_sysid_qsys_regs.h"
  int main()
      char ch;
      alt_putstr("Hello from System on Chip\n");
      alt_putstr("Send any character\n");
1.0
        int id = IORD_ALTERA_AVALON_SYSID_QSYS_ID(SYSID_QSYS_O_BASE);
11
        char arr[10];
12
        int i = 0;
13
        while (i <= 3) {
             arr[3-i] = (char)('0' + id%10);
15
             id = id/10;
16
             i = i+1;
18
        arr[4] = '\0';
19
        alt_putstr(arr);
20
    while (1) {
^{21}
        ch=alt_getchar();
22
        alt_putchar(ch);
23
    return 0;
25
26 }
```

#### 5. Подключение к ПК отладочной платы

К ПК была подключена отладочная плата с ПЛИС EPC2C20. Была выполнена верификация проекта с использованием программы терминала. Вывод сообщения с номером группы и вариантом представлен на рис. 5.1.




Рисунок 5.1 – Тестирование

#### Вывод

В ходе данной лабораторной работы были изучены основы построения микропроцессорных систем на ПЛИС, получены навыки проектирования СНК в САПР Altera Quartus II, также были выполнены проектирование и верификация системы с использованием отладочного комплекта Altera DE1Board. Поставленная цель была достигнута.