RESIDÊNCIA EM MICROELETRÔNICA — POLO UFCG

Design Verification

Verification Plan

Fase 2 – PARTE II

Projeto Integrador de Design Verification

planejamento da verificação do sistema de topo com AES

Instrutor e Autor:
Gabriel Villanova

Aluno:
Sophia Sales Fernandes

Documento:
Verification Plan – Fase 2

CONFIDENCIAL
V1.0.0
Outubro/2026

Sumário

1 Introdução e fluxo de planejamento
2 DUT, interfaces e escopo
3 Features e requisitos verificáveis
4 Arquitetura, layers e fases de bring-up
5 Plano de estímulos
6 Plano de checagem
7 Plano de cobertura
8 Testes e cenários
9 Rastreabilidade e critérios de closure
10 Referências

“Hard work always pays off.”

1 Introdução e fluxo de planejamento

O Verification Plan define a estratégia de verificação para o sistema de topo da Fase 2. Ele deve transformar a especificação do DUT em features verificáveis, estímulos, mecanismos de observação e checagem, cobertura, testes, rastreabilidade e critérios objetivos de fechamento.

1.1 Objetivos do VPLAN

- Registrar o escopo funcional a ser verificado e o que está explicitamente fora de escopo.
- Derivar mecanismos de verificação a partir das features do DUT.
- Planejar estímulos, checkers, reference models, assertions e cobertura antes do closure.
- Manter rastreabilidade entre feature → cenário → checker → coverage → teste → evidência.
- Definir quando a verificação poderá ser considerada tecnicamente concluída.

1.2 Fluxo de raciocínio esperado

Etapa	Pergunta que o aluno deve responder	Saída esperada
1. Especificação	O que o sistema promete fazer?	Requisitos e interfaces compreendidos.
2. Features	Quais comportamentos precisam de evidência?	Lista de features com IDs únicos.
3. DITL / cenários	Como o sistema é usado do reset ao processamento?	Fluxos realistas e corner cases.
4. Arquitetura	O que preciso gerar, observar e comparar?	VIPs, monitors, scoreboard/refmodel, assertions.
5. Mecanismos	Como cada feature será estimulada e medida?	Stimuli, checkers, coverage e testes.
6. Regressão	Como repetir e ampliar o espaço exercitado?	Suíte automatizada com seeds e logs.
7. Closure	O que ainda falta e por quê?	Gaps fechados ou waivers justificados.

2 DUT, interfaces e escopo

2.1 Visão funcional do DUT

O MiniSoC AES é formado por alguns blocos principais: a interface SPI, o PLL, o bloco AES e uma memória compartilhada. A interface SPI é usada para configurar e controlar o sistema, enquanto o PLL gera o clock interno usado pelos blocos do circuito.

Os dados que serão processados ficam armazenados na memória. Depois que o AES é configurado, ele pode acessar essa memória para realizar a criptografia ou decriptação. Quando o processamento termina, o resultado continua armazenado na memória e pode ser lido novamente pela interface externa.

2.2 Interfaces do DUT

Interface	Função no sistema	O que deve ser verificado	Observabilidade
RESET	Inicialização e recuperação global.	Assert/deassert, duração, reset em operação, estado pós-reset.	Sinais de estado, monitors e assertions.
CLOCK / PLL	Clock interno e indicação de lock.	Clock válido, transição de lock e dependências de configuração.	Clock monitor, locked e efeitos no sistema.
SPI	Configuração, modos e leitura de status.	Transações válidas, programação e leitura de status como PLL locked.	SPI monitor + estado funcional observado.
MEMORY DATA IF	Interface bidirecional de dados/leitura/escrita.	Protocolo, dados, endereços/controle, sequência de leitura/escrita e fluxo fim a fim.	Monitor transacional + scoreboard.
AES datapath	Transformação criptográfica principal.	Resultado correto para chave/modo/dado suportados e integração end-to-end.	Reference model + comparação fim a fim.

2.3 Dentro e fora de escopo

Item	Status	Justificativa / observação
Funcionalidade digital top-level	IN	Obrigatória.
AES funcional	IN	Comparação contra modelo de referência.
Comportamento analógico real do PLL	OUT / MOCK	PLL é modelado para fins de verificação digital.
Timing físico pós-layout	OUT	Não faz parte do objetivo desta fase.
Interfaces SPI e MEMORY DATA	IN	Fazem parte das interfaces funcionais do DUT e devem ser verificadas pelo testbench.

3 Features e requisitos verificáveis

ID	Feature	Descrição comportamental	Prioridade
F01	Reset e inicialização	O DUT deve entrar em estado conhecido após reset e recuperar operação conforme especificação.	Alta
F02	Clock e PLL lock	O sistema deve operar somente sob condições válidas de clock/lock e expor status previsto.	Alta
F03	Configuração SPI	O DUT deve aceitar configurações suportadas e refletir seus efeitos funcionais.	Alta
F04	Memory read/write path	O DUT deve transferir dados corretamente pela interface MEMORY DATA nos fluxos suportados.	Alta
F05	AES end-to-end	Dados processados devem corresponder ao modelo de referência AES para os casos especificados.	Alta
F06	Reset em operação	Reset durante a atividade deve cancelar/recuperar o fluxo conforme especificado.	Média
F07	Ownership da memória	O DUT deve permitir o acesso à memória apenas pelo mestre selecionado, interface externa ou AES.	Alta

3.1 Day-in-the-Life (DITL) / cenários de uso

ID	Fluxo resumido	Features relacionadas
DITL-01	Reset → clock/lock → configuração SPI → escrita/leitura de dados → AES → verificação do resultado.	F01–F05, F07
DITL-02	Operação ativa → reset → reconfiguração → nova transação válida.	F01, F03, F04, F06
DITL-03	Escrita de dados pela interface externa → configuração SPI → transferência da memória para o AES → processamento → retorno da memória para a interface externa → leitura do resultado.	F03, F04, F05, F07

4 Arquitetura, layers e fases de bring-up

4.1 Verification layers

Layer	Responsabilidade	Exemplos no projeto
L0 Baseline	Compilar/elaborar, resetar e conectar DUT.	top_tb, interfaces, config_db, smoke test.
L1 Stimulus/Monitor	Gerar e observar transações.	VIP CLOCK, RESET, SPI, MEMORY DATA.
L2 Checkers	Determinar correto/incorreto.	Scoreboard, AES refmodel, SVA.
L3 Coverage	Medir o espaço funcional exercitado.	Covergroups, crosses, assertion coverage.
L4 Scenarios	Compor fluxos realistas multi-interface.	Sequences e virtual sequences.

4.2 Bring-up phases

Fase	Capacidade obtida	Critério de pronto
P0	Baseline do TB	Compila e roda smoke test.
P1	Clock + reset	DUT inicializa de forma observável e repetível.
P2	SPI	Configuração básica é aplicada e monitorada.
P3	MEMORY DATA	Transações de leitura/escrita são geradas e reconstruídas por monitor.
P4	AES self-checking	Fluxo end-to-end compara DUT vs. modelo.
P5	Coverage + regression	Cobertura coletada e suíte automatizada.
P6	Closure	Gaps tratados, regressão limpa, documentação fechada.

4.3 Arquitetura do testbench

O testbench está sendo desenvolvido em UVM de forma incremental. Nesta primeira etapa foram implementados os agentes de CLOCK e RESET, que são conectados ao DUT por interfaces virtuais. O ambiente reúne esses agentes e o smoke test controla a execução e realiza as verificações básicas já disponíveis.

O CLOCK agent possui gerador e monitor. O RESET agent possui sequencer, driver e monitor, além de uma sequence usada para aplicar e liberar o reset. Os monitores enviam as informações observadas para os checkers do teste, permitindo verificar automaticamente o período do clock e o comportamento básico do reset.

Os demais componentes, como agentes de SPI e MEMORY DATA, scoreboard, modelo de referência e cobertura funcional, serão adicionados nas próximas fases do projeto.




Figura 01 - Arquitetura inicial do testbench UVM do MiniSoC AES.

A Figura 01 mostra a arquitetura atual do testbench UVM. O `minisoc_smoke_test` cria o `minisoc_env`, que nesta etapa possui os agentes de clock e reset. O `clk_agent` gera o sinal de clock e também monitora seu comportamento por meio da `clock_if`. Já o `rst_agent` utiliza sequencer e driver para aplicar o reset e um monitor para observar o sinal através da `reset_if`. As duas interfaces são conectadas ao `minisoc_top`, que representa o DUT. Essa estrutura será ampliada nas próximas etapas com os demais agentes e mecanismos de verificação do sistema.

5 Plano de estímulos

ID	Interface	Parâmetro / operação	Valores / condições	Objetivo
ST-RST-01	RESET	Reset inicial	Assert/deassert; duração válida.	Inicialização.
ST-RST-02	RESET	Reset em runtime	Durante SPI ou tráfego de dados, se permitido.	Recuperação/cancelamento.
ST-CLK-01	CLOCK	Clock nominal	2 GHz, correspondente a um período de 500 ps.	Operação nominal.
ST-SPI-01	SPI	Configuração válida	Registros/campos suportados.	Programar o DUT.
ST-MEM-01	MEMORY	Read/write	Dados e controles válidos.	Exercitar caminho de dados.
ST-MEM-02	MEMORY	Boundary/condições de limite	Endereços de limite e condições válidas de leitura/escrita.	Corner cases.
ST-AES-01	AES	Operação criptográfica	Encrypt/decrypt, modos suportados e 1 a 256 blocos	Exercitar o processamento AES.

6 Plano de checagem

ID	Checker / modelo	Entrada observada	Regra de decisão
CHK-01	Reset checker / SVA	reset, estados e outputs relevantes	Confirma estado e sequência pós-reset.
CHK-02	SPI protocol/config checker	Transações SPI + estado observado	Confirma protocolo e efeito da configuração.
CHK-03	AES reference model	input/key/configuração	Calcula expected e compara com resultado do DUT.
CHK-04	Memory data scoreboard	Transações esperadas e observadas	Associa requests/responses e detecta mismatch/perda/duplicação.
CHK-05	Clock checker	Período observado em clock_if	Verifica se o período do clock é de 500 ps, correspondente a 2 GHz.
CHK-06	PLL checker	Estado de lock e clock interno do DUT	Verifica a indicação de lock e se o clock interno corresponde ao divisor configurado.

6.1 Assertions planejadas

ID	Propriedade	Quando vale	Falha significa
A-01	Enquanto rst_n = 0, o sistema deve permanecer em condição de reset.	Durante o reset global.	O sistema saiu do reset enquanto ele ainda estava ativo.
A-02	O acesso à MEMORY DATA deve respeitar o protocolo definido para leitura e escrita.	Durante acessos à memória.	Houve uma violação do protocolo da interface de memória.
A-03	O domínio interno só deve ser liberado do reset após o PLL estar em lock e a sequência de inicialização ser concluída.	Após a habilitação do PLL.	O sistema interno foi liberado antes do clock estar pronto.

7 Plano de cobertura

Coverage ID	Comportamento medido	Bins / cross planejado	Feature
COV-01	Reset por contexto	initial × idle × active	F01/F06
COV-02	Configuração SPI	modos/campos relevantes × status	F03
COV-03	MEMORY DATA	read/write × endereços de limite × condições válidas	F04
COV-04	AES vectors	classes de dados/chaves/configurações suportadas	F05
COV-05	Clock/PLL	divisor /1 × /2 × /4 × /8 × estado de lock	F02
COV-06	Ownership da memória	mestre selecionado: interface externa × AES	F07

7.1 Code coverage e análise de holes

A cobertura de código será analisada quando estiver disponível, considerando line, block, expression, toggle e FSM. Os holes encontrados serão avaliados para identificar falta de estímulo, código inacessível, comportamento fora de escopo, limitação do modelo ou possível bug. Exclusões deverão ser justificadas.

8 Testes e cenários

Test ID	Objetivo / fluxo	Checkers	Coverage principal
T-SMOKE	Reset inicial + clock nominal + execução curta do ambiente com o DUT instanciado.	CHK-01/05	COV-01/05
T-AES-E2E	Configurar o AES, carregar os dados na memória, transferir a posse da memória para o AES, executar o processamento e comparar o resultado obtido com o esperado.	CHK-03/04	COV-03/04/06
T-RST-RUN	Aplicar reset durante a operação, liberar o reset e verificar se o sistema volta para uma condição válida.	CHK-01	COV-01
T-RANDOM	Aplicar combinações aleatórias válidas de configuração, operação AES, quantidade de blocos e acessos às interfaces para exercitar diferentes cenários do sistema.	CHK-02/03/04	COV-02/03/04/06
T-MEM-OWN	Alternar a posse da memória entre a interface externa e o AES e verificar se apenas o mestre selecionado consegue acessá-la.	CHK-04	COV-06
T-PLL	Configurar e habilitar o PLL, aguardar o lock e verificar os divisores de clock suportados.	CHK-06	COV-05

9 Rastreabilidade e critérios de closure

Feature	Stimuli / Testes	Checker	Coverage	Status final
F01	ST-RST-01; T-SMOKE	CHK-01	COV-01	OPEN
F02	ST-CLK-01; T-SMOKE; T-PLL	CHK-05/06	COV-05	OPEN
F03	ST-SPI-01; T-AES-E2E	CHK-02	COV-02	OPEN
F04	ST-MEM-01/02; T-AES-E2E	CHK-04	COV-03	OPEN
F05	T-AES-E2E / T-RANDOM	CHK-03	COV-04	OPEN
F06	ST-RST-02; T-RST-RUN	CHK-01	COV-01	OPEN
F07	T-MEM-OWN	CHK-04	COV-06	OPEN

9.1 Critérios mínimos de fechamento

- Nenhum mismatch ou assertion failure sem explicação na regressão final.
- Todos os itens do VPLAN possuem status final e evidência correspondente.
- Coverage funcional planejado fechado para bins válidos; waivers documentados quando necessários.
- Code coverage analisado e holes relevantes tratados ou justificados.
- Regressão reproduzível com comandos, seeds e versão/tag registrados.
- Verification Guide e Verification Report consistentes com o estado final do ambiente.

10 Referências

[1] RTL e especificação do sistema de topo fornecido pelo instrutor.

[2] NIST FIPS 197 – Advanced Encryption Standard (AES).

[3] SystemVerilog Language Reference Manual (LRM).

[4] UVM documentation / simulator documentation adotada no projeto.