

ICS Seminar Week7 Prep

李天宇 段棋怀 许珈铭

2023.10.28

Rules

remainder <- ordinal number in WeChat Group % 4

for all questions do

 if question number % 4 == remainder then

 you should work on it

 end

end

Q1

12、以下关于存储器的说法中，正确的是：

- A. SRAM 和 DRAM 的融合形成 SDRAM
- B. SRAM 单元比 DRAM 单元的晶体管数目更多
- C. DRAM 是一种非易失性存储器
- D. 固态硬盘的读写速度基本相当

Q2

11. 下列有关存储器的说法中，正确的是：

- A. DMA 技术是指，当需要磁盘中的数据时，比起将磁盘数据先传送到主存，可以直接将磁盘数据通过总线传送到寄存器中，以提升效率
- B. 对于只有一个盘片，一个读写头的旋转磁盘，在分配逻辑块时，最好让属于同一逻辑块的扇区均匀分布在不同磁道上，以减少读取一个逻辑块的时间
- C. SSD 相比于旋转磁盘，不需要寻道，但更容易磨损，因此常使用平均磨损逻辑以提高 SSD 的寿命
- D. SRAM 的电路可以无限期保持其状态，断电之后依旧可以保存信息，而 DRAM 需要周期性地刷新状态，断电后信息将消失

Q3

12. 下列有关存储器的说法中，错误的是：

- A. 旋转磁盘对扇区的访问时间有三个主要的部分：寻道时间、旋转时间和传送时间
- B. 在旋转磁盘中，磁盘控制器和逻辑块的设计理念有利于为操作系统隐藏磁盘的复杂性，同时也有利于对损坏的扇区进行管理
- C. DRAM 和磁盘的性能发展滞后于 CPU，现代处理器为了弥补 CPU 的访存需求和内存延迟的差距，频繁地使用高速缓存
- D. SSD 的闪存芯片包含若干个块，一个块由若干页组成，写入页的时间和该页是否包含数据（是否全为 1）无关

Q4

14. 以下关于存储的描述中，正确的是（ ）

- A) 由于基于 SRAM 的内存性能与 CPU 的性能有很大差距，因此现代计算机使用更快的基于 DRAM 的高速缓存，试图弥补 CPU 和内存间性能的差距。
- B) SSD 相对于旋转磁盘而言具有更好的读性能，但是 SSD 写的速度通常比读的速度慢得多，而且 SSD 比旋转磁盘单位容量的价格更贵，此外 SSD 底层基于 EEPROM 的闪存会磨损。
- C) 一个有 2 个盘片、10000 个柱面、每条磁道平均有 400 个扇区，每个扇区有 512 个字节的双面磁盘的容量为 8GB。
- D) 访问一个磁盘扇区的平均时间主要取决于寻道时间和旋转延迟，因此一个旋转速率为 6000RPM、平均寻道时间为 9ms 的磁盘的平均访问时间大约为 19ms。

Q5

15. 在高速缓存存储器中，关于全相联和直接映射结构，以下论述正确的是：

- A. 如果配备同样容量、技术的高速缓存，配备全相联高速缓存的计算机总是比配备直接映射高速缓存的计算机性能低
- B. 如果配备同样容量、技术的高速缓存，配备全相联高速缓存的计算机总是比配备直接映射高速缓存的计算机性能高
- C. 如果配备同样容量、技术的高速缓存，当数据在缓存中时，配备全相联高速缓存的计算机总是比配备直接映射高速缓存的计算机读数据慢
- D. 如果配备同样容量、技术的高速缓存，当数据在缓存中时，配备全相联高速缓存的计算机总是比配备直接映射高速缓存的计算机读数据快

Q6

16、关于 cache 的 miss rate，下面那种说法是错误的。

- A. 保持 E 和 B 不变，增大 S，miss rate 一定不会增加
- B. 保持总容量和 B 不变，提高 E，miss rate 一定不会增加
- C. 保持总容量和 E 不变，提高 B，miss rate 一定不会增加
- D. 如果不采用“LRU”，使用“随机替换策略”，miss rate 可能会降低

答：（ ）

Q7

12. 设一种缓存共包含 4 个缓存块，每个缓存块 32 字节，采用 LRU 替换算法。设缓存初始状态为空，对其进行下列 char 类型内存地址序列访存，0x5a7, 0x5b7, 0x6a6, 0x5b8, 0x7a5, 0x5b9。对于直接映射缓存和 2 路组相联缓存，分别能产生几次命中？

- A) 1, 3
- B) 1, 4
- C) 2, 3
- D) 2, 4

Q8

15. 某计算机地址空间 12 位，L1 cache 大小为 256 字节，组数 $S=4$ ，路数 $E=2$ ，现在在地址 0x0 处开始有一个 N 行 M 列的 `int` 类型的数组 `int A[N][M]`，有如下 C 代码：

```
int ans=0;
for(int j=0;j<M;++j)
    for(int i=0;i<N;++i)
        ans+=A[i][j];
```

不考虑并行、编译优化等等会影响访问 A 数组元素顺序的因素，则如下 (N, M) 对中会导致全部 Cache Miss 的有 ()

$(N, M) = (64, 4), (32, 8), (16, 16), (2, 128)$

- A) 4 个
- B) 3 个
- C) 2 个
- D) 1 个

Q9

12. 针对程序优化，请挑出下面唯一正确的陈述：

- A. 用 add/sub 和 shift 替代 multiply/divide 永远能提高程序的运行速度。
- B. 最有效的提高程序运行效率的方法是提高 compiler 的优化级别。
- C. 跨 procedure 优化的障碍之一是因为使用了全局变量。
- D. 程序中，`*a += *b; *a += *b;`永远可以用`*a += 2 * (*b);`代替。

Q10

13、下面关于程序性能的说法中，哪种是正确的？

- A. 处理器内只要有多个功能部件空闲，就能实现指令并行，从而提高程序性能。
- B. 同一个任务采用时间复杂度为 $O(\log N)$ 算法一定比采用复杂度为 $O(N)$ 算法的执行时间短
- C. 转移预测总是能带来好处，不会产生额外代价，对提高程序性能有帮助。
- D. 增大循环展开 (loop unrolling) 的级数，有可能降低程序的性能（即增加执行时间）

答：（ ）

Q11

14. 关于局部性 (locality) 的描述, 正确的是:

- A. 数据的时间局部性或数据空间局部性, 在任何有意义的程序中都能体现
- B. 指令的时间局部性或数据空间局部性, 在任何有意义的程序中都能体现
- C. 数据的时间局部性, 在任何循环操作中都能体现
- D. 数据的空间局部性, 在任何数组操作中都能体现

Q12

13. 分析下面的 C 程序，以下关于局部性(locality)说法错误的是：

```
int i = 0, a = 1, b = 1;
for (; i < 100; i++) {
    a = a + b;
    b = a + b;
}
```

- A. 体现了数据的时间局部性
- B. 体现了指令的时间局部性
- C. 体现了指令的空间局部性
- D. 以上都没有体现

Q13

12. 假设已有声明 `int i, int j, const int n, int r,`
`int a[n], int b[n], int mul(int, int)`

以下程序优化编译器一般不会进行的是：

	优化前	优化后
A.	<pre>for (j = 0; j < n; ++j) a[n * 8] += b[j];</pre>	<pre>int tmp = (n << 3); for (j = 0; j < n; ++j) a[tmp] += b[j];</pre>
B.	<pre>for (j = 0; j < n; ++j) r = (r * a[j]) * b[j];</pre>	<pre>for (j = 0; j < n; ++j) r = r * (a[j] * b[j]);</pre>
C.	<pre>for (j = 0; j < n; ++j) a[mul(n, i) + j] = b[j];</pre>	<pre>int ni = mul(n, i); for (j = 0; j < n; ++j) a[ni + j] = b[j];</pre>
D.	<pre>for (j = 1; j < n; ++j) a[0] += a[j];</pre>	<pre>int tmp = 0; for (j = 1; j < n; ++j) tmp += a[j]; a[0] += tmp;</pre>

Q14

11. 假设已有声明 `int i, int sum, int *p, int *q, int *r, const int n = 100, float a[n], float b[n], float c[n], int foo(int), void bar()`, 以下哪项程序优化编译器总是可以进行?

A	<pre>for(i = 0; i < n; ++i) { a[i] += b[i]; a[i] += c[i]; }</pre>	<pre>float tmp; for(i = 0; i < n; ++i) { tmp = b[i] + c[i]; a[i] += tmp; }</pre>
B	<pre>*p += *q; *p += *r;</pre>	<pre>int tmp; tmp = *q + *r; *p += tmp;</pre>
C	<pre>for(i = 0; i < n; ++i) sum += i * 4;</pre>	<pre>int N = n * 4; for(i = 0; i < N; i += 4) sum += i;</pre>
D	<pre>for(i = 0; i < foo(n); ++i) bar();</pre>	<pre>int tmp = foo(n); for(i = 0; i < tmp; ++i) bar();</pre>

Q15

8、仅考虑以下代码，哪个或哪些代码片段在当前主流编译器的标准优化选项下一定会被优化？（假设 `int i, int j, int A[N], int B[N], int *p` 都是局部变量，`int foo(int)` 是一个函数）

优化前	优化后
A. <pre>for (j = 0 ; j < N ; j++) B[i] *= A[j];</pre>	<pre>int temp = B[i]; for (j= 0 ; j < N ; j++) temp *= A[j]; B[i] = temp;</pre>
B. <pre>for (j = 0 ; j < N ; j++) m + = i*N*j;</pre>	<pre>temp = i*N; for (j= 0 ; j < N ; j++) m + = temp * j;</pre>
C. <pre>i = foo(N); j = foo(N)+1; if (i != j) m = j ;</pre>	<pre>m = j ;</pre>
D. <pre>if(m==1){ i=3;j=4; }else{ i=4;j=3; } m=i+j;</pre>	<pre>m = 7;</pre>

B

Q16

14. 假设已有声明 `int i, int j, float x, int y, const int n, int a[n], int b[n], int *p, int *q, int *r, int foo(int)`, 以下哪项程序优化编译器总是可以进行:

A	<pre>for (i = 0; i < n; i++) x = (x+ a[j]) + b[j]</pre>	<pre>for (i = 0; i < n; i++) x= x + (a[j] + b[j])</pre>
B	<pre>*p += *q *p += *r</pre>	<pre>int tmp; tmp = *q + *r *p += tmp</pre>
C	<pre>for(i = 0; i < foo(n); i++) sum += i;</pre>	<pre>int tmp = foo(n) for(i = 0; i < tmp; i++) sum += i;</pre>
D	<pre>for (i = 0; i < n; i++) y = (y * a[j]) * b[j]</pre>	<pre>for (i = 0; i < n; i++) y = y * (a[j] * b[j])</pre>

D

Q17

第五题 (15 分)

Cache 为处理器提供了一个高性能的存储器层次框架。下面是一个 8 位存储器地址引用的列表 (地址单位为字节, 地址为 10 进制表示):

3, 180, 43, 2, 191, 88, 190, 14, 181, 44

- 考虑如下 cache ($S=2$, $E=2$), 每个 cache block 大小为 2 个字节。假设 cache 初始状态为空, 替换策略为 LRU。请填补下表:
(Tag 使用二进制格式; Data 使用十进制格式, 例: M[6-7]表示地址 6 和 7 对应的数据)

	V	Tag	Data	V	TAG	Data
SET 0	1			1		
SET 1	1			1		

共命中_____次, 分别访问地址_____ (地址用 10 进制表示)

- 现在考虑另外一个计算机系统。在该系统中, 存储器地址为 32 位, 并采用如下的 cache:

Cache datasize	Cache block size	Cache mode
32 KiB	8 Bytes	直接映射

此 cache 至少要占用_____Bytes. ($\text{datasize} + (\text{valid bit size} + \text{tag size}) * \text{blocks}$)

Q17

	V	Tag	Data	V	TAG	Data
SET 0	1		101101 M[180-181]	1		001011 M[44-45]
SET 1	1		000011 M[14-15]	1		101111 M[190-191]

3 2, 190, 181
41984

Q18

第五题 (15 分)

Cache 为处理器提供了一个高性能的存储器层次框架。下面是一个 8 位存储器地址引用的列表 (地址单位为字节, 地址为 10 进制表示):

3, 180, 43, 2, 191, 88, 190, 14, 181, 44

2. 现在有另外两种直接映射的 cache 设计方案 C1 和 C2, 每种方案的 cache 总大小都为 8 个字节, C1 块大小为 2 个字节, C2 块大小为 4 个字节。假设从内存加载一次数据到 cache 的时间为 25 个周期, 访问一次 C1 的时间为 3 个周期, 访问一次 C2 的时间为 5 个周期。
 - a) 针对第一问的地址访问序列, 哪一种 cache 的设计更好?
 - b) 请分别给出两种 cache 访问第一问地址序列的总时间, 以及 miss rate。
3. 现在考虑另外一个计算机系统。在该系统中, 存储器地址为 32 位, 并采用如下的 cache:

Cache datasize	Cache block size	Cache mode
32 KiB	8 Bytes	直接映射

此 cache 至少要占用_____Bytes. (datasize + (valid bit size + tag size) * blocks)

Q18

Address	Binary address	C1 hit/miss	C2 hit/Miss
3	000000 11	M	M
180	101101 00	M	M
43	001010 11	M	M
2	000000 10	M	M
191	101111 11	M	M
88	010110 00	M	M
190	101111 10	H	H
14	000011 10	M	M
181	101101 01	H	M
44	001011 00	M	M

C1 更好。(1 分)

C1: miss rate = $8/10 = 80\%$, (0.5 分) total cycles = $8 * 25 + 10 * 3 = 230$ (1 分)

C2: miss rate = $9/10 = 90\%$, (0.5 分) total cycles = $9 * 25 + 10 * 5 = 275$ (1 分)

41984

Q19

第五题 (20 分)

现有一个能够存储 4 个 Block 的 Cache, 每一个 Cache Block 的大小为 2 Byte (即 $B = 2$)。内存空间的大小是 32 Byte, 即内存空间地址范围如下:

0_{10} (00000_2) -- 31_{10} (11111_2)

现有一程序, 访问内存地址序列如下所示, 单位是 Byte。

0_{10} 3_{10} 4_{10} 7_{10} 16_{10} 19_{10} 21_{10} 22_{10} 8_{10} 10_{10} 13_{10} 14_{10} 24_{10} 26_{10} 29_{10} 30_{10}

1. Cache 的结构如下图所示 ($S=2$, $E=2$), 初始状态为空, 替换策略 LRU (Least Recently Used, 最近最少使用)。请在下图空白处填入上述数据访问后 Cache 的状态。(TAG 使用二进制格式; Data Block 使用十进制格式, 例: $M[6-7]$ 表示地址 $6_{10}-7_{10}$ 对应的数据)
2. 在第 1 小题的基础上, 现增加一条数据预取规则: 每当 cache 访问出现 miss 时, 被访问地址及其后续的一个 cache block 都会被放入缓存, 即当 $M[0-1]$ 访问发生 miss, 则把 $M[0-1]$ 和 $M[2-3]$ 都放入缓存中。那么, 这 16 次数据访问一共产生了多少次 Hit : _____

	V	TAG	Data Block	V	TAG	Data Block
set0						
set1						

上述数据访问一共产生了多少次 Hit : _____

Q19

现有一个能够存储 4 个 Block 的 Cache，每一个 Cache Block 的大小为 2 Byte（即 $B = 2$ ）。内存空间的大小是 32 Byte，即内存空间地址范围如下：

$$0_{10} \quad (00000_2) \quad \text{--} \quad 31_{10} \quad (11111_2)$$

现有一程序，访问内存地址序列如下所示，单位是 Byte。

$0_{10} \quad 3_{10} \quad 4_{10} \quad 7_{10} \quad 16_{10} \quad 19_{10} \quad 21_{10} \quad 22_{10} \quad 8_{10} \quad 10_{10} \quad 13_{10} \quad 14_{10} \quad 24_{10} \quad 26_{10} \quad 29_{10} \quad 30_{10}$

1. Cache 的结构如下图所示（ $S=2$ ， $E=2$ ），初始状态为空，替换策略 LRU。请在下图空白处填入上述数据访问后 Cache 的状态。（12 分）

（TAG 使用二进制格式；Data Block 使用十进制格式，例：M[6-7] 表示地址 6_{10} - 7_{10} 对应的数据）

2. 在第 1 小题的基础上，现增加一条数据预取规则：每当 cache 访问出现 miss 时，被访问地址及其后续的一个 cache block 都会被放入缓存，即当 M[0-1] 访问发生 miss，则把 M[0-1] 和 M[2-3] 都放入缓存中。那么，这 16 次数据访问一共产生了多少次 Hit：__8__（2 分）

	V	TAG	Data Block	V	TAG	Data Block
set0	1	110	M[24-25]	1	111	M[28-29]
set1	1	110	M[26-27]	1	111	M[30-31]

上述数据访问一共产生了多少次 Hit：__0__（2 分）

Q20

第五题（20 分）

现有一个能够存储 4 个 Block 的 Cache，每一个 Cache Block 的大小为 2 Byte（即 $B = 2$ ）。内存空间的大小是 32 Byte，即内存空间地址范围如下：

$$0_{10} \quad (00000_2) \quad \text{--} \quad 31_{10} \quad (11111_2)$$

现有一程序，访问内存地址序列如下所示，单位是 Byte。

$$0_{10} \quad 3_{10} \quad 4_{10} \quad 7_{10} \quad 16_{10} \quad 19_{10} \quad 21_{10} \quad 22_{10} \quad 8_{10} \quad 10_{10} \quad 13_{10} \quad 14_{10} \quad 24_{10} \quad 26_{10} \quad 29_{10} \quad 30_{10}$$

1. Cache 的结构如下图所示 ($S=2$, $E=2$)，初始状态为空，替换策略 LRU (Least Recently Used, 最近最少使用)。请在下图空白处填入上述数据访问后 Cache 的状态。(TAG 使用二进制格式；Data Block 使用十进制格式，例：M[6-7] 表示地址 6_{10} - 7_{10} 对应的数据)

	V	TAG	Data Block	V	TAG	Data Block
set0						
set1						

上述数据访问一共产生了多少次 Hit：_____

3. 在第 1 小题的基础上，如果每一个 Cache Block 的大小扩大为 4 Byte（即 $B = 4$ ，cache 大小变为原来的 2 倍），这 16 次数据访问一共产生了多少次 Hit：_____

4. 在第 3 小题的基础上，考虑增加 2 中的数据预取规则，这 16 次数据访问一共产生了多少次 Hit：_____

Q20

现有一个能够存储 4 个 Block 的 Cache，每一个 Cache Block 的大小为 2 Byte（即 $B = 2$ ）。内存空间的大小是 32 Byte，即内存空间地址范围如下：

$$0_{10} \quad (00000_2) \quad \text{--} \quad 31_{10} \quad (11111_2)$$

现有一程序，访问内存地址序列如下所示，单位是 Byte。

$$0_{10} \quad 3_{10} \quad 4_{10} \quad 7_{10} \quad 16_{10} \quad 19_{10} \quad 21_{10} \quad 22_{10} \quad 8_{10} \quad 10_{10} \quad 13_{10} \quad 14_{10} \quad 24_{10} \quad 26_{10} \quad 29_{10} \quad 30_{10}$$

1. Cache 的结构如下图所示 ($S=2$, $E=2$)，初始状态为空，替换策略 LRU。请在下图空白处填入上述数据访问后 Cache 的状态。(12 分)

(TAG 使用二进制格式；Data Block 使用十进制格式，例：M[6-7] 表示地址 $6_{10}-7_{10}$ 对应的数据)

	V	TAG	Data Block	V	TAG	Data Block
set0	1	110	M[24-25]	1	111	M[28-29]
set1	1	110	M[26-27]	1	111	M[30-31]

上述数据访问一共产生了多少次 Hit：__0__ (2 分)

3. 在第 1 小题的基础上，如果每一个 Cache Block 的大小扩大为 4 Byte（即 $B = 4$ ，cache 大小变为原来的 2 倍），这 16 次数据访问一共产生了多少次 Hit：__8__ (2 分)

4. 在第 3 小题的基础上，考虑增加 2 中的数据预取规则，这 16 次数据访问一共产生了多少次 Hit：__12__ (2 分)