Relatório para T1

Arthur Siqueira Paz Teixeira
&
Yure da Silva Lacerda de Barros

Disciplina: Circuitos Lógicos – Professor: Fabio Marujo

18 de abril de 2026

Sumário

1 Introdução **2**

2 Propriedades da família TTL padrão **3**
2.1 Valores de Tensão 3
2.2 Valores de Corrente 3
2.3 ***Fan-out***, Margem de Ruído e Propriedades Temporais 3

3 Metodologia e Cálculos **5**
3.1 Cálculo do Resistor de Limitação (LED) 5

4 Projeto e Simulação **6**
4.1 Circuitos Combinacionais 6
4.1.1 Circuito 2 (Anexo) 6

5 Roteiro de Montagem (Bancada) **7**

6 Relatório da Bancada **12**
6.1 Resultados e verificação 12
6.2 Conclusão 16

Capítulo 1

Introdução

Na disciplina de Circuitos Logicos parte do nosso estudo está direcionado ao estudo de **circuitos integrados (C.I.s)** e suas aplicações. Para tanto, o **desenvolvimento prático** de alguns circuitos se vê como importante para que o conhecimento seja aplicado e tenha-se experiência real no manuseio desses componetes considerados de supra importancia para o desenvolvimento tecnológico.

Como base para tal usaremos a **família TTL padrão (74xx)** devido a sua ampla aplicação e disponibilidade no mercado. Neste documento além de realizaremos o preparatório para a aplicação do circuito proposto para a primeira pratica (A.P.), desenvolveremos um breve estudo sobre está familia de C.I.s e suas propriedades.

Capítulo 2

Propriedades da família TTL padrão

Neste capitulo foram levantados os parâmetros de operação da família TTL (série 74xx), que são fundamentais para a implementação em bancada de forma correta e sem danos aos componentes. A fonte para esses dados é o ***Datasheet*(folha de dados)** dispobilizado pela fabricadora ***Texas Instruments***, ***Digital Logic: Pocket Data Book***

2.1 Valores de Tensão

Esses valores podem ser verificados nas tabelas de **textit"Recommended Operating Conditions"** e ***"Electrical Characteristics"*** do ***Datasheet***

- **Tensão de Alimentação (V_{CC}:** O valor típico de operação é 5,0V, com tolerância entre 4,75V (mín) e 5,25V (máx).
- **Níveis Lógicos de Entrada:** Para que uma entrada seja reconhecida como nível baixo (L), a tensão V_{IL} deve estar entre 0V e 0,8V. Para nível alto (H), a tensão V_{IH} deve ser de no mínimo 2,0V.
- **Níveis Lógicos de Saída:** Uma saída em nível baixo (V_{OL}) garante no máximo 0,4V. Em nível alto (V_{OH}), a saída garante no mínimo $2,4V$.

2.2 Valores de Corrente

Esses valores podem ser verificados na tabela de ***"Electrical Characteristics"*** do ***Datasheet***

- **Capacidade de Corrente:** A corrente de saída em nível baixo (IOL) é de 16mA, enquanto em nível alto (I_{OL}) é de $-400\mu A$.
- **Capacidade de Corrente:** A corrente de saída em nível baixo (I_{OL}) é de 16mA, enquanto em nível alto (I_{OH}) é de $-400\mu A$.

2.3 *Fan-out*, Margem de Ruído e Propriedades Temporais

Esses parâmetros são importantes para definir limites e margens de atuação para preservar os dados e informações gerados e inseridos no sistema:

- ***Fan-out***: Define a quantidade máxima de entradas de uma mesma família que uma saída pode acionar sem comprometer os níveis lógicos. Para a família TTL padrão, o ***Fan-out*** típico é **10**. Isso se justifica pela relação entre a corrente de saída (I_{OL}) e a corrente de entrada (I_{IL}), onde a porta transmissora deve ser capaz de drenar a corrente vinda das 10 portas receptoras em nível baixo.

  Cálculo: $\textit{Fan-out} = \frac{I_{OL}}{I_{IL}} = \frac{16mA}{1{,}6mA} = 10$

  logo: Uma porta TTL padrão consegue garantir o nível lógico "0"para até 10 entradas simultâneas da mesma família.

- **Margem de Ruído (V_{NM}):** Esse parametro define a imunidade do circuito a tensões de interferecia.

  - Nível Baixo: $V_{NML} = V_{IL(max)} - V_{OL(max)} = 0,8V - 0,4V = 0,4V$.
  - Nível Alto: $V_{NMH} = V_{OH(min)} - V_{IH(min)} = 2,4V - 2,0V = 0,4V$.

  Ela atua como uma margem de segurança de **0,4V** para evitar que esses ruídos invertam o estado lógico.

- **Atraso de Propagação (t_p):** O tempo que o sinal leva para atravessar a porta lógica. Na série **74xx**, o t_{pd} típico é de **10ns a 22ns**. Esse atraso é gerado pelo tempo de chaveamento dos transistores internos.

- **Consumo de Potência:** A família TTL padrão possui um consumo relativamente alto comparado à CMOS, tipicamente **10mW por porta**, devido à polarização constante dos transistores bipolares.

Capítulo 3

Metodologia e Cálculos

3.1 Cálculo do Resistor de Limitação (LED)

Para fins de demonstração pratica e melhor indentificação e sinalização dos estados lógicos das entradas (A, B, C) e da saída (Y) no protoboard, utilizaremos LEDs em série com resistores.

Considerando um LED comum (vermelho) com queda de tensão direta $V_d \approx 1,8V$ e corrente desejada $I_{LED} \approx 10mA$:

$$R = \frac{V_{CC} - V_d}{I_{LED}} = \frac{5,0V - 1,8V}{0,010A} = 320\Omega$$

Valor comercial adotado: Utilizaremos resistores de 330Ω, garantindo uma corrente segura de aproximadamente $9,7mA$, o que está dentro do limite de fornecimento da saída TTL e protege o componente.

Capítulo 4

Projeto e Simulação

4.1 Circuitos Combinacionais

Nesta etapa (item b e c do roteiro), os circuitos descritos no anexo foram implementados no simulador para levantamento da tabela verdade.

4.1.1 Circuito 2 (Anexo)

O circuito combinacional proposto apresenta a função lógica baseada numa estrutura de entradas nomeadas de A, B e C.

A expressão lógica obtida para a saída Y é: $Y = (A + B) \cdot (\bar{B} + C)$

Tabela 4.1: Tabela Verdade Teórica/Simulada

A	**B**	**C**	**Y**
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

Capítulo 5

Roteiro de Montagem (Bancada)

Para a aula do dia 07/04/2026, a montagem no protoboard seguirá o diagrama de pinagem (pinout) dos C.I.s:

- **7404:** Hex Inverter (Portas NOT);
- **7408:** Quad 2-Input AND;
- **7432:** Quad 2-Input OR.

Durante a prática, serão medidas as tensões V_{in} e V_{out} para cada combinação binária para validar os parâmetros de V_{OH} e V_{OL} estudados no capítulo 2.

ANEXOS

CKT 1



A	B	C	D	E	S
0	0	0	0	0	0
0	0	0	0	1	1
0	0	0	1	0	0
0	0	0	1	1	1
0	0	1	0	0	0
0	0	1	0	1	1
0	0	1	1	0	0
0	0	1	1	1	1
0	1	0	0	0	0
0	1	0	0	1	1
0	1	0	1	0	0
0	1	0	1	1	1
0	1	1	0	0	0
0	1	1	0	1	0
0	1	1	1	0	0
0	1	1	1	1	1
1	0	0	0	0	0
1	0	0	0	1	1
1	0	0	1	0	0
1	0	0	1	1	1
1	0	1	0	0	0
1	0	1	0	1	0
1	0	1	1	0	0
1	0	1	1	1	1
1	1	0	0	0	0
1	1	0	0	1	1
1	1	0	1	0	0
1	1	0	1	1	1
1	1	1	0	0	0
1	1	1	0	1	0
1	1	1	1	0	0
1	1	1	1	1	1

CKT 2



A	B	C	S
0	0	0	**0**
0	0	1	**0**
0	1	0	**1**
0	1	1	**1**
1	0	0	**0**
1	0	1	**1**
1	1	0	**1**
1	1	1	**1**

CKT 3



A	B	C	S
0	0	0	**0**
0	0	1	**0**
0	1	0	**1**
0	1	1	**1**
1	0	0	**0**
1	0	1	**1**
1	1	0	**1**
1	1	1	**1**

Capítulo 6

Relatório da Bancada

6.1 Resultados e verificação

Nesta etapa, os valores obtidos experimentalmente no laboratório foram comparados com os valores teóricos esperados. A Tabela verdade apresenta a comparação entre os estados de entrada A, B, C e a saída medida V.

- **Porta AND 1:**

Tabela 6.1: Tabela verdade esperada da porta AND 1

A	**C**	**AC (Saída)**
0	0	0 V
0	1	0 V
1	0	0 V
1	1	5 V

Tabela 6.2: Tabela verdade observada da porta AND 1

A	**C**	**AC (Saída)**
0	0	0 V
0	1	0 V
1	0	0 V
1	1	4,9 V

- **Porta AND 2:**

Tabela 6.3: Tabela verdade esperada da porta AND 2

B	$\overline{C}$	**B**$\overline{C}$ **(Saída)**
0	0	0 V
0	1	0 V
1	0	0 V
1	1	5 V

Tabela 6.4: Tabela verdade observada da porta AND 2

B	$\overline{C}$	**B**$\overline{C}$ **(Saída)**
0	0	0 V
0	1	0 V
1	0	0 V
1	1	4,98 V

- **Porta AND 3:**

Tabela 6.5: Tabela verdade esperada da porta AND 3

$\overline{A}$	**B**	$\overline{A}$**B (Saída)**
0	0	0 V
0	1	0 V
1	0	0 V
1	1	4,98 V

Tabela 6.6: Tabela verdade observada da porta AND 3

$\overline{A}$	**B**	$\overline{A}$**B (Saída)**
0	0	0 V
0	1	0 V
1	0	0 V
1	1	4,98 V

- **Porta AND 4:**

Tabela 6.7: Tabela verdade esperada da porta AND 4

$\overline{A}$**B**	**C**	$\overline{A}$**BC (Saída)**
0	0	0 V
0	1	0 V
1	0	0 V
1	1	5 V

Tabela 6.8: Tabela verdade observada da porta AND 4

$\overline{A}$**B**	**C**	$\overline{A}$**BC (Saída)**
0	0	0 V
0	1	0 V
1	0	0 V
1	1	4,97 V

- **Porta NOT 1:**

Tabela 6.9: Tabela verdade observada da porta NOT 1

Entrada (A)	**Saída ($\overline{A}$)**
0	5 V
1	0 V

Tabela 6.10: Tabela verdade observada da porta NOT 1

Entrada (A)	**Saída ($\overline{A}$)**
0	4,9 V
1	0 V

- **Porta NOT 2:**

Tabela 6.11: Tabela verdade observada da porta NOT 2

Entrada (C)	**Saída ($\overline{C}$)**
0	5 V
1	0 V

Tabela 6.12: Tabela verdade observada da porta NOT 2

Entrada (C)	**Saída ($\overline{C}$)**
0	4,9 V
1	0 V

- **Porta OR 1:**

Tabela 6.13: Tabela verdade esperada da porta OR 1

AC	**B$\overline{C}$**	**AC + B$\overline{C}$ (Saída)**
0	0	0 V
0	1	5 V
1	0	5 V
1	1	5 V

Tabela 6.14: Tabela verdade observada da porta OR 1

AC	**B$\overline{C}$**	**AC + B$\overline{C}$ (Saída)**
0	0	0 V
0	1	4,96 V
1	0	4,96 V
1	1	4,96 V

- **Porta OR 2:**

Tabela 6.15: Tabela verdade esperada da porta OR 2

AC + B$\overline{C}$	**$\overline{A}$BC**	**(AC + B$\overline{C}$) + ($\overline{A}$BC) (Saída)**
0	0	0 V
0	1	5 V
1	0	5 V
1	1	5 V

Tabela 6.16: Tabela verdade observada da porta OR 2

AC + B$\overline{C}$	**$\overline{A}$BC**	**(AC + B$\overline{C}$) + ($\overline{A}$BC) (Saída)**
0	0	0 V
0	1	4,96 V
1	0	4,96 V
1	1	4,96 V

6.2 Conclusão

Com base nos experimentos realizados em laboratório, conclui-se que os objetivos propostos foram atingidos com pleno êxito. A montagem dos circuitos lógicos na protoboard demonstrou-se estável, e os valores medidos através do multímetro apresentaram uma margem de erro mínima, validando a integridade das conexões e o funcionamento correto dos componentes utilizados.

Além disso, as tabelas verdade obtidas experimentalmente mostraram total concordância com os modelos teóricos da álgebra booleana, confirmando que o comportamento das portas lógicas ocorreu exatamente como planejado.