

Relatório da AP3

Arthur Siqueira Paz Teixeira
&
Yure da Silva Lacerda de Barros

Disciplina: Circuitos Lógicos – Professor: Fabio Marujo

28 de maio de 2026

Sumário

1	Introdução	2
2	Planejamento	3
2.1	Definindo entradas e saídas	3
2.2	Montagem da tabela verdade	4
2.3	Simplificação do circuito	4
2.4	Simulação	5
2.5	Lista de componetes	10
3	Conclusão	11
4	Anexos	12
4.1	Anexo 1: Guia da AP3	13

Capítulo 1

Introdução

Neste documento está descrito o planejamento, conforme pedido no anexo 4.1, e execução do circuito somador BCD de dois números (de dígito único) com saída simples em um único display de LED de 7 segmentos. Para que seja possível a execução da representação de resultados acima de 9 (limitados entre 10 e 18) será usado, recursivamente, um LED para representar a presença ou ausência do número 1 na casa das dezenas.

Além disso também foi proposto que projete-se o módulo básico de um comparador de dois números de 4 bits, expansível utilizando a ferramenta MACRO do Circuit Maker para implementar o módulo básico na simulação para bits.

Capítulo 2

Planejamento

Como parte do planejamento deve-se pontuar a divisão do processo em 5 partes, definir entradas e saídas, montagem da tabela verdade, simplificação do circuito, simulação e lista de componentes necessários (no caso do meio somador que foi implementado de forma prática).

2.1 Definindo entradas e saídas

- **Somador BCD:** Precisa-se de dois C.I.s somadores para o projeto, cada somador contém um total de oito entradas: $A1_{in}$, $A2_{in}$, $A3_{in}$, $A4_{in}$, $B1_{in}$, $B2_{in}$, $B3_{in}$ e $B4_{in}$. Essas entradas geram quatro saídas: $S3_{out}$, $S2_{out}$, $S1_{out}$, $S0_{out}$ e C_{out} . Para o resultado pedido neste projeto as saídas do primeiro C.I. serão conectadas nas entradas $A1_{in}$, $A2_{in}$, $A3_{in}$ e $A4_{in}$ do segundo somador, sobrando apenas 4 entradas que serão conectadas de forma a auxiliar em problemas que veremos a seguir.

Na soma de BCD, só são aceitos resultados que vão de 0 (0000) a 9 (1001). Quando você soma dois dígitos BCD usando um somador binário comum (o primeiro 7483), duas questões aparecem se o resultado for maior que 9:

- **Resultados Inválidos:** A soma binária vai resultar valores de 10 (1010) a 15 (1111), que não existem no código BCD e não podem ser representados em um único display de 7 segmentos.
- **Vai-Um (Carry in):** Quando a soma der entre 16 (10000) e 19 (10011), o somador, que possui apenas 4 bits de saída, precisa de um bit extra e joga esse "vai-um" na saída C_{out} para 1. Para o BCD, 16 deveria ser o display de dezenas em 1 e o de unidades em 6 (0110), e não 0 (0000).

A solução é considerar uma defasagem de 6 dígitos sempre que o valor for de 9 a 19. Considerando isso o segundo display deverá somar 6 em todos os resultados dentro destas características.

- **Comparador:** O circuito faz a análise da entrada a cada bit, do mais significativo (MSB) até o menos (LSB), para verificar se A é igual, maior ou menor que B.
 - **Definiu-se:**
 - * $A = [A_3, A_2, A_1, A_0]$ e $B = [B_3, B_2, B_1, B_0]$ onde A_3 é o MSB.
 - * para igualdade todos os bits devem ser iguais: $[A_3, A_2, A_1, A_0] = [B_3, B_2, B_1, B_0]$

- * para maioria: Definiu-se uma hierarquia onde se $A_3 > B_3$. Logo, A já é maior que B, pois o MSB de A é maior que o de B. Esta relação se repete em cada um dos bits comparados
- * para minoridade: Definiu-se o inverso do item anterior, se $A_3 < B_3$. Logo, A já é menor que B, pois o MSB de A é menor que o de B.
- * para expandir: Coloca-se uma porta OR em cada uma das saídas. A primeira entrada da porta OR é a saída correspondente (X ou Y) e a segunda é a saída correspondente (X ou Y) do comparador anterior. Assim, consegue-se expandir em 8 bits a cada comparador anexado.

2.2 Montagem da tabela verdade

Enquanto esta etapa é dispensável no comparador, que tem por objetivo ser expansível e, portanto não deve ser simplificado para evitar problemas na expansão, a tabela do somador deve focar em nos resultados entre 9 e 19 para que possamos montar o circuito de forma que a soma de 6 somente ocorra quando necessária.

Tabela 2.1: Tabela Verdade Teórica/Simulada

Resultado da Soma	C	S3	S2	S1	S0	X
0	0	0	0	0	0	0
1 até 7	...	...	...	...	...	0
8	0	1	0	0	0	0
9	0	1	0	0	1	0
10	0	1	0	1	0	1
11	0	1	0	1	1	1
12	0	1	1	0	0	1
13	0	1	1	0	1	1
14	0	1	1	1	0	1
15	0	1	1	1	1	1
16	1	0	0	0	0	1
17	1	0	0	0	1	1
18	1	0	0	1	0	1
19	1	0	0	1	1	1
20 até 31	...	...	...	...	...	X

2.3 Simplificação do circuito

Extraindo da tabela verdade os valores que são relevantes para a simplificação temos:

- mapeando as posições na tabela

Tabela 2.2: Tabela mapeada

—	S1' S0'	S1' S0	S1 S0	S1 S0'
C' S3' S2'	0	1	3	2
C' S3' S2	4	5	7	6
C' S3 S2	12	13	15	14
C' S3 S2'	8	9	11	10
C S3' S2'	16	17	19	18
C S3' S2	20	21	23	22
C S3 S2	28	29	31	30
C S3 S2'	24	25	27	26

- Mapa de Karnaugh preenchido

Tabela 2.3: Mapa de Karnaugh

—	S1' S0'	S1' S0	S1 S0	S1 S0'
C' S3' S2'	0	0	0	0
C' S3' S2	0	0	0	0
C' S3 S2	1	1	1	1
C' S3 S2'	0	0	1	1
C S3' S2'	1	1	1	1
C S3' S2	X	X	X	X
C S3 S2	X	X	X	X
C S3 S2'	X	X	X	X

- Equação encontrada

$$X = C + (S3 \cdot S1) + (S3 \cdot S2)$$

2.4 Simulação

- **Somador:** Para verificar o funcionamento antes da montagem em um circuito físico é necessária a implementação do circuito em um software que simule o seu funcionamento, evitando gastos desnecessários e perda de tempo na correção de possíveis erros. A imagem a seguir demonstra a implementação do Circuito desenvolvido neste documento




Figura 2.1: Diagrama Esquemático do Circuito

nesta simulação também foram feitas análises das entradas e saídas, montando uma tabela verdade

Tabela Simulada

Tabela 2.4: Tabela Simulada

Resultado	Entrada A	Entrada B	Saída S	C	X	Entrada S2	Saída S2	LED	7 segmentos
00	0000 (0)	0000 (0)	0000 (00)	0	0	0000 (0)	0000 (0)	0	0
01	0001 (1)	0000 (0)	0001 (01)	0	0	0000 (0)	0001 (1)	0	1
02	0001 (1)	0001 (1)	0010 (02)	0	0	0000 (0)	0010 (2)	0	2
03	0010 (2)	0001 (1)	0011 (03)	0	0	0000 (0)	0011 (3)	0	3
04	0010 (2)	0010 (2)	0100 (04)	0	0	0000 (0)	0100 (4)	0	4
05	0011 (3)	0010 (2)	0101 (05)	0	0	0000 (0)	0101 (5)	0	5
06	0011 (3)	0011 (3)	0110 (06)	0	0	0000 (0)	0110 (6)	0	6
07	0100 (4)	0011 (3)	0111 (07)	0	0	0000 (0)	0111 (7)	0	7
08	0100 (4)	0100 (4)	1000 (08)	0	0	0000 (0)	1000 (8)	0	8
09	0101 (5)	0100 (4)	1001 (09)	0	0	0000 (0)	1001 (9)	0	9
10	0101 (5)	0101 (5)	1010 (10)	0	1	0110 (6)	0000 (0)	1	0
11	0110 (6)	0101 (5)	1011 (11)	0	1	0110 (6)	0001 (1)	1	1
12	0110 (6)	0110 (6)	1100 (12)	0	1	0110 (6)	0010 (2)	1	2
13	0111 (7)	0110 (6)	1101 (13)	0	1	0110 (6)	0011 (3)	1	3
14	0111 (7)	0111 (7)	1110 (14)	0	1	0110 (6)	0100 (4)	1	4
15	1000 (8)	0111 (7)	1111 (15)	0	1	0110 (6)	0101 (5)	1	5
16	1000 (8)	1000 (8)	0000 (00)	1	1	0110 (6)	0110 (6)	1	6
17	1001 (9)	1000 (8)	0001 (01)	1	1	0110 (6)	0111 (7)	1	7
18	1001 (9)	1001 (9)	0010 (02)	1	1	0110 (6)	1000 (8)	1	8

- **Comparador**

No caso do comparador foram feitas variadas simulações para cada modo de implementação:

- **Diagrama Esquemático do Circuito Comparador**




Figura 2.2: Diagrama Esquemático do Circuito Comparador

- **Diagrama Esquemático do Circuito com o comparador expansível**




Figura 2.3: Diagrama Esquemático do Circuito com o comparador expansível

– Diagrama Esquemático do Circuito com o comparador com $A = B$




Figura 2.4: Diagrama Esquemático do Circuito com o comparador com $A = B$

– Diagrama Esquemático do Circuito com o comparador com $A > B$




Figura 2.5: Diagrama Esquemático do Circuito com o comparador com $A > B$

– Diagrama Esquemático do Circuito com o comparador com $A < B$




Figura 2.6: Diagrama Esquemático do Circuito com o comparador com $A < B$

2.5 Lista de componetes

Para a aplicação serão necessários:

- Protoboard [02x]
- C.I. 7483 (meio-somador) [02x]
- C.I. 7448 (conversor) [01x]
- C.I. 7408 (AND) [01x]
- C.I. 7432 (OR) [01x]
- LED [09x]
- Display de 7 segmentos (Anodo Comum) [01x]
- Resistores (330 Ohms) [16x]

Capítulo 3

Conclusão

Ao fim da simulação teve a montagem do circuito somador, que seguiu o diagrama projetado no *Circuit-Maker-2000* e apresentado acima. Após a montagem no *Protoboard* foram feitas comparações com os dados da tabela verdade e foi observada a confirmação dos dados aqui postos durante a preparação.

Portanto pode-se definir como bem sucedida a prática de forma que seus principais objetivos foram cumpridos e um somador funcional foi montado.

Capítulo 4

Anexos

Atividade Prática 3 (AP3)

Data da entrega: 19 maio 2026 – **EM LABORATÓRIO**

Data da entrega: 21 maio 2026 – **RELATÓRIO (CLASSROOM)**

AP3 – (ECI1 e ECI2)


Objetivo: Projeto de circuitos combinacionais aritméticos

Conhecimentos necessários

- a) os teoremas da Álgebra de Boole e a simplificação de funções lógicas a partir da tabela verdade da função; mapas de Karnaugh; projeto de circuitos combinacionais;
- b) display de 7 segmentos (catodo comum e anodo comum);
- c) codificadores, decodificadores e conversores de códigos (BCD, Gray, Hexa etc);
- d) estudar o comparador de 4 bits 7485 e seu circuito interno nos livros de referência e no manual TTL;
- e) estudar, nas referências bibliográficas, adição de números em BCD.

1)Atividade (projeto/preparatório e simulação)

- a) Projetar, utilizando **2 (dois) CI's 7483** e portas, um **somador de 2 números BCD de 1 dígito**; a saída deverá ser apresentada em display de 7 segmentos.
- b) Projetar o módulo básico de um comparador de dois números de 4 bits, expansível, mostrado abaixo. Para implementá-lo na simulação para 4 bits, utilize a ferramenta MACRO do Circuit Maker para implementar o módulo básico.



2)Prática e projeto (montagem no protoboard):

- a) Montar na protoboard o circuito descrito no item 1(a) acima e levá-lo ao laboratório. Não esqueça de imprimir o arquivo do circuito que foi montado.

No dia do LAB, o grupo deverá trazer, impresso em papel, o esquema do circuito montado na protoboard (projeto/preparatório e simulação).

Observações:

- **TODOS OS PROJETOS DEVERÃO SER MONTADOS NA PROTOBOARD DO GRUPO, EM CASA.**
- A aula será utilizada apenas para testar o circuito montado e fazer os ajustes necessários.
- Essa aula se realizará no dia marcado, não podendo ser realizada ou se estender a partir deste.